JPH06112740A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH06112740A JPH06112740A JP4280760A JP28076092A JPH06112740A JP H06112740 A JPH06112740 A JP H06112740A JP 4280760 A JP4280760 A JP 4280760A JP 28076092 A JP28076092 A JP 28076092A JP H06112740 A JPH06112740 A JP H06112740A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- base current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 トランジスタＱ１と、これＱ１のコレクタに
ベースが接続されたベース電流補償用トランジスタＱ４
に直列に接続されたトランジスタＱ２と、トランジスタ
Ｑ３とを、上記トランジスタＱ２とベース電流補償用ト
ランジスタＱ４との接続点を第１乃至第３のトランジス
タＱ１〜Ｑ３のベースに接続することによりカレントミ
ラー結合し、トランジスタＱ１、Ｑ３により二つの出力
電流Ｉo、ｎＩO を得るカレントミラー回路において、
出力電流ｎＩ0 からベース電流ＩB 成分を除き、ｈFEに
よるバラツキをなくす。 【構成】 出力電流ＩO の一部を上記補償用トランジス
タＱ４に割くようにし、その割いた電流のうちからトラ
ンジスタＱ３にベース電流を供給するようにし、それＱ
３のエミッタ面積をトランジスタＱ１、Ｑ２のエミッタ
面積のｎ−１倍にして１：ｎの二つの出力電流を得る。
ベースが接続されたベース電流補償用トランジスタＱ４
に直列に接続されたトランジスタＱ２と、トランジスタ
Ｑ３とを、上記トランジスタＱ２とベース電流補償用ト
ランジスタＱ４との接続点を第１乃至第３のトランジス
タＱ１〜Ｑ３のベースに接続することによりカレントミ
ラー結合し、トランジスタＱ１、Ｑ３により二つの出力
電流Ｉo、ｎＩO を得るカレントミラー回路において、
出力電流ｎＩ0 からベース電流ＩB 成分を除き、ｈFEに
よるバラツキをなくす。 【構成】 出力電流ＩO の一部を上記補償用トランジス
タＱ４に割くようにし、その割いた電流のうちからトラ
ンジスタＱ３にベース電流を供給するようにし、それＱ
３のエミッタ面積をトランジスタＱ１、Ｑ２のエミッタ
面積のｎ−１倍にして１：ｎの二つの出力電流を得る。
Description
【０００１】
【産業上の利用分野】本発明は、カレントミラー回路、
特に出力電流がトランジスタのベース電流に、延いては
電流増幅率に依存性を有しないカレントミラー回路に関
する。
特に出力電流がトランジスタのベース電流に、延いては
電流増幅率に依存性を有しないカレントミラー回路に関
する。
【０００２】
【従来の技術】電流Ｉ0 とそれをＮ（正数）倍した出力
電流ｎＩO の互いに１：ｎになる二つの出力電流を得る
カレントミラー回路として図２（Ａ）に示すものがあ
る。これはカレントミラー回路として最も基本的なもの
である。Ｑ１はエミッタ接地された第１のトランジス
タ、Ｑ２はそれと対を成すところのエミッタ接地された
第２のトランジスタで、このエミッタ面積は第１のトラ
ンジスタＱ１のエミッタ面積のｎ倍にされている。この
第１のトランジスタＱ１と第２のトランジスタＱ２と
は、第１のトランジスタＱ１のコレクタと、第１のトラ
ンジスタＱ１及び第２のトランジスタＱ２のベースとを
接続することにより互いにカレントミラーの関係になっ
ており、第１のトランジスタＱ１と第２のトランジスタ
Ｑ２とは同じベースバイアスを受けるので、第２のトラ
ンジスタＱ２には第１のトランジスタＱ１に流れる電流
Ｉ0 のｎ倍の電流ｎＩ0 が流れ、従って１：ｎの電流比
を有する二つの出力電流を得ることができると一応は言
える。
電流ｎＩO の互いに１：ｎになる二つの出力電流を得る
カレントミラー回路として図２（Ａ）に示すものがあ
る。これはカレントミラー回路として最も基本的なもの
である。Ｑ１はエミッタ接地された第１のトランジス
タ、Ｑ２はそれと対を成すところのエミッタ接地された
第２のトランジスタで、このエミッタ面積は第１のトラ
ンジスタＱ１のエミッタ面積のｎ倍にされている。この
第１のトランジスタＱ１と第２のトランジスタＱ２と
は、第１のトランジスタＱ１のコレクタと、第１のトラ
ンジスタＱ１及び第２のトランジスタＱ２のベースとを
接続することにより互いにカレントミラーの関係になっ
ており、第１のトランジスタＱ１と第２のトランジスタ
Ｑ２とは同じベースバイアスを受けるので、第２のトラ
ンジスタＱ２には第１のトランジスタＱ１に流れる電流
Ｉ0 のｎ倍の電流ｎＩ0 が流れ、従って１：ｎの電流比
を有する二つの出力電流を得ることができると一応は言
える。
【０００３】しかし、厳密にはそうはならない。という
のは、第１のトランジスタＱ１に供給されるべき電流Ｉ
0 の一部が第１のトランジスタＱ１及び第２のトランジ
スタＱ２のベース電流となるからである。第１のトラン
ジスタＱ１に流れるベース電流をＩB とすると、それの
ｎ倍のエミッタ面積を有する第２のトランジスタＱ２に
流れるベース電流はｎＩB になり、結局、（１＋ｎ）Ｉ
B がＩ0 から割かれる。従って、第１のトランジスタＱ
１のコレクタ電流は、ＩO −（１＋ｎ）ＩB となり、そ
して、第２のトランジスタＱ２のコレクタ電流は、第１
のトランジスタＱ１のコレクタ電流のｎ倍になるので、
ｎＩ0 −ｎ（１＋ｎ）ＩB となり、ｎＩ0 にはならない
のである。即ち、−ｎ（１＋ｎ）ＩB だけ誤差が生じて
しまうのである。そして、ＩB が誤差成分として存在す
るため、ｎ倍側の出力電流はトランジスタの電流増幅率
ｈFEによりバラツイてしまうことになる。これはｎが小
さい場合には、ｈFEが小さくない限りあまり問題にはな
らなかったが、ｎが大きくなると無視できなくなる。
のは、第１のトランジスタＱ１に供給されるべき電流Ｉ
0 の一部が第１のトランジスタＱ１及び第２のトランジ
スタＱ２のベース電流となるからである。第１のトラン
ジスタＱ１に流れるベース電流をＩB とすると、それの
ｎ倍のエミッタ面積を有する第２のトランジスタＱ２に
流れるベース電流はｎＩB になり、結局、（１＋ｎ）Ｉ
B がＩ0 から割かれる。従って、第１のトランジスタＱ
１のコレクタ電流は、ＩO −（１＋ｎ）ＩB となり、そ
して、第２のトランジスタＱ２のコレクタ電流は、第１
のトランジスタＱ１のコレクタ電流のｎ倍になるので、
ｎＩ0 −ｎ（１＋ｎ）ＩB となり、ｎＩ0 にはならない
のである。即ち、−ｎ（１＋ｎ）ＩB だけ誤差が生じて
しまうのである。そして、ＩB が誤差成分として存在す
るため、ｎ倍側の出力電流はトランジスタの電流増幅率
ｈFEによりバラツイてしまうことになる。これはｎが小
さい場合には、ｈFEが小さくない限りあまり問題にはな
らなかったが、ｎが大きくなると無視できなくなる。
【０００４】図２（Ｂ）はウィルソン型カレントミラー
回路で、ベース電流補償用トランジスタＱ４を第２のト
ランジスタＱ２に直列に接続し、該第２のトランジスタ
Ｑ２のベースを第１のトランジスタＱ１のコレクタに接
続したものである。この場合、第１のトランジスタＱ１
に供給される筈のＩ0 からｎＩB がベース電流補償用ト
ランジスタＱ４のベース電流として割かれる。そして、
第１のトランジスタＱ１と第２のトランジスタＱ２のベ
ース電流の総和は（１＋ｎ）ＩB となり、従って、第１
のトランジスタＱ１にはＩ0 −ｎＩB のコレクタ電流が
流れ、その結果必然的に第２のトランジスタＱ２のコレ
クタにはそのｎ倍のｎ（Ｉ0−ｎＩB ）が流れる。依っ
て、ベース電流補償用トランジスタＱ４のコレクタ電流
はｎＩ0 −（ｎ2−１）ＩB となり、これがｎ側の出力
電流となる。結局、ベース電流の影響を小さくすること
はできてもベース電流の影響をなくすことはできなかっ
た。
回路で、ベース電流補償用トランジスタＱ４を第２のト
ランジスタＱ２に直列に接続し、該第２のトランジスタ
Ｑ２のベースを第１のトランジスタＱ１のコレクタに接
続したものである。この場合、第１のトランジスタＱ１
に供給される筈のＩ0 からｎＩB がベース電流補償用ト
ランジスタＱ４のベース電流として割かれる。そして、
第１のトランジスタＱ１と第２のトランジスタＱ２のベ
ース電流の総和は（１＋ｎ）ＩB となり、従って、第１
のトランジスタＱ１にはＩ0 −ｎＩB のコレクタ電流が
流れ、その結果必然的に第２のトランジスタＱ２のコレ
クタにはそのｎ倍のｎ（Ｉ0−ｎＩB ）が流れる。依っ
て、ベース電流補償用トランジスタＱ４のコレクタ電流
はｎＩ0 −（ｎ2−１）ＩB となり、これがｎ側の出力
電流となる。結局、ベース電流の影響を小さくすること
はできてもベース電流の影響をなくすことはできなかっ
た。
【０００５】図２（Ｃ）はそのベース電流の影響をより
小さくしたものであり、図２（Ｂ）に示すカレントミラ
ー回路に対して、第２のトランジスタＱ２を第１のトラ
ンジスタＱ１と同じエミッタ面積にし、そして、第１の
トランジスタＱ１、第２のトランジスタＱ２とカレント
ミラー接続されたエミッタ面積ｎ倍の第３のトランジス
タＱ３を別途設けるように変形を加えたものである。こ
の図２（Ｃ）に示すカレントミラー回路は、電流Ｉ0 か
らベース電流ＩB を引いた値Ｉ0 −ＩB が第１のトラン
ジスタに流れ、この第１のトランジスタＱ１とカレント
ミラーの関係になる第３のトランジスタＱ３にはｎ（Ｉ
0 −ＩB ）が流れる。従って、誤差は−ｎＩB に減少す
る。
小さくしたものであり、図２（Ｂ）に示すカレントミラ
ー回路に対して、第２のトランジスタＱ２を第１のトラ
ンジスタＱ１と同じエミッタ面積にし、そして、第１の
トランジスタＱ１、第２のトランジスタＱ２とカレント
ミラー接続されたエミッタ面積ｎ倍の第３のトランジス
タＱ３を別途設けるように変形を加えたものである。こ
の図２（Ｃ）に示すカレントミラー回路は、電流Ｉ0 か
らベース電流ＩB を引いた値Ｉ0 −ＩB が第１のトラン
ジスタに流れ、この第１のトランジスタＱ１とカレント
ミラーの関係になる第３のトランジスタＱ３にはｎ（Ｉ
0 −ＩB ）が流れる。従って、誤差は−ｎＩB に減少す
る。
【０００６】
【発明が解決しようとする課題】しかしながら、図２
（Ｃ）に示すのカレントミラー回路においてもｎＩB と
いうベース電流による出力電流の誤差を生じ、従って、
誤差を完全になくすことはできなかった。特に、ｎが大
きくなるとそれに応じて誤差もｎ倍になり、無視できな
い誤差が生じる。
（Ｃ）に示すのカレントミラー回路においてもｎＩB と
いうベース電流による出力電流の誤差を生じ、従って、
誤差を完全になくすことはできなかった。特に、ｎが大
きくなるとそれに応じて誤差もｎ倍になり、無視できな
い誤差が生じる。
【０００７】本発明はこのような問題点を解決すべく為
されたものであり、図２（Ｃ）に示すカレントミラー回
路を改良して出力電流のベース電流ＩB 、電流増幅率ｈ
FEに対する依存性をなくし、正確に１：ｎの電流比を有
する二つの電流が得られるようにすることを目的とす
る。
されたものであり、図２（Ｃ）に示すカレントミラー回
路を改良して出力電流のベース電流ＩB 、電流増幅率ｈ
FEに対する依存性をなくし、正確に１：ｎの電流比を有
する二つの電流が得られるようにすることを目的とす
る。
【０００８】
【課題を解決するための手段】請求項１のカレントミラ
ー回路は、出力電流の一部をベース電流補償用トランジ
スタを介して第３のトランジスタのベースに流すように
したことを特徴とする。請求項２のカレントミラー回路
は、ベース電流補償用トランジスタのコレクタと第３の
トランジスタのコレクタとを接続し、第３のトランジス
タのエミッタ面積を第１、第２のトランジスタのそれの
ｎ−１倍にして第１のトランジスタと第３のトランジス
タから１：ｎの電流比を有する二つの出力電流を得るよ
うにすることを特徴とする。
ー回路は、出力電流の一部をベース電流補償用トランジ
スタを介して第３のトランジスタのベースに流すように
したことを特徴とする。請求項２のカレントミラー回路
は、ベース電流補償用トランジスタのコレクタと第３の
トランジスタのコレクタとを接続し、第３のトランジス
タのエミッタ面積を第１、第２のトランジスタのそれの
ｎ−１倍にして第１のトランジスタと第３のトランジス
タから１：ｎの電流比を有する二つの出力電流を得るよ
うにすることを特徴とする。
【０００９】
【作用】請求項１のカレントミラー回路によれば、出力
電流の一部をベース電流補償用トランジスタを介して第
３のトランジスタのベースに流すので、ベース電流を完
全にキャンセルすることができ、出力電流のベース電流
による誤差、ｈFEによるバラツキをなくすことができ
る。
電流の一部をベース電流補償用トランジスタを介して第
３のトランジスタのベースに流すので、ベース電流を完
全にキャンセルすることができ、出力電流のベース電流
による誤差、ｈFEによるバラツキをなくすことができ
る。
【００１０】請求項２のカレントミラー回路によれば、
ベース電流補償用トランジスタのコレクタと第３のトラ
ンジスタのコレクタとが接続されているので、出力電流
の一部がベース電流補償用トランジスタに流れる。そし
て、第３のトランジスタが第１のトランジスタ、第２の
トランジスタの（ｎ−１）倍のエミッタ面積を有してい
る。従って、下記のことがいえる。
ベース電流補償用トランジスタのコレクタと第３のトラ
ンジスタのコレクタとが接続されているので、出力電流
の一部がベース電流補償用トランジスタに流れる。そし
て、第３のトランジスタが第１のトランジスタ、第２の
トランジスタの（ｎ−１）倍のエミッタ面積を有してい
る。従って、下記のことがいえる。
【００１１】即ち、元の電流（１：ｎにおける１側の電
流）Ｉ0 からベース電流補償用トランジスタのベース電
流ＩB を引いた電流Ｉ0 −ＩB が第１のトランジスタ、
第２のトランジスタに流れ、そして、（ｎ−１）（Ｉ0
−ＩB ）が第３のトランジスタのコレクタに流れる。そ
して、ベース電流補償用トランジスタＱ４から第１乃至
第３のトランジスタにベース電流として供給される電流
の総和は（１＋ｎ）ＩB となり、従って、ベース電流補
償用トランジスタのコレクタに流れる電流はＩ 0 ＋（ｎ
−１）ＩB となり、これに第３のトランジスタに流れた
電流（ｎ＋１）（Ｉ0 −ＩB ）を加算するとｎＩ0 とな
り、これが１：ｎにおけるｎ側の出力電流となる。従っ
て、誤差の全くない１：ｎの正確な電流比を有する二つ
の出力電流ＩO 、ｎＩO が得られる。
流）Ｉ0 からベース電流補償用トランジスタのベース電
流ＩB を引いた電流Ｉ0 −ＩB が第１のトランジスタ、
第２のトランジスタに流れ、そして、（ｎ−１）（Ｉ0
−ＩB ）が第３のトランジスタのコレクタに流れる。そ
して、ベース電流補償用トランジスタＱ４から第１乃至
第３のトランジスタにベース電流として供給される電流
の総和は（１＋ｎ）ＩB となり、従って、ベース電流補
償用トランジスタのコレクタに流れる電流はＩ 0 ＋（ｎ
−１）ＩB となり、これに第３のトランジスタに流れた
電流（ｎ＋１）（Ｉ0 −ＩB ）を加算するとｎＩ0 とな
り、これが１：ｎにおけるｎ側の出力電流となる。従っ
て、誤差の全くない１：ｎの正確な電流比を有する二つ
の出力電流ＩO 、ｎＩO が得られる。
【００１２】
【実施例】以下、本発明カレントミラー回路を図示実施
例に従って詳細に説明する。図１は本発明カレントミラ
ー回路の一つの実施例を示す回路図である。Ｑ１は第１
のトランジスタで、エミッタ接地されている。Ｑ２は第
２のトランジスタで、エミッタ接地され第１のトランジ
スタＱ１とエミッタ面積が等しい。Ｑ３は第３のトラン
ジスタで、エミッタ接地され、エミッタ面積が第１のト
ランジスタＱ１、第２のトランジスタＱ２のそれのｎ−
１倍であり、第１のトランジスタＱ１、第２のトランジ
スタＱ２、第３のトランジスタＱ３のベースどうしが互
いに接続されている。第３のトランジスタＱ３のエミッ
タ面積を第１、第２のトランジスタＱ１、Ｑ２のそれの
ｎ倍ではなく、ｎ−１倍にするのは、ｎ側の出力電流を
第３のトランジスタＱ３だけでなく、次に述べるベース
電流補償用トランジスタＱ４を介して第２のトランジス
タＱ２にも流すようにするからである。
例に従って詳細に説明する。図１は本発明カレントミラ
ー回路の一つの実施例を示す回路図である。Ｑ１は第１
のトランジスタで、エミッタ接地されている。Ｑ２は第
２のトランジスタで、エミッタ接地され第１のトランジ
スタＱ１とエミッタ面積が等しい。Ｑ３は第３のトラン
ジスタで、エミッタ接地され、エミッタ面積が第１のト
ランジスタＱ１、第２のトランジスタＱ２のそれのｎ−
１倍であり、第１のトランジスタＱ１、第２のトランジ
スタＱ２、第３のトランジスタＱ３のベースどうしが互
いに接続されている。第３のトランジスタＱ３のエミッ
タ面積を第１、第２のトランジスタＱ１、Ｑ２のそれの
ｎ倍ではなく、ｎ−１倍にするのは、ｎ側の出力電流を
第３のトランジスタＱ３だけでなく、次に述べるベース
電流補償用トランジスタＱ４を介して第２のトランジス
タＱ２にも流すようにするからである。
【００１３】Ｑ４はベース電流補償用トランジスタで、
そのベースは第１のトランジスタＱ１のコレクタに接続
され、エミッタは第２のトランジスタＱ２のコレクタ及
び第１乃至第３のトランジスタＱ１〜Ｑ３のベースに接
続されている。そして、ベース電流補償用トランジスタ
Ｑ４のコレクタは第３のトランジスタ３のコレクタに接
続されており、ベース電流補償用トランジスタＱ４には
１：ｎにおけるｎ側の出力電流の一部が供給されるよう
になっている。
そのベースは第１のトランジスタＱ１のコレクタに接続
され、エミッタは第２のトランジスタＱ２のコレクタ及
び第１乃至第３のトランジスタＱ１〜Ｑ３のベースに接
続されている。そして、ベース電流補償用トランジスタ
Ｑ４のコレクタは第３のトランジスタ３のコレクタに接
続されており、ベース電流補償用トランジスタＱ４には
１：ｎにおけるｎ側の出力電流の一部が供給されるよう
になっている。
【００１４】このカレントミラー回路においては、元と
なる電流、即ち１：ｎにおける１側の電流Ｉ0 の一部が
ベース電流補償用トランジスタＱ４のベース電流として
割かれ、第１のトランジスタＱ１にはＩ0 −ＩB が流れ
る。従って、第２のトランジスタＱ２にもＩ0 −ＩB
が、また、第３のトランジスタＱ３には（ｎ−１）（Ｉ
0 −ＩB ）が流れる。
なる電流、即ち１：ｎにおける１側の電流Ｉ0 の一部が
ベース電流補償用トランジスタＱ４のベース電流として
割かれ、第１のトランジスタＱ１にはＩ0 −ＩB が流れ
る。従って、第２のトランジスタＱ２にもＩ0 −ＩB
が、また、第３のトランジスタＱ３には（ｎ−１）（Ｉ
0 −ＩB ）が流れる。
【００１５】そして、第１乃至第３のトランジスタＱ
１、Ｑ２、Ｑ３のベース電流の総和は（１＋ｎ）ＩB と
なり、これに第２のトランジスタＱ２に流れる電流Ｉ0
−ＩBを加算し、それからベース電流補償用トランジス
タＱ４自身のベース電流Ｉ0 を減算した電流Ｉ0 ＋（ｎ
−１）ＩB がベース電流補償用トランジスタＱ４のコレ
クタ電流となる。そして、このベース電流補償用トラン
ジスタＱ４のコレクタ電流Ｉ0 ＋（ｎ−１）ＩB と第３
のトランジスタのコレクタ電流（ｎ−１）（Ｉ0 −Ｉ
B ）を加算した電流が１：ｎにおけるｎ倍側の出力電流
となるが、これがｎＩ0 となる。従って、ベース電流に
よる誤差成分が全くない。依って、ｈFEによるバラツキ
もない。
１、Ｑ２、Ｑ３のベース電流の総和は（１＋ｎ）ＩB と
なり、これに第２のトランジスタＱ２に流れる電流Ｉ0
−ＩBを加算し、それからベース電流補償用トランジス
タＱ４自身のベース電流Ｉ0 を減算した電流Ｉ0 ＋（ｎ
−１）ＩB がベース電流補償用トランジスタＱ４のコレ
クタ電流となる。そして、このベース電流補償用トラン
ジスタＱ４のコレクタ電流Ｉ0 ＋（ｎ−１）ＩB と第３
のトランジスタのコレクタ電流（ｎ−１）（Ｉ0 −Ｉ
B ）を加算した電流が１：ｎにおけるｎ倍側の出力電流
となるが、これがｎＩ0 となる。従って、ベース電流に
よる誤差成分が全くない。依って、ｈFEによるバラツキ
もない。
【００１６】このように、本カレントミラー回路は、ベ
ース電流補償用トランジスタを介して第２のトランジス
タに対してｎ側の出力電流を一部を割き、その代りに第
３のトランジスタＱ３のエミッタ面積をｎ倍ではなくｎ
−１倍にし、そして、トランジスタのベース電流が出力
電流から割かれた分そのベース電流補償用トランジスタ
Ｑ４を介して第３のトランジスタＱ３にベース電流とし
て供給されるようにしたので、ベース電流ＩB を完全に
キャンセルすることができる。従って、ｈFEのバラツキ
に全く影響されることなく、正確に１：ｎの電流比を有
する二つの出力電流を得ることができる。
ース電流補償用トランジスタを介して第２のトランジス
タに対してｎ側の出力電流を一部を割き、その代りに第
３のトランジスタＱ３のエミッタ面積をｎ倍ではなくｎ
−１倍にし、そして、トランジスタのベース電流が出力
電流から割かれた分そのベース電流補償用トランジスタ
Ｑ４を介して第３のトランジスタＱ３にベース電流とし
て供給されるようにしたので、ベース電流ＩB を完全に
キャンセルすることができる。従って、ｈFEのバラツキ
に全く影響されることなく、正確に１：ｎの電流比を有
する二つの出力電流を得ることができる。
【００１７】
【発明の効果】請求項１のカレントミラー回路は、１：
ｎにおけるｎ側の出力電流の一部をベース電流補償用ト
ランジスタを介して第３のトランジスタのベースに流す
ようにしたことを特徴とするものである。従って、請求
項１のカレントミラー回路によれば、出力電流の一部を
ベース電流補償用トランジスタを介して第３のトランジ
スタのベースに流すので、ベース電流を完全にキャンセ
ルすることができ、出力電流のベース電流による誤差、
ｈFEによるバラツキをなくすことができる。
ｎにおけるｎ側の出力電流の一部をベース電流補償用ト
ランジスタを介して第３のトランジスタのベースに流す
ようにしたことを特徴とするものである。従って、請求
項１のカレントミラー回路によれば、出力電流の一部を
ベース電流補償用トランジスタを介して第３のトランジ
スタのベースに流すので、ベース電流を完全にキャンセ
ルすることができ、出力電流のベース電流による誤差、
ｈFEによるバラツキをなくすことができる。
【００１８】請求項２のカレントミラー回路は、ベース
電流補償用トランジスタのコレクタと第３のトランジス
タのコレクタとを接続し、第３のトランジスタのエミッ
タ面積を第１、第２のトランジスタのそれのｎ−１倍に
することを特徴とするものである。従って、請求項２の
カレントミラー回路によれば、ベース電流補償用トラン
ジスタを介して第２のトランジスタに対してｎ側の出力
電流を一部を割き、その代りに第３のトランジスタＱ３
のエミッタ面積をｎ倍ではなくｎ−１倍にし、そして、
トランジスタのベース電流が出力電流から割かれた分そ
のベース電流補償用トランジスタＱ４を介して第３のト
ランジスタＱ３にベース電流として供給されるようにし
たので、ベース電流を完全にキャンセルして１：ｎの電
流比を有する二つの電流を得ることができる。従って、
ｈFEのバラツキに全く影響されることなく、１：ｎの電
流比を正確に有する二つの電流を得ることができる。
電流補償用トランジスタのコレクタと第３のトランジス
タのコレクタとを接続し、第３のトランジスタのエミッ
タ面積を第１、第２のトランジスタのそれのｎ−１倍に
することを特徴とするものである。従って、請求項２の
カレントミラー回路によれば、ベース電流補償用トラン
ジスタを介して第２のトランジスタに対してｎ側の出力
電流を一部を割き、その代りに第３のトランジスタＱ３
のエミッタ面積をｎ倍ではなくｎ−１倍にし、そして、
トランジスタのベース電流が出力電流から割かれた分そ
のベース電流補償用トランジスタＱ４を介して第３のト
ランジスタＱ３にベース電流として供給されるようにし
たので、ベース電流を完全にキャンセルして１：ｎの電
流比を有する二つの電流を得ることができる。従って、
ｈFEのバラツキに全く影響されることなく、１：ｎの電
流比を正確に有する二つの電流を得ることができる。
【図１】本発明カレントミラー回路の一つの実施例を示
す回路図である。
す回路図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）は各別の従来例を示す
回路図である。
回路図である。
Ｑ１ 第１のトランジスタ Ｑ２ 第２のトランジスタ Ｑ３ 第３のトランジスタ Ｑ４ ベース電流補償用トランジスタ ＩB ベース電流 １：ｎ 電流比 Ｉ0 元となる電流（１：ｎにおける１側の電流）
Claims (2)
- 【請求項１】 第１のトランジスタと、該第１のトラン
ジスタのコレクタにベースが接続されたベース電流補償
用ランジスタと直列に接続された第２のトランジスタ
と、第３のトランジスタとを、該第２のトランジスタと
上記ベース電流補償用トランジスタとの接続点を第１乃
至第３のトランジスタのベースに接続することによりカ
レントミラー結合し、第１のトランジスタと第３のトラ
ンジスタにより互いに所定比を有する二つの出力電流を
得るカレントミラー回路において、 上記第３のトランジスタによる出力電流の一部を上記ベ
ース電流補償用トランジスタを介して第３のトランジス
タのベースに流れるようにしてなることを特徴とするカ
レントミラー回路 - 【請求項２】 ベース電流補償用トランジスタのコレク
タと第３のトランジスタのコレクタとを接続し、 第３のトランジスタのエミッタ面積を第１、第２のトラ
ンジスタのそれのｎ（正数）−１倍にしてなることを特
徴とする請求項１記載のカレントミラー回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280760A JPH06112740A (ja) | 1992-09-25 | 1992-09-25 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280760A JPH06112740A (ja) | 1992-09-25 | 1992-09-25 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112740A true JPH06112740A (ja) | 1994-04-22 |
Family
ID=17629576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4280760A Pending JPH06112740A (ja) | 1992-09-25 | 1992-09-25 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113005B2 (en) | 2003-09-26 | 2006-09-26 | Rohm Co., Ltd. | Current mirror circuit |
| JP2012156813A (ja) * | 2011-01-26 | 2012-08-16 | New Japan Radio Co Ltd | 演算増幅器 |
-
1992
- 1992-09-25 JP JP4280760A patent/JPH06112740A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113005B2 (en) | 2003-09-26 | 2006-09-26 | Rohm Co., Ltd. | Current mirror circuit |
| JP2012156813A (ja) * | 2011-01-26 | 2012-08-16 | New Japan Radio Co Ltd | 演算増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPH0544845B2 (ja) | ||
| JPH069326B2 (ja) | カレントミラー回路 | |
| JPH0522929B2 (ja) | ||
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JPH06112740A (ja) | カレントミラー回路 | |
| JPS5827411A (ja) | 差動増幅器回路 | |
| JPH0252892B2 (ja) | ||
| JPH0863247A (ja) | 電流源回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPH0252884B2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JP2705301B2 (ja) | 定電流回路 | |
| JPS61147608A (ja) | カレントミラ−回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPH0582083B2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPS592412A (ja) | カレントミラ−回路 | |
| JPS60117312A (ja) | 定電圧回路 | |
| JPS62173808A (ja) | バツフアアンプ | |
| JP3043183B2 (ja) | 電流分割回路 | |
| JPH0669730A (ja) | 電流増幅率補償回路 |