JPH02155264A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体記憶装置のコンタクトホール構造に関す
る。

〔従来の技術〕

近年、半導体装置とりわけ半導体記憶装置はますます微
細化、高集積化されてきている。コンタクトホールも同
様で、その寸法はサブミクロン領域まで微細化されてき
ている。ここで第２図（ａ）、（ｂ）を用いて従来のコ
ンタクトホールおよび配線層とシリコン基板の接触につ
いて述べる。第２図（ａ）はスタティックＲＡＭ　（以
下ＳＲＡＭ）のメモリセルの一部を示す平面図、第２図
（ｂ）は第２図（ａ）の平面図のＡ−８間の断面を示す
主要断面図である。第２図（ａ）、（ｂ）において２０
１はＰ型シリコン基板、２０２はＮ型不純物層、２０３
は素子分離用シリコン酸化膜、２０４はシリコン酸化膜
、２０５はコンタクトホール、２０６はアルミニウム配
線、２０７は多結晶シリコンによるゲート電極および配
線層である。

シリコン基板２０１に形成されたＮ型不純物層２０２と
アルミニウム配線２０６とはシリコン酸化膜２０４に形
成されたコンタクトホール２０５を介してオーミックに
接続されている。メモリセル内のコンタクトホール２０
５は「日立評論、Ｖ。

１７０、Ｎｏ２．（１９８８−２）　、ｐ９８Ｊの図１
にあるように従来、正方形又は円であり、コンタクトホ
ール径よりアルミニウム配線の幅が大きくなっていた。

〔発明が解決しようとする課題〕

一般に半導体記憶装置は記憶セル部と周辺回路部に分か
れており、半導体記憶装置の面積のほとんどは記憶セル
部が占めており、半導体記憶装置を微細化高集積化する
には記憶セル部を微細化することが重要となる。また半
導体記憶装置の動作速度を速くするには周辺回路部の動
作速度を速くする必要があり、とりわけ周辺回路部のコ
ンタクト抵抗を下げることが重要となる。

ここで半導体記憶装置を微細化高集積化するため、従来
例のようなコンタクトホールで記憶セル部と周辺回路部
のコンタクトホールを同じ径としてサブミクロン領域ま
で微細化すると次のような課題を生じる。

コンタクト径がサブミクロン領域になると、コンタクト
抵抗、つまり半導体基板と金属電極の接触抵抗が急激に
増大し、周辺回路部ではトランジスタの動作状態での抵
抗よりコンタクト抵抗のほうが大きくなってしまい周辺
回路部の動作速度が遅くなってしまう、つまり半導体記
憶装置の動作速度が遅くなってしまうという課題を有し
ていた。

さらに前述の従来技術ではコンタクトホールを開孔する
際のフォトリソグラフィー工程において、光が円形又は
正方形のコンタクトホールのマスクを通りぬける際、光
が回折して光の強度が弱まるためレジストが完全に露光
されず、コンタクトホールが開孔できないという課題を
有していた。

また、前述の従来技術ではコンタクトホール形成後のア
ルミニウム電極を形成するためのアルミニウムスバッタ
工程において、スパッタされたアルミニウムがコンタク
トホール内に入りにくくなるためコンタクトホール内の
アルミニウム膜厚が薄くなる。その結果、アルミニウム
配線とシリコン基板が接続されなかったり、アルミニウ
ム配線を通してシリコン基板に電流を流し続けるとコン
タクトホール内のアルミニウム膜厚の薄い部分が断線す
るという課題を有していた。

また、前述の従来技術ではコンタクトホール径よりアル
ミニウム配線幅を大きくしてあり、コンタクトホールの
マスクとアルミニウム電極のマスクの合わせ余裕分を見
込んでアルミニウム配線幅を大きくする必要があり、ア
ルミニウム配線間隔を微細化することがむずかしいとい
う課題も有していた。

そこで本発明は、このような課題を解決するもので、そ
の目的とするところは半導体記憶装置を微細化高集積化
しても動作速度の速い半導体装置を提供するところにあ
り、さらには半導体記憶装置のコンタクトホールを微細
化してもコンタクトホールを開孔でき、コンタクトホー
ル内のアルミニウム膜厚を厚くでき、またアルミニウム
配線間隔をさらに微細化できる半導体記憶装置を提供す
るところにある。

〔課題を解決するための手段〕

本発明の半導体記憶装置は、半導体基板に形成された記
憶セル部と、周辺回路部とからなる半導体記憶装置にお
いて、記憶セル部と周辺回路部に形成されたコンタクト
ホールが細長く、前記記憶セル部と前記周辺回路部に形
成された配線層が前記細長いコンタクトホールの短辺方
向に横切っており、前記コンタクトホール内で前記配線
層が前記記憶セル部と前記周辺回路部に形成された能動
領域を覆っており、前記コンタクトホール内での前記能
動領域の幅が、前記記憶セル部より前記周辺回路部のほ
うが広いことを特徴とする。

〔実　施　例〕

本発明の実施例を第１図（ａ）、（ｂ）、を用いて詳し
く説明する。第１図（ａ）はＳＲＡＭのメモリセルの一
部を示す平面図、第１図（ｂ）は第１図（ａ）の平面図
のＡ−８間の断面を示す主要断面図である。第１図（ａ
）、（ｂ）において１０１はＰ型シリコン基板、１０２
はＮ型不純物層、１０３は素子分離用シリコン酸化膜、
１０４はシリコン酸化膜、１０５はコンタクトホール、
１０６はアルミニウム配線、１０７は多結晶シリコンに
よるゲート電極および配線層である。

次に第１図に示す本実施例の製造方法を示す。

まずＰ型シリコン基板１０１を酸化性雰囲気中で１００
０℃の酸化を行ない前記シリコン基板表面に約１０００
人の酸化膜を形成し、続いてＣＶＤ法によりシリコン窒
化膜を約３０００人形成する。

次に写真蝕刻法により前記シリコン窒化膜の不要部分を
除去した後、酸化性雰囲気中で１０００℃の酸化を行な
い、前記シリコン窒化膜を除去した部分にシリコン酸化
膜を約１μｍ形成する。次に前記シリコン窒化膜を除去
して素子分離用酸化膜１０３を形成する。次に酸化性雰
囲気中で１０００℃の酸化を行ない、素子分離用酸化膜
１０３以外の能動領域に約２００人のゲート酸化膜を形
成する。次にＣＶＤ法により多結晶シリコン膜を５００
０人形成後、写真蝕刻法により不要部分を除去しゲート
電極１０７を形成する。次にＮ型不純物、ここではリン
を注入エネルギー８０ＫｅＶ。

ドーズ量４Ｘ１０”ａｍ−’でイオン注入した後、１０
００℃のアニールを行ないＮ型不純物層１０２を形成す
る。次にＣＶＤ法によりシリコン酸化膜を約７０００人
形成し、゛写真蝕刻法により前記シリコン酸化膜の不要
部分を除去して細長いコンタクトホール１０５を形成す
る。次にスパッタ法によりアルミニウムを約１μｍ形成
し、写真蝕刻法により前記アルミニウムの不要部分を除
去してアルミニウム配線１０６を細長いコンタクトホー
ル１０５の短辺方向に横切るように形成する。

第２図（ａ）、（ｂ）のような従来のコンタクトホール
では、その大きさを縦０．６μｍ１横０．６μｍとする
とレンズＮＡ−０，４５の縮小投影露光装置を使用して
もレジストを開孔することは不可能であるが、第１図（
ａ）、（ｂ）のような本実施例でコンタクトホールの大
きさを縦０．６μｍＳ横５．０μｍとするとレンズＮＡ
−０，４５の縮小投影露光装置を使用すればレジストを
開孔できる。

また、第２図（ａ）、（ｂ）のような従来のコンタクト
ホールでその大きさを縦０．８μｍＳ横０．８μｍ１シ
リコン酸化膜２０４の膜厚を７０００人としてアルミニ
ウムをスパッタすると、アルミニウム原子がコンタクト
ホール内に入りにくいためコンタクトホール内のアルミ
ニウム膜厚は平坦部のアルミニウムの膜厚の１０％以下
となってしまう。これに対し第１図の本実施例でコンタ
クトホールの大きさを縦０．８μｍ５ｔｆｆｉ５．　０
μｍ、シリコン酸化膜１０４の膜厚を７０００人として
アルミニウムをスパッタすると、コンタクトホールの長
辺方向からのアルミニウム原子はコンタクトホール内に
入りやすくなり、コンタクトホール内中心部のアルミニ
ウムの膜厚は平坦部のアルミニウム膜厚の４０〜５０％
となり、コンタクトホールの中心部を通るようにアルミ
ニウム配線を通せば断線や接触不良がなくなる。

また、第２図のような従来のコンタクトホールでその底
部の大きさを縦０．８μｍ１横０，８μｍ１シリコン酸
化膜２０４の膜厚を７０００人としてコンタクトホール
のテーパー角を７０″とするとコンタクトホールの上部
の大きさは縦１．３μｍ１横１．３μｍとなる。ここで
コンタクトホール２０５とアルミニウム配線２０６のマ
スクの重ね合わせ精度を０．　３μｍとすると第２図の
アルミニウム配線幅の最小寸法は１．９μｍとなる。

これに対し第１図の本実施例ではコンタクトホールの底
部の大きさを縦０．８μｍ、横５．０ａｍ。

シリコン酸化膜１０４の膜厚を７０００Ａ、Ｎ型不純物
層１０２の幅を０．８μｍＳＮ型不純物層１０２とアル
ミニウム配線１０６のマスクの重ね合わせ精度を０．３
μｍとすると第１図のアルミニウム配線幅の最小寸法は
１．４μｍとなり、第２図の従来例と比べるとアルミニ
ウム配線幅を０．５μｍ微細化できる。

また第３図は本実施例による周辺回路部、第４図は従来
例による周辺回路部であるが、本実施例では、コンタク
トホール内でのシリコン基板と金属電極の接触面積は従
来例のそれと比べて大きくなるので、コンタクト抵抗が
下がり周辺回路部の動作速度が速くなり、その結果半導
体記憶装置の動作速度も速くなる。さらに本実施例では
周辺回路部のコンタクトホール内での能動領域の幅Ｗは
、記憶セル部のそれより大きいので、半導体記憶装置を
微細化、高集積化するため、コンタクトホールをサブミ
クロン領域まで微細化しても、周辺回路部のコンタクト
ホール内でのシリコン基板と金属電極の接触面積はある
程度確保される。たとえば第１図、第３図においてコン
タクトホールの短辺方向の長さを０．６μｍ１第１図の
能動領域の幅を０．６μｍとするとコンタクトホール内
でのシリコン基板と金属電極の接触面積は０．３６μｍ
２であるが、第３図の能動領域の幅Ｗを２０μｍとする
と、コンタクトホール内でのシリコン基板と金属電極の
接触面積は１２μｍ２となりコンタクト抵抗を低く抑え
ることができる。その結果周辺回路部の動作速度が速く
なり、半導体記憶装置の動作速度も速くなる。

本実施例では素子分離にＬＯＣＯ３法を使用したが第５
図のようにシリコン基板に溝を形成した後、絶縁物で埋
めた場所を素子分離領域５０３とするトレンチ分離法を
用いてもよい。また本実施例では１つの細長いコンタク
トホールにアルミニウム配線は２本しか横切らなかった
が、第６図（ａ）、（ｂ）のように３本以上のアルミニ
ウム配線が横切ってもよい。さらに、本実施例では配線
層にアルミニウムを使用したが、他の多結晶シリコンや
モリブデン、チタン、タングステンなどの高融点金属、
銅、鉄、銀、白金などの金属を使用してもよいし、これ
らの物質を重ね合わせた積層構造の配線層を使用しても
よい。

さらに、本実施例では記憶セルにスタティックＲＡＭの
セルを用いたが、これはダイナミックＲＡＭ、マスクＲ
ＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭなどの記憶セルに用い
ても同様な効果があることは言うまでもない。

〔発明の効果〕

以上述べたように本発明によれば、半導体記憶装置の記
憶セル部に形成したコンタクトホールを細長くシ、細長
いコンタクトホールの短辺方向に配線層が２本以上横切
るようにすれば、コンタクトホールならびに配線層の微
細化が可能になり、半導体記憶装置の微細化、高集積化
に大きな役割を果たす。また、コンタクトホール内のア
ルミニウム配線のつきまわりがよくなるため、シリコン
基板とアルミニウム配線の接続の抵抗が低減でき、半導
体記憶装置の動作速度が速くなり、エレクトロマイグレ
ーションにも強くなることから半導体記憶装置の信頼性
が高くなる。これらのことから高速、高品質な半導体記
憶装置を？Ｂ！　供できる効果がある。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明による半導体記憶装置の
記憶セル部の実施例を示す平面図と断面図。 第２図（ａ）、（ｂ）は従来例による半導体記憶装置の
記憶セル部の平面図と断面図。 第３図は本発明による半導体記憶装置の周辺回路部の実
施例を示す平面図。 第４図は従来例による半導体記憶装置の周辺回路部の実
施例を示す平面図。 第５図は本発明の他の実施例による半導体記憶装置の断
面図。 第６図（ａ）、（ｂ）は本発明の他の実施例による半導
体記憶装置の平面図と断面図である。 １０１．２０１．５ １０２．２０２．５ １０３．２０３．５ ０４．５０４．６０４ １０５．２０５．３ ０５・　・　・　・　・　φ　・　Φ １０６．２０６．３ ０６　・　・　・　・　・　・　・　・１０７．２０７
．３ ０７　・　・　・　・　・　・　・　・１．６０１ Ｐ型シリコン基板 ２．６０２ Ｎ型不純物層 ３．６０３．１０４．２ シリコン酸化膜 ５．４０５．５０５．６ コンタクトホール ６．４０６．５０６．６ アルミニウム電極 ７．４０７．５０７．６ 多結晶シリコン電極 以上 算 ｌ Ｃえ） 凹 Ｃｂ） Ａｏ５ ／’／７り５ 悌 ■ メ ■ Ｃａ） 算 （ｂ） Ｎ／ｎ０５ と／）７θＳ 憚 メ ロ ０（す

Claims (1)

【特許請求の範囲】
1. 半導体基板に形成された記憶セル部と、周辺回路部とか
   らなる半導体記憶装置において、前記記憶セル部と前記
   周辺回路部に形成されたコンタクトホールが細長く、前
   記記憶セル部と前記周辺回路部に形成された配線層が前
   記細長いコンタクトホールの短辺方向に横切っており、
   前記コンタクトホール内で前記配線層が前記記憶セル部
   と前記周辺回路部に形成された能動領域を覆っており、
   前記コンタクトホール内での前記能動領域の幅が、前記
   記憶セル部より前記周辺回路部のほうが広いことを特徴
   とする半導体記憶装置。