JPH02155271A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02155271A
JPH02155271A JP63309368A JP30936888A JPH02155271A JP H02155271 A JPH02155271 A JP H02155271A JP 63309368 A JP63309368 A JP 63309368A JP 30936888 A JP30936888 A JP 30936888A JP H02155271 A JPH02155271 A JP H02155271A
Authority
JP
Japan
Prior art keywords
film
gate electrode
gaas
thickness
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63309368A
Other languages
English (en)
Inventor
Cho Shimada
兆 嶋田
Tatsuo Akiyama
秋山　龍雄
Yutaka Etsuno
越野　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63309368A priority Critical patent/JPH02155271A/ja
Priority to US07/446,467 priority patent/US5049954A/en
Priority to EP89122454A priority patent/EP0377126B1/en
Priority to DE68926227T priority patent/DE68926227T2/de
Priority to KR1019890018080A priority patent/KR920010670B1/ko
Publication of JPH02155271A publication Critical patent/JPH02155271A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、電界効果型半導体装置（以下ＦＥＴと略記）
のゲート！極材料に関するもので、特にＧａ　Ａｓ　　
ＦＥＴのゲート電極に使用されるものである。
（従来の技術） 従来のＧａＡｓ　　ＦＥＴ、例えばＧａ　Ａｓショット
キゲート電界効果トランジスタ（Ｇａ　ＡｓＭＥ　Ｓ　
Ｆ　ＥＴと略記）のベレットは、第８図に示すような断
面を有している。　即ちＧａ　ＡＳ半絶縁性基板１に設
けられたＮ型低濃度不純物領域（Ｎ−型チャネル領域）
２の表面に、２　ｎｍ程度の膜厚のＡ１層４と、その上
層部にＷＩ］！５とを蒸着又はスパッタリング法により
堆積してゲート電極足を形成する。　符号３はソース及
びドレイン領域で、ゲート電極足をマスクとするセルフ
ァライン方式で不純物をイオン注入した後、熱処理して
形成されるや　符号６は、このＮ４型ソース及びドレイ
ン領域３とオーム接触をするソース及びトレインｔ＠で
ある。
ゲート電極材料としては、前記イオン注入後の高温熱処
理によっても、ショットキ接合の電気的特性が劣化しな
いことが必要で、高融点金属をベースにした化合物が使
用される。　このような耐熱ゲート電極材料には上記の
ほか、ＷＳｉ、。
ＷＮｘ、Ｔｉ　Ｗ、Ｔｉ　ＷＮ、合金等が公知である。
従来の高融点！極材料はＧａ　Ａｓ基板への密着性が悪
く、イオン注入層の活性化熱処理後に剥離したり、或い
は材料自体の大きな内部応力により厚く堆積すると、剥
離することが多く、このため電極膜を膜厚化して低抵抗
にすることが困難であった。　又ショットキ特性の耐熱
性も８００℃前後が限度であった。
（発明が解決しようとする課ｌ！ｉ） 以上述べたようにＧａ　Ａｓ　　ＦＥＴのゲート電極材
料としては、製造工程中の高温熱処理によってショット
キ特性、例えばショットキ障壁の高さφＢ又は理想因子
ｎ値等が劣化しないよう又物理的に剥がれないようなｔ
極材料であることが不可欠である。　しかしながら従来
技術では、ゲート電極形成後の例えばソース・ドレイン
領域活性化の為の８００℃程度の熱処理工程において、
ゲート電極が剥がれたり、ショットキ特性が劣化したり
することがしばしば見られ課題となっている。
本発明の目的は、Ｇａ　Ａｓ　　ＦＥＴのゲート電極の
基板への密着強度を更に増大させると共に、所要の高温
熱処理によってもショットキ接合の電気的特性が劣化し
ない良好な耐熱性を持つゲート電極を具備するＧａ　Ａ
ｓ電界効果型半導体装置を提供することである。
［発明の構成］ （課題を解決するための手段） 本発明のＧａ　Ａｓ電界効果型半導体装置は、Ｇａ　Ａ
ｓ基板上に密着形成される２５ｎｌを越えない膜厚のＴ
ｉ膜と、該ＴｉＭ上に積層されるＷ（タングステン）、
Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル
）、Ｎｂにオブ）、■（バナジウム）、Ｈｆ（ハフニウ
ム）、Ｚｒ（ジルコニウム）、Ｔｉ　−Ｗ（チタンタン
グステン合金）又はこれら金属の窒化物、珪化物、炭化
物或いはＷＳｉ、Ｎ、（タングステン珪窒化物）。
ＴｉＮｙ（チタン窒化物）’、Ｔｉ　Ｓｉ　ｘ　（チタ
ン珪化物）のうちのいずれか１つから成る高融点電極膜
とを有するゲートｘ１ｉ！を具備することを特徴とする
ものである。
なお上記化合物の添字Ｘ及びｙは小数を含む正数である
。　又前記ゲート電極は、所望により前記二重膜上にポ
ンディングパッド用配、ｓｔ＠ｇの一部等を更に積層し
た多層ゲート電極であっても差支えない。
（作用） 本発明は、前記高融点材料（Ｗ、Ｍｏ等の第２層目高融
点電＠ＩＡ）とＧａ　Ａｓ基板との間に膜厚２５０１以
下のＴ１を挟んだゲート電極構造の半導体装置であって
、これにより前記高融点材料のＧａ　Ａｓ基板への密着
強度が増加し、且つショットキ特性の耐熱性も向上する
。
後述の試行結果によれば、Ｇａ　Ａｓ基板と高融点ゲー
ト電極膜との間に例えば厚さ２ｎｌ程度のＴ１薄膜を挾
むと、密着強度は著しく増加し、ゲート電極膜の剥離は
皆無になる。　挟むＴｉの膜厚を増加するとゲート電極
膜の密着強度は漸減する傾向を示すが、工程中のゲート
電極膜の剥離は殆ど無く、十分な密着強度が得られる。
他方ゲート電極とＧａ　Ａｓ基板との間に形成されるシ
ョットキ接合の電気的特性が、高温熱処理（例えば８０
０℃ないし８５０℃）によって劣化する程度は、介在す
るＴｉＭの膜厚に依存する。　後述の試行結果によれば
、前記ショットキ接合の■−Ｖ特性の理想因子ｎ値及び
ショットキ障壁の高さφｅは、Ｔｉ膜厚が２５ｎｍを越
えると、熱処理後８ｉ！端な劣化が見られた。
即ちＧａＡ、ｓ基板と高融点ゲート電極膜との間にＴ１
薄膜を挟むと密着強度は著しく増加するが、一方このＴ
ｔ薄膜の厚さはショットキ特性の劣化程度により限定さ
れ、２５ｎｍを越えないことが適当である。　なお、高
融点材料としてはＷ、ＷＮ、。
ＷＳ＋　ｘ、ＷＳｉ　ｘＮ、、ＷＣｘ、ＭＯ。
ＭＯＮ、、Ｍｏ　Ｓ＋　、、ＭＯＣｘ、’ｒａ　。
Ｔａ　Ｎ、、Ｔａ　Ｓ＋　ｘ、Ｚｒ　、Ｚｒ　Ｎ、、Ｈ
ｆ　。
Ｈｆ　Ｎ、、Ｔｉ　Ｎｘ、Ｔｉ　Ｓｉ　ｘ、Ｃｒ　、Ｎ
ｂ　。
Ｎｂ　Ｎｘ、Ｖ、ＶＮｘ等の金属又はその化合物が望ま
しい。
（実施例） 次に本発明の一実施例及び発明の過程で行なった試行結
果について以下説明する。
第１図は本発明のＧａ　ＡＳ　　ＭＥＳＦＥＴの断面図
である。　なお第８図と同じ符号は同じ部分又は対応部
分を表わす、　符号１二は、Ｇａ　Ａｓ半絶縁性基板１
のＮ型チャネル領域２上に密着形成された厚さ６ｎｍの
Ｔｉ膜膜種４、Ｔｉ膜１４上に積層される厚さ２００　
ｎｎのＷＮｘＮｘ膜上５ら成るゲート電極である。　な
お符号３ａ及び３ｂはＮ“型ドレイン領域及びソース領
域、符号６ａ及び６ｂは、トレイン領域及びソース領域
とそれぞれオーム接触をするドレイン電極及びソース電
極である。　又符号８はシリコン窒化膜（Ｓｉ　Ｎｘ）
である。
次に前記本発明のＭＥＳＦＥＴの製造方法の概要を第２
図（ａ）ないしくｆ）及び第１図を参照して説明する。
　第２図（ａ）に示すように、Ｇａ　Ａｓ半絶縁性基板
１の所定領域に、ＭＳイオン注入技術を用いて低濃度の
Ｎ−型チャネル領域２を形成する。　次に同図（ｂ）に
示すように、ゲート′ｒ４極形成のため例えばＴｉ１１
４ａを厚さ６ｎｌｌ　、　ＷＮｘ膜１５ａを厚さ２（ｔ
ｏ　ｒ＋ｎ、基板上に通常のスパッタ法により堆積する
。　次に同図（Ｃ）に示すように、フォトリソグラフィ
技術によりＷＮｘ　Ｊｌ！　１５　ａ上にゲート電極の
レジストパターン７ａを形成し、これをマスクとして例
えばＲＩＥ（反応性イオンエツチング）　（ガスＣＦ４
＋０２）により垂直加工し、Ｔｔｌｌ１４及びＷＮｘＮ
ｘ膜上５重膜から成るゲート電極１二を形成する。　次
に同図（ｄ）に示すように、ゲートを極１５及びレジス
トＩＩＷ７ｂをマスクとして、例えば”Ｓｉ８イオンを
加速電圧１２０　ｋｅＶ　、ドーズ量３．Ｏｘ　１０’
　ｃｒ’の条件で矢印９のようにイオン注入し、自己整
合的にＮ型高濃度ドレイン領域３ａ及びソース領域３ｂ
を形成する。　続いて同図（ｅ）に示すように基板１（
ウェーハ）の表裏にプラズマ５ｉＮＸ膜（シリ、コン窒
化膜）８を厚さ約３００　ｎｌ堆積、これをアニール保
護膜として８００℃１５分のトレイン、ソース領域３ａ
、３ｂの活性化熱処理を行なう、　次に同図（ｆ）に示
すようにフォトリソグラフィ技術を用いて所定領域（ソ
ース・ドレイン）にレジストの窓開はパターン７Ｃを形
成した後、該窓開は部及び基板下層のプラズマＳｉＮＸ
ＭをＣＤＥ　（ケミカルドライエツチング）でエツチン
グ除去する。その後例えばＮｉ（３０ｎ１ｍ厚）　／Ａ
ｕ　Ｇｅ　　（２００ｎｎ）の電極金属ＪＩ１６を蒸着
する。　最後に、不要部分のＮｉ／Ａｕ　Ｇｅをリフト
オフした後４４０°Ｃ２分の合金化熱処理を行なって、
第１図に示すＭＥＳＦＥＴを完成する。
ゲート電極の剥離について、ＴｉＷＡの効果を調べるた
め次の試行を行なった。　ゲート電極材料に、例えばＷ
　Ｎ　ｘを単独に用いたＷＮＸ　　（２００ｎｌ）／Ｇ
ａ　Ａｓ構造のＰＥＴと、前記実施例のＷＮ。
（２００ｎｎ）　／Ｔｉ　　（６ｎｎ）　／Ｇａ　Ａｓ
構造のＦＢＴとを前記工程条件でそれぞれ複数個製作し
て比較した。　その結果、Ｔｉ膜を介在させない前者の
ＦＥＴは、工程途中で剥離することが多く、ＷＮ、の基
板への密着強度は非常に弱い、　一方、後者の本発明の
実施例のＰＥＴでは、最終工程終了後も、ゲート電極が
基板より剥離したＦＥＴは皆無で、密着強度は著しく強
い。
更に密着強度を定量的に調べるため、ゲート電極の引張
り強度を測定した。　一端に平坦な接着面を有する引張
り治具の該接着面を、ゲート電極の主面に接着剤を用い
て固着し、引張り治具の他端に引張り力を加え、ゲート
ｔｉが基板から剥離する時の引張り力（ｋｇ／ｃｍ’　
）を測定し、ゲート電極の引張り強度とする。　第３図
にその結果を示す、　横軸はＴｉ膜厚（ｎＩり、縦軸は
引張り強度（ｋｏ／ｃ１２）を示す、　横軸のＴｉ膜厚
Ｏの場合はＷＮｘ　　（２００ｎｎ）　／Ｇａ　Ａｓ構
造のＦＢＴを、又その他はＷＮｘ（２００ｎｍ）　／Ｔ
ｉ　　（２，６，１０゜５０　ｎ１１）／Ｇａ　Ａｓ構
造のＴＩ膜厚の異なる４つのＦＥＴを示す、　図中○印
は数十個の複数試料の平均引張り強度を、又平均値を通
る垂直短線分は引張り強度のバラツキ幅を示す、　この
試行結果から、Ｔｉ膜を挟むことにより引張り強度が約
３倍に増加し、密着強度が著しく増加することがわかる
。Ｔｉ膜厚を増加すると平均引張り強度は漸減傾向を示
すが、実質的にはほぼ一定の良好な密着強度を示す。
次にＷＮＸ　　（２００ｎｎ）／Ｔｉ　　（ｔ　ｎｍ）
　／Ｇａ　Ａｓ構造のＭＥＳＦＥＴの高温熱処理後にお
けるショットキ接合の理想因子ｎ値及びショットキ障壁
の高さφＢとＴｉ膜厚との依存性について調べ、その結
果の一例を第４図及び第５図に示す、　両図において、
横軸はＴｉ膜厚（ｎｎ）を示し、縦軸は第４図において
はｎ値、第５図においては障壁高φＢを示す、　試行は
、ＴｉＭ厚ｔ　＝０　、６　、１０゜２０、３０．５０
ｎｎの６種類で、１つの種類の膜厚毎に、注入イオン活
性化処理を８００℃１５分（両図中実線と○印とで示す
）と８５０℃１５分（破線と・印）との２つの場合につ
いて行なう。
第４図に示すｎ１ｉｉ！は、ショットキ接合に順バイア
スを加えたときの電流−電圧特性から求められ、その値
は１に近づく程望ましい、　同図において、熱処理温度
８００℃の場合、Ｔｉ膜厚ｔが３０ｎｍ、５０ｎｌの場
合にはｎ値が増大する。ｔ＝６．１０．２０（ｒｖ）で
良好なｎ値（約１．０５）を示す、ｔ＝０、即ちＷＮｘ
Ｎ単膜ではｎ＝１．３とやや劣化している。　熱処理温
度を８５０℃とするとｎ値は増加傾向を示すが、ｔ＝　
６．１０．２０（ｒ＋ｎ＋）では良好で、ｎ値の劣化は
極めて微小である。
第５図に示すショットキ障壁高さφ６は、ゲート電極と
して用いる場合一般にその値が大きいことが望ましい、
　同図において、熱処理温度８００℃の場合、Ｔｉ膜厚
３０．５０ｎｎではφＢの低下が見られるが、ｔ＝　６
．１０．２０　ｎｍでは良好（０，７０〜０．７３Ｖ）
　”ｔ”、Ｔｉ膜を挟まなイｔ＝０ノドきはφ、　＝０
．５９［Ｖ］で多少劣化している。　熱処理温度を８５
０℃とすると全般にφＢは低下を示すが、ｔ＝　６．１
０．２０１では良好である。
第３図ないし第５図に示す試行結果等からＴ膜の厚さは
２ないし２５＋ｖとすることが望ましい実施態様である
。
第６図に、Ｗ　Ｎ　Ｘ　　（２００ｎｌｉ）／　Ｔ　ｉ
　　（１０ｎｌｌｌ）　／Ｇａ　Ａｓ構造でゲート長Ｌ
９＝２μｍ、ゲート幅ｗ、＝ｉａμｍのゲート電極を持
つＭＥＳＦＥＴの静特性（Ｖ　９パラメータのｌｏ−Ｖ
ｏ５特性）を示す、　ゲート幅１０μｍ当りのに値は、
１．２５　ｍＡ／ｖ２と良好な特性が得られた。
第７図に、第６図のＦ？ＥＴのゲートな極に順バイアス
及び逆バイアス電圧を印加したときのショットキ接合ダ
イオードの電圧・電流特性を示す。
同図において、横軸はダイオードのアノード（ゲートＫ
ｆりに印加されるバイアス電圧■を表わし、正値は順バ
イアス電圧■２、負値は逆バイアス電圧ＶＲ１■６は降
伏電圧を示す、ｌｔｌ軸は接合を流れる電流■「を示し
、良好なダイオード特性が得られた。
又上記構成のゲート電極のゲート加工性は、ＣＦ、等の
フッ素系ガスで容易にエツチングでき、ＡＩを挟んだ従
来構造よりも加工性が優れている。
以上の実施例では、高融点材料としてＷＮｘを使用した
が、その他の前記高融点材料を使用した場合でも、はぼ
同等の良好な作用と効果が得られる。　又前記実施例は
ＭＥＳＦＥＴについて述べたが、本発明は類似のショッ
トキゲート構造を有する例えばＨＥＭＴ等その他のＧａ
　Ａｓ　　ＦＥＴに対しても適用できることは勿論であ
る。
［発明の効果］ これまで述べたように、高融点ショットキ電極材料とＧ
ａ　Ａｓ基板との間にＴｉを挟んだ本発明のＧａ　Ａｓ
　　ＦＥＴでは、ゲート電極の基板への密着強度は更に
増加し、所要の高温熱処理によってもショットキ接合の
電気的特性が劣化しない良好な耐熱性を持つゲート電極
が得られる。
【図面の簡単な説明】
第１図は本発明の半導体装置の一実施例の断面図、第２
図は第１図の半導体装置の製造工程を示す断面図、第３
図は本発明の半導体装置における′ｒｉ膜厚と引張り強
度との関係を示す図、第４図及び第５図は、それぞれシ
ョットキ特性のｎ値及びφＢとＴｉＭ厚との依存性を示
す図、第６図は、本発明のＭＢＳＦＥＴの静特性の一例
を示す図、第７図は第６図のＭＥＳＦＥＴのショットキ
接合のダイオード特性図、第８図は従来の半導体装置の
断面図である。 １・ＧａＡＳ基板（Ｇａ　Ａｓ半絶縁性基板）、２・・
・Ｎ−型チャネル領域、３ａ・・・Ｎ＋トレイン領域、
　３ｂ・・・Ｎ４ソース領域、　５，１５・・・ゲート
ｔｒｉ、 １４・・・Ｔ 膜、 ５・・・高融点電極膜 （ＷＮＸ　ＷＡ） 第 ０召 第 ｊ （ｂ） 第 ０召 Ｔｉ膜厚（ｒｕ＋＋） 第３図 Ｔｉ膜厚（ｎｉｌ＞ 第 図 Ｔ＋ｌ１ＩＮ（ｎｌ） 第５図 第 図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. １　ＧａＡｓ基板上に密着形成される２５ｎｍを越えな
    い膜厚のＴｉ膜と、該Ｔｉ膜上に積層されるＷ、Ｍｏ、
    Ｃｒ、Ｔａ、Ｎｂ、Ｖ、Ｈｆ、Ｚｒ、Ｔｉ−Ｗ又はこれ
    ら金属の窒化物、珪化物、炭化物或いはＷＳｉ＿ｘＮ＿
    ｙ、ＴｉＮ＿ｘ、ＴｉＳｉ＿ｘのうちのいずれか１つか
    ら成る高融点電極膜とを有するゲート電極を具備するこ
    とを特徴とするＧａＡｓ電界効果型半導体装置。
JP63309368A 1988-12-07 1988-12-07 半導体装置 Pending JPH02155271A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63309368A JPH02155271A (ja) 1988-12-07 1988-12-07 半導体装置
US07/446,467 US5049954A (en) 1988-12-07 1989-12-05 GaAs field effect semiconductor device having Schottky gate structure
EP89122454A EP0377126B1 (en) 1988-12-07 1989-12-06 Schottky gate field-effect semiconductor device
DE68926227T DE68926227T2 (de) 1988-12-07 1989-12-06 Feldeffekthalbleiteranordnung mit Schottky-Gate
KR1019890018080A KR920010670B1 (ko) 1988-12-07 1989-12-07 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63309368A JPH02155271A (ja) 1988-12-07 1988-12-07 半導体装置

Publications (1)

Publication Number Publication Date
JPH02155271A true JPH02155271A (ja) 1990-06-14

Family

ID=17992162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63309368A Pending JPH02155271A (ja) 1988-12-07 1988-12-07 半導体装置

Country Status (5)

Country Link
US (1) US5049954A (ja)
EP (1) EP0377126B1 (ja)
JP (1) JPH02155271A (ja)
KR (1) KR920010670B1 (ja)
DE (1) DE68926227T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456135A (ja) * 1990-06-21 1992-02-24 Nec Corp 積層構造の金属層を有する半導体装置の製造方法
US5693560A (en) * 1994-09-27 1997-12-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device electrode

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787243B2 (ja) * 1990-10-18 1995-09-20 富士ゼロックス株式会社 半導体装置
US5254869A (en) * 1991-06-28 1993-10-19 Linear Technology Corporation Aluminum alloy/silicon chromium sandwich schottky diode
US5389564A (en) * 1992-06-22 1995-02-14 Motorola, Inc. Method of forming a GaAs FET having etched ohmic contacts
DE19517697A1 (de) * 1995-05-13 1996-11-14 Telefunken Microelectron Strahlungsemittierende Diode
US5652444A (en) * 1995-09-22 1997-07-29 Hughes Electronics Structure and method for making FETs and HEMTs insensitive to hydrogen gas
KR100264201B1 (ko) * 1997-05-31 2000-09-01 김영환 반도체장치의 제조방법
US6204560B1 (en) * 1998-04-20 2001-03-20 Uniphase Laser Enterprise Ag Titanium nitride diffusion barrier for use in non-silicon technologies and method
US6103607A (en) * 1998-09-15 2000-08-15 Lucent Technologies Manufacture of MOSFET devices
US6787910B2 (en) 2002-07-23 2004-09-07 National Chiao Tung University Schottky structure in GaAs semiconductor device
US7064050B2 (en) * 2003-11-28 2006-06-20 International Business Machines Corporation Metal carbide gate structure and method of fabrication
US7936040B2 (en) * 2008-10-26 2011-05-03 Koucheng Wu Schottky barrier quantum well resonant tunneling transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5294773A (en) * 1976-02-05 1977-08-09 Sumitomo Electric Ind Ltd Semiconductor element and its manufacture
JPS60219765A (ja) * 1984-04-16 1985-11-02 Mitsubishi Electric Corp シヨツトキ−障壁電極

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5998553A (ja) * 1982-11-26 1984-06-06 Mitsubishi Electric Corp ＧａＡｓ半導体装置の電極構造
JPS59119867A (ja) * 1982-12-27 1984-07-11 Toshiba Corp 半導体装置
FR2550889B1 (fr) * 1983-08-17 1985-10-11 Thomson Csf Dispositif amplificateur a effet de champ, fonctionnant dans les hyperfrequences, par transfert d'electrons
JPS6116577A (ja) * 1984-07-03 1986-01-24 Sony Corp 半導体装置
US4956308A (en) * 1987-01-20 1990-09-11 Itt Corporation Method of making self-aligned field-effect transistor
JPS62259474A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 電界効果トランジスタ
JPS63258066A (ja) * 1987-04-15 1988-10-25 Oki Electric Ind Co Ltd 砒化ガリウム電界効果半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5294773A (en) * 1976-02-05 1977-08-09 Sumitomo Electric Ind Ltd Semiconductor element and its manufacture
JPS60219765A (ja) * 1984-04-16 1985-11-02 Mitsubishi Electric Corp シヨツトキ−障壁電極

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456135A (ja) * 1990-06-21 1992-02-24 Nec Corp 積層構造の金属層を有する半導体装置の製造方法
US5693560A (en) * 1994-09-27 1997-12-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device electrode

Also Published As

Publication number Publication date
DE68926227T2 (de) 1996-10-02
KR920010670B1 (ko) 1992-12-12
EP0377126A3 (en) 1990-07-25
DE68926227D1 (de) 1996-05-15
EP0377126A2 (en) 1990-07-11
KR900011018A (ko) 1990-07-11
EP0377126B1 (en) 1996-04-10
US5049954A (en) 1991-09-17

Similar Documents

Publication Publication Date Title
JPH02155271A (ja) 半導体装置
JPH0235462B2 (ja)
US6617660B2 (en) Field effect transistor semiconductor and method for manufacturing the same
JPH08298267A (ja) 半導体装置及びその製造方法
US20120273852A1 (en) Transistors having temperature stable schottky contact metals
JPS6257255A (ja) 化合物半導体装置の製造方法
US20250331215A1 (en) GATE METALLIZATION DESIGN FOR e-MODE GaN HEMTS
JPH05335348A (ja) 半導体装置
JP4147441B2 (ja) 化合物半導体装置
JP3220624B2 (ja) 化合物半導体装置及びその製造方法
JPS59232464A (ja) 化合物半導体装置
JPS58103175A (ja) 半導体装置およびその製造方法
JP2917872B2 (ja) 半導体装置の製造方法
JPH05167063A (ja) オーミック電極とその形成方法及び半導体装置
JPH039566A (ja) 半導体装置
JPH01194468A (ja) オーミック電極構造
JP3142592B2 (ja) 合金電極形成方法
JPH05182989A (ja) 半導体装置
JPH06168958A (ja) 半導体装置の製造方法
JPH0554269B2 (ja)
JPH0581068B2 (ja)
JPH03114269A (ja) 半導体装置およびその製造方法
JPH0462937A (ja) 化合物半導体素子の電極製造方法
JPH11121471A (ja) 半導体装置及びその製造方法
JPS6143443A (ja) 半導体装置の製造方法