JPH0554269B2 - - Google Patents
Info
- Publication number
- JPH0554269B2 JPH0554269B2 JP59055293A JP5529384A JPH0554269B2 JP H0554269 B2 JPH0554269 B2 JP H0554269B2 JP 59055293 A JP59055293 A JP 59055293A JP 5529384 A JP5529384 A JP 5529384A JP H0554269 B2 JPH0554269 B2 JP H0554269B2
- Authority
- JP
- Japan
- Prior art keywords
- shot
- film
- semiconductor device
- forming
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
（技術分野）
本発明はGaAs系シヨツトキダイオードや
GaSa系シヨツトキゲート電界効果トランジスタ
などのシヨツトキ障壁半導体装置及びその製造方
法に関する。 （技術的背景） GaAs系ｎ型半導体の耐熱性シヨツトキ金属と
してはＷやWSiなどが知られる。スパツタ法形成
によるＷシヨツトキ金属はダイオード特性におけ
るｎ値が１に近く且つシート抵抗も低いものとし
て知られているが、バリア高さは比較的低い。更
に800℃程度以上の高温アニールによつて前記ｎ
値が極端に増加し、従つてシヨツトキ金属形成後
活性化アニールを必要とする装置では適用し難
い。WSiシヨツトキ金属は例えば1984年応用物理
第53巻第１号34ページで報告されているように、
耐熱性すなわち高温アニールに対する安定性に比
較的優れているが、シート抵抗は高い。その他
TiWやTiWSi等のシヨツトキ金属も知られてい
るが、一般に耐熱性に欠けるかシート抵抗が大き
いという欠点がある。 （発明の目的） この発明の目的は、良好なシヨツトキ特性を有
し且つ耐熱性に優れた、更にはシート抵抗が比較
的低いGaAs系シヨツトキ半導体装置を提供する
ことにある。 （発明の概要） この発明は、ｎ型GaAs系半導体基板に100Å
以下のAl膜を形成しその上に高融点金属を形成
したのち、高温アニールすることにより、シヨツ
トキ障壁を得るようにしたものである。 （実施例） 第１図は本発明の一実施例を説明するためのシ
ヨツトキゲート型GaAsFETの構造断面図であ
り、以下図面に沿つて説明する。 第１図に示すように、半絶縁性のGaAs基板１
にｎ領域２を選択的に形成し、その上にスパツタ
法により20Å程度厚さのAl膜を披着し、続いて
Ｗ膜を1000Å程度厚さ披着した後、選択的に形成
された図示しないイオン阻止能のある金属をマス
クとしてサイドエツチングされるようにAl膜と
Ｗ膜とをエツチングしてｎ領域２上にAl膜３お
よびＷ膜４を形成する。しかる後、前記マスクに
より選択的にn+領域５を形成して前記マスクを
除去する。 しかる後、基板１の表面に図示しない1200Å程
度厚さのSiO2膜を保護膜としてAs圧雰囲気中で
900℃15分の活性化アニールを行つた後、この
SiO2膜を除去する。このアニールによつてAlが
Ｗ膜４中に拡散し、Al膜３はＷ中にAlが含まれ
た層に変化する。 次にn+領域上にオーミツク電極６ａ，６ｂ、
SiO2膜７、配線材８ａ，８ｂを順次形成するこ
とにより第１図に示すシヨツトキゲート型
GaAsFETを得る。尚、第１図において、Ｗ中に
Alが含まれた層３とＷ膜４とがゲート電極とな
り、オーミツく電極６ａ，６ｂがソースおよびド
レイン電極となる。 次にその特性について第２図を用いて説明す
る。 第２図は、本発明によるシヨツトキ半導体装置
のアニール後のシヨツトキ接合部における電流電
圧（Ｉ−Ｖ）特性を示す図であり、この例では、
シヨツトキ半導体装置の接合部の面積は８×10-5
cm2であり、Al膜厚は20Åであり、Ｗ膜厚は1000
Åであり、ｎ層はドーズ量1.8×1012cm-2で60keV
のSiイオン注入で形成したものである。この第２
図から明らかなように、900℃15分間のアニール
後においても、ｎ値は1.02、バリア高さφBは0.83
であり非常に良好なシヨツトキ特性が得られてい
ることがわかり、また、シート抵抗は16μΩcm程
度で比較的小さい。 表は本発明によるAlW金属、及び従来使用さ
れてきた金属のシヨツトキ特性をアニール前とア
ニール後とに分け、ｎ値とバリア高さφBについ
てそれらの値を示したものである。
GaSa系シヨツトキゲート電界効果トランジスタ
などのシヨツトキ障壁半導体装置及びその製造方
法に関する。 （技術的背景） GaAs系ｎ型半導体の耐熱性シヨツトキ金属と
してはＷやWSiなどが知られる。スパツタ法形成
によるＷシヨツトキ金属はダイオード特性におけ
るｎ値が１に近く且つシート抵抗も低いものとし
て知られているが、バリア高さは比較的低い。更
に800℃程度以上の高温アニールによつて前記ｎ
値が極端に増加し、従つてシヨツトキ金属形成後
活性化アニールを必要とする装置では適用し難
い。WSiシヨツトキ金属は例えば1984年応用物理
第53巻第１号34ページで報告されているように、
耐熱性すなわち高温アニールに対する安定性に比
較的優れているが、シート抵抗は高い。その他
TiWやTiWSi等のシヨツトキ金属も知られてい
るが、一般に耐熱性に欠けるかシート抵抗が大き
いという欠点がある。 （発明の目的） この発明の目的は、良好なシヨツトキ特性を有
し且つ耐熱性に優れた、更にはシート抵抗が比較
的低いGaAs系シヨツトキ半導体装置を提供する
ことにある。 （発明の概要） この発明は、ｎ型GaAs系半導体基板に100Å
以下のAl膜を形成しその上に高融点金属を形成
したのち、高温アニールすることにより、シヨツ
トキ障壁を得るようにしたものである。 （実施例） 第１図は本発明の一実施例を説明するためのシ
ヨツトキゲート型GaAsFETの構造断面図であ
り、以下図面に沿つて説明する。 第１図に示すように、半絶縁性のGaAs基板１
にｎ領域２を選択的に形成し、その上にスパツタ
法により20Å程度厚さのAl膜を披着し、続いて
Ｗ膜を1000Å程度厚さ披着した後、選択的に形成
された図示しないイオン阻止能のある金属をマス
クとしてサイドエツチングされるようにAl膜と
Ｗ膜とをエツチングしてｎ領域２上にAl膜３お
よびＷ膜４を形成する。しかる後、前記マスクに
より選択的にn+領域５を形成して前記マスクを
除去する。 しかる後、基板１の表面に図示しない1200Å程
度厚さのSiO2膜を保護膜としてAs圧雰囲気中で
900℃15分の活性化アニールを行つた後、この
SiO2膜を除去する。このアニールによつてAlが
Ｗ膜４中に拡散し、Al膜３はＷ中にAlが含まれ
た層に変化する。 次にn+領域上にオーミツク電極６ａ，６ｂ、
SiO2膜７、配線材８ａ，８ｂを順次形成するこ
とにより第１図に示すシヨツトキゲート型
GaAsFETを得る。尚、第１図において、Ｗ中に
Alが含まれた層３とＷ膜４とがゲート電極とな
り、オーミツく電極６ａ，６ｂがソースおよびド
レイン電極となる。 次にその特性について第２図を用いて説明す
る。 第２図は、本発明によるシヨツトキ半導体装置
のアニール後のシヨツトキ接合部における電流電
圧（Ｉ−Ｖ）特性を示す図であり、この例では、
シヨツトキ半導体装置の接合部の面積は８×10-5
cm2であり、Al膜厚は20Åであり、Ｗ膜厚は1000
Åであり、ｎ層はドーズ量1.8×1012cm-2で60keV
のSiイオン注入で形成したものである。この第２
図から明らかなように、900℃15分間のアニール
後においても、ｎ値は1.02、バリア高さφBは0.83
であり非常に良好なシヨツトキ特性が得られてい
ることがわかり、また、シート抵抗は16μΩcm程
度で比較的小さい。 表は本発明によるAlW金属、及び従来使用さ
れてきた金属のシヨツトキ特性をアニール前とア
ニール後とに分け、ｎ値とバリア高さφBについ
てそれらの値を示したものである。
【表】
尚、＊ａは本発明者らの実験データであり、＊
ｂは前記文献からの引用による。 この表からわかるように、Alを20Å厚さに形
成し、その上にＷを1000Å厚さに形成したものは
他の金属によるシヨツトキ障壁の場合と比べ、ア
ニール前後でｎ値は１に近く安定でバリア高さ
φBも高く安定であり、他の金属よりも良好なシ
ヨツトキ特性が得られることがわかる。 但し、AlWのシヨツトキ電極におけるAl厚さ
を120Åと厚くした場合、Alの厚さを20Å程度と
した場合に比べｎ値及びバリア高さφBの値が逆
に劣化してしまいシヨツトキ特性が悪くなる。こ
れは、Ｗ膜中にAlが拡散しきらず、Alの薄膜が
残るためである。また、350℃程度のかなり低い
熱処理によつても金属層は部分的に凝縮したりあ
るいは基板面から剥離を生ずる。 以上のことより、形成すべきAl金属の膜厚は
GaAs系基板表面にほぼ均一に形成され、また、
Ｗ膜中にAlが拡散しきらずAlの薄膜が残ること
がないように、100Å以下の厚さが有効である。 （発明の効果） この発明は以上説明したように、ｎ型のGaAs
系基板上に選択的に100Å以下の厚さのAl膜、そ
の上に高融点金属膜を順次形成したのち、高温ア
ニールすることによりシヨツトキ障壁を得るもの
である。したがつて、例えば800℃以上のアニー
ル後においてもｎ値、バリア高さ、シート抵抗等
のシヨツトキ特性が良好なシヨツトキ障壁半導体
装置を得ることができる。
ｂは前記文献からの引用による。 この表からわかるように、Alを20Å厚さに形
成し、その上にＷを1000Å厚さに形成したものは
他の金属によるシヨツトキ障壁の場合と比べ、ア
ニール前後でｎ値は１に近く安定でバリア高さ
φBも高く安定であり、他の金属よりも良好なシ
ヨツトキ特性が得られることがわかる。 但し、AlWのシヨツトキ電極におけるAl厚さ
を120Åと厚くした場合、Alの厚さを20Å程度と
した場合に比べｎ値及びバリア高さφBの値が逆
に劣化してしまいシヨツトキ特性が悪くなる。こ
れは、Ｗ膜中にAlが拡散しきらず、Alの薄膜が
残るためである。また、350℃程度のかなり低い
熱処理によつても金属層は部分的に凝縮したりあ
るいは基板面から剥離を生ずる。 以上のことより、形成すべきAl金属の膜厚は
GaAs系基板表面にほぼ均一に形成され、また、
Ｗ膜中にAlが拡散しきらずAlの薄膜が残ること
がないように、100Å以下の厚さが有効である。 （発明の効果） この発明は以上説明したように、ｎ型のGaAs
系基板上に選択的に100Å以下の厚さのAl膜、そ
の上に高融点金属膜を順次形成したのち、高温ア
ニールすることによりシヨツトキ障壁を得るもの
である。したがつて、例えば800℃以上のアニー
ル後においてもｎ値、バリア高さ、シート抵抗等
のシヨツトキ特性が良好なシヨツトキ障壁半導体
装置を得ることができる。
第１図は本発明の一実施例を説明するための
GaAs FETの構造断面図であり、第２図は本発
明によるシヨツトキ接合部の電流電圧（Ｉ−Ｖ）
特性例を示す図である。 １……半絶縁性GaAs基板、２……ｎ領域、３
……Al膜（Ｗ中にAlが含まれている層）、４……
Ｗ膜、５……n+領域、６ａ，６ｂ……ソース及
びドレイン電極、７……SiO2膜、８ａ，８ｂ…
…配線材。
GaAs FETの構造断面図であり、第２図は本発
明によるシヨツトキ接合部の電流電圧（Ｉ−Ｖ）
特性例を示す図である。 １……半絶縁性GaAs基板、２……ｎ領域、３
……Al膜（Ｗ中にAlが含まれている層）、４……
Ｗ膜、５……n+領域、６ａ，６ｂ……ソース及
びドレイン電極、７……SiO2膜、８ａ，８ｂ…
…配線材。
Claims (1)
- 【特許請求の範囲】 １ タングステンをシヨツトキ電極の主たる材料
として用いるシヨツトキ半導体装置の製造方法に
おいて、 半絶縁性のGaAs基板にｎ型領域を形成する工
程と、 前記GaAs基板の表面上に100Å以下の厚さの
アルミニウム膜を形成する工程と、 前記アルミニウム膜上にタングステン膜を形成
する工程と、 前記アルミニウム膜およびタングステン膜をエ
ツチングして、前記ｎ型領域上に前記アルミニウ
ム膜と前記タングステン膜が積層されたシヨツト
キ電極を形成する工程と、 750℃以上の温度でアニールして前記アルミニ
ウム膜を前記タングステン膜中に拡散させ、前記
シヨツトキ電極の上層をタンクステン層、下層を
タングステンとアルミニウムとの合金層とする工
程と を有することを特徴とするシヨツトキ半導体装置
の製造方法。 ２ 前記半導体装置がシヨツトキゲート電界効果
トランジスタであることを特徴とする特許請求の
範囲第１項記載のシヨツトキ半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055293A JPS60200575A (ja) | 1984-03-24 | 1984-03-24 | シヨツトキ半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055293A JPS60200575A (ja) | 1984-03-24 | 1984-03-24 | シヨツトキ半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60200575A JPS60200575A (ja) | 1985-10-11 |
| JPH0554269B2 true JPH0554269B2 (ja) | 1993-08-12 |
Family
ID=12994527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59055293A Granted JPS60200575A (ja) | 1984-03-24 | 1984-03-24 | シヨツトキ半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1939832A1 (fr) | 2006-12-26 | 2008-07-02 | Somfy SAS | Capteur-émetteur de sécurité pour la détection de vent dans une installation domotique |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2661235B2 (ja) * | 1989-02-06 | 1997-10-08 | 富士通株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128875A (en) * | 1979-03-27 | 1980-10-06 | Nec Corp | Semiconductor device |
-
1984
- 1984-03-24 JP JP59055293A patent/JPS60200575A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1939832A1 (fr) | 2006-12-26 | 2008-07-02 | Somfy SAS | Capteur-émetteur de sécurité pour la détection de vent dans une installation domotique |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60200575A (ja) | 1985-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1199430A (en) | Method of producing semiconductor device | |
| US4843033A (en) | Method for outdiffusion of zinc into III-V substrates using zinc tungsten silicide as dopant source | |
| KR940022708A (ko) | 고집적 반도체 장치의 저저항 접촉구조 및 그의 형성방법 | |
| US4574298A (en) | III-V Compound semiconductor device | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| US5143856A (en) | Method of manufacturing MES FET | |
| JPH02155271A (ja) | 半導体装置 | |
| JPH0235462B2 (ja) | ||
| US4476157A (en) | Method for manufacturing schottky barrier diode | |
| JPH0554269B2 (ja) | ||
| JPS609159A (ja) | 半導体装置 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JP3205150B2 (ja) | 半導体装置の製造方法 | |
| JPH0515311B2 (ja) | ||
| JPS5950214B2 (ja) | 半導体装置の製造方法 | |
| JP2792948B2 (ja) | 半導体装置の製造方法 | |
| JP2932305B2 (ja) | 半導体装置の製造方法 | |
| JPH0586853B2 (ja) | ||
| JP3220624B2 (ja) | 化合物半導体装置及びその製造方法 | |
| Berthoud | Aluminum alloying in silicon integrated circuits | |
| JPS61290775A (ja) | 半導体装置 | |
| JP2777153B2 (ja) | 半導体装置およびその製造方法 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JPS62203370A (ja) | 半導体装置 | |
| JPS6178171A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |