JPH02156380A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １既　要〕 画像処理装置における複数面からなる画像データを保持
するためのメモリ装置に関し、いわゆる面順次の読出し
／書込みアクセスと、点順次のアクセスとを共に効率よ
く行うことが経済的な構成でできるメモリ装置を目的と
し、２の冪乗数ｎ個の同一構成を有する面からなる画像
データを格納し、互いに独立に指定されるアドレスのデ
ータの読出し及び書込みの可能なｎ個の記憶領域を設け
、該面のｎ個の位置のデータからなるデータ列であって
、該ｎ面の対応位置にあるｎ個の該データ列ごとに、同
一の該面内のｎデータを異なる該記憶領域に分散し、且
つｎ面の対応位置にあるｎ個のデータを異なる該記憶領
域に分散する所定の規則に従って、第１のモード指定に
より、該ｎ面の指定の対応位置にあるｎ個のデータを格
納する各該記憶領域上のアドレスを生成し、並びに、第
２のモード指定により、指定の該面の指定位置の該デー
タ列をなすｎ個のデータを格納する各該記憶領域上のア
ドレスを生成するアドレス手段と、該モード指定と位置
指定に従って、該アドレス手段によってアドレスされる
該記憶領域から読み出されたｎ個のデータを、所定の順
序に整列して出力し、並びに、該所定の順序に整列して
入力されるｎ個のデータを所定の該記憶領域に分配する
配列変換手段とを設けるように構成する。

〔産業上の利用分野〕

本発明は、画像処理装置における複数面からなる画像デ
ータを保持するためのメモリ装置、特にいわゆる面順次
の読出し／書込みアクセスと、点順次のアクセスとを行
うメモリ装置に関する。

〔従来の技術と発明が解決しようとする課題〕公知のよ
うにカラー画像は、画像上の各点を例えば赤、緑、青色
に対応する点像を重畳して生成するために、画像データ
はそれらの赤、緑、青色に対応する少なくとも３面のデ
ータからなり、各面は何れかの１色についての各点のデ
ータからなり、各色ごとの各点のデータは例えば８ビツ
トのバイトでその輝度等を表すようにする。又、通常は
別に１面を設けて、表示部分を限定するためのマスク等
の制御情報に使用する。

画像処理装置が接続するホスト計算機の主記憶装置では
、このような構成の画像データを所定の順序にバイトデ
ータが配列された面ごとのデータ群として記憶している
ので、画像処理装置ではそのデータを１面ごとにその中
の各点のデータを所定の順序で受は取り（このようなデ
ータの順序を面順次出呼ぶ）、面ごとの記憶領域に書込
む。

従って、表示のために読み出す場合にも、面順次に読み
出して表示するのが最も容易であるが、その場合には色
が次第に変化することになるので、見苦しい表示になる
。

これを各点の３色のデータと要すれば制御情報等を１組
として読み出す（このアクセス順序を点順次と呼ぶ）よ
うにすることは、例えば並行にアクセスできる記憶領域
を面ごとに設けることニスれば、高速に１組ごとの読出
しができるが、そのために追加される各記憶領域ごとの
アクセス機構は、前記の面順次アクセスの場合には有効
に利用されないので、装置を高価にすることになる。

本発明は、前記の面順次と点順次の読出し／書込みアク
セスを共に効率よく行うことができる経済的な構成のメ
モリ装置を目的とする。

〔課題を解決するための手段〕

第１図は、本発明の構成を示すブロフク図である。

図は画像処理装置等のメモリ装置を示し、１−１〜１〜
ｎはｎ面の画像データを格納するｎ個の記憶領域、２は
画像データの位置指定及びアクセスのモード指定に基づ
いて各記憶領域のアドレスを生成するアドレス手段、３
は記憶９■域１−１〜１〜ｎに書き込み又は読み出した
データを所定の順序に整列するための配列変換手段であ
る。

〔作　用〕

２の墓乗の数ｎ個の同一構成を有する面からなる画像デ
ータを格納するために、ｎ個の記憶領域１−１〜１〜ｎ
を設け、各記憶領域は互いに独立に指定されるアドレス
のデータの読出し／書込みを可能とする。

画像データの各面のｎ個の位置のデータからなるデータ
列であって、ｎ面の対応位置にあるｎ個のデータ列（即
ちｎ面にわたるｎＸｎデータ）ごとに、同一面内のｎデ
ータが異なる記憶領域１−１〜１〜ｎに分散し、且つｎ
面の対応位置にあるｎ個のデータも異なる記憶領域１−
１〜１〜ｎに分散するようにする一定の規則を設けて、
その規則に従ってデータを記憶領域１−１〜１〜ｎに格
納するものとし、そのための各記憶領域１−１〜１〜ｎ
の個別のアドレスを生成するためのアドレス手段２を設
ける。

アドレス手段２は第１のモード指定により、ｎ面の指定
の対応位置にあるｎ個のデータを格納する各記憶領域１
−１〜１〜ｎ上のアドレスを前記の規則に従って生成し
、又第２のモード指定により、指定の面の指定位置の前
記データ列をなすｎ個のデータを格納する各記憶領域１
−１〜ｌ−ｎ上のアドレスを生成する。

又、配列変換手段３を設けて、アドレス手段２によって
アドレスされる記憶領域１−１〜１〜ｎから読み出され
たｎ個のデータを、前記のモード指定と位置指定から定
まる所定の順序に整列して出力し、所定の順序に整列し
て入力されるｎ個のデータを前記のモード指定と位置指
定から定まる各記憶領域１−１〜１〜ｎに分配する。

以上の構成のメモリ装置により、第１のモードの例えば
点順次アクセスの場合も、第２のモードの面順次アクセ
スの場合でも、ｎ個の記憶領域を常に有効に稼動してｎ
データ幅でメモリ装置にアクセスすることができる。

〔実施例〕

第２図（ａ）は画像データの構成例を説明する図であり
、画像データは２２＝４個の面１０〜１３からなり、各
面の各点データは例えば１バイトとする。

それら各面のデータを４バイトごとに区切ったデータ列
を考え、各面の対応する位置のデータ列の１６個のデー
タにいて、図示のように行及び列方向の位置指定を００
〜１１とし、説明のために両位置指定で定まる各データ
のバイトに０．１〜９、Ａ−Ｆの番号を付けたとき、面
順次モード指定で例えばＯＯを指定された場合には、面
１０のデータを０．４．８、Ｃの方向に４バイト幅のア
クセスを実行し、又点順次モード指定で例えば０１を指
定された場合には、面１０の４番、面１１の５番の順に
４．５．６．７の方向の４バイト幅のアクセスを実行す
るメモリ装置が本発明によって実現される。

第３図は第２図（ａ）に示す構成の画像データを格納す
るメモリ装置の実施例構成を示すブロック図である。図
において、２１−１〜２１−４は４個に分割され、それ
ぞれ個別にアクセス可能な記憶領域であり、各記憶領域
において８ビツトバイトの各データごとに適当な誤訂正
コード（ＥＣＣ）によってコード化して格納、されるも
のとし、そのコード化及び誤検出／訂正処理のために、
ＥＣＣ回路２０−１〜２０−４を各記憶領域に設ける。

各記憶領域ごとのアクセス先バイトのアドレスを生成す
るアドレス部２２は、面順次／点順次のモード指定と、
画像データ上の位置指定を受は取ってアドレスを生成す
る。

こ＼で画像データの位置指定は、画像の点数に従って例
えば１９ビツトからなり、上位の１７ビツトで、前記の
４×４点のデータ群の各面内相対位置を示し、下位の２
ビツトで点順次又は面順次の４点のデータ群を指定する
。

この４×４点のデータ群の範囲で、何れの面順次アクセ
ス及び点順次アクセスについても、常に４バイト幅で同
時にアクセスできるように、４バイトのデータを各記憶
領域に分散するために、データを例えば第４図に示すよ
うに記憶領域２１−１〜２１−４に割り当て、第２図（
ｂ）のようにデータを格納する。

この割当により、同一面内の４データ（例えばＯ１４，
８、Ｃ）が異なる４記憶領域に分散し、且つ４面の対応
位置にある４個のデータ（例えばＯｌｌ、２．３）も異
なる４記憶領域に分散するようになる。なお、第４図に
おいて、記憶領域欄の番号１〜４はそれぞれ記憶領域２
１−１〜２１−４に対応する。

アドレス部２２は前記の割当に応じてアドレスを生成す
るために、位置指定の上位１７ビントはそのま＼通過し
てアドレスの上位とし、下位２ビツトから以下に述べる
ようにして記憶領域２１＝１〜２１−４のアクセス先の
各アドレスの下位２ビツトを生成する。

即ち、点順次モード指定の場合には、位置指定の下位２
ビツトを、そのま＼記憶領域２１−１に使用するアドレ
スの下位２ビツトとする。又、その２ビツトに＋１、＋
２及び＋３した値の下位２ビツトを、それぞれ記憶領域
２１−２．２１−３及び２１−４に使用するアドレスの
下位２ビツトとする。例えば位置指定の下位２ビツトが
Ｏｌの場合には、０１．１０．１１．００が、この順に
各記憶領域２１−１．２１−２．２１−３．２１−４の
下位アドレスになる。

又、面順次モード指定の場合には、位置指定の下位２ビ
ツトを、そのま−記憶領域２１−１〜２１−４に使用す
るアドレスとする。例えば位置指定の下位２ビツトが０
１の場合には、０１が各記憶領域２ｌ−Ｌ２１−２．２
１−３．２１−４の下位アドレスになる。

以上のようにして、アクセスされるので各記憶領域２１
−１〜２１−４自身には通常の構成のメモリを使用し、
又通常の誤訂正コードの処理機能を持ったＥＣＣ回路２
０−１〜２０−４を付加することにより、各記憶領域２
１−１〜２１−４ごとに読み／書きするバイトの信輔度
を維持することができる。

各記憶領域から読み出され、又は書き込まれるバイトの
配列は、明らかに第２図（ａ）のデータの順序とは一般
にことなるので、外部に入出力するバイト列との間で配
列を変換する。このための配列変換部２３は図示のよう
に変換レジスタ３０〜３７をバスに接続した構成とし、
モード指定と位置指定の下位２ビツトによって、点順次
モードの場合は位置ＯＯ〜１１に従って変換レジスタ３
０〜３３の１つを選択し、面順次モードの場合には変換
レジスタ３４〜３７の１つを選択して、入出力レジスタ
３８とＥＣＣ回路２０−１〜２０−４との間のパスを構
成するように制御する。なお、図の変換レジスタ３０〜
３７各枠内の英数字は、説明のために当該変換レジスタ
を通過させるデータを第２図で示した番号によって示す
ものである。

以上の実施例は２２−４面の画像データの場合であるが
、本発明が任意の２の幕乗（２″、但しｍは正整数）面
の画像データを格納し、２″幅で点順次及び面順次にデ
ータを読み／書きするメモリ装置に同様に適用できるこ
とは明らかである。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、画像処
理装置における複数面からなる画像データを保持するた
めのメモリ装置において、点順次及び面順次のアクセス
を共に効率よく行うことができるという著しい工業的効
果がある。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は画像
データの構成の説明図、 第３図は本発明の実施例を示すブロック図、第４図は記
憶領域の割当の説明図である。 図において、 １−１〜１〜ｎ　、２１−１〜２１−４は記憶領域、２
はアドレス手段、　　　３は配列変換手段、１０〜１３
は面、　　　　　　２０−１〜２０−４はＥＣＣ回路、
２２はアドレス部、　　　２３は配列変換部、３０〜３
７は変換レジスタ、３８は入出力レジスタを示す。 躍 本発明の構成を示すブロック図 第１図 面像データの構成の説明図 第２図 本発明の実施例を示すブロック図 第 図 記憶領域の割当の説明図 第 図

Claims (1)

1. 【特許請求の範囲】 ２の冪乗数ｎ個の同一構成を有する面からなる画像デー
   タを格納し、互いに独立に指定されるアドレスのデータ
   の読出し及び書込みの可能なｎ個の記憶領域（１−１〜
   １−ｎ）を設け、 該面のｎ個の位置のデータからなるデータ列であって、
   該ｎ面の対応位置にあるｎ個の該データ列ごとに、同一
   の該面内のｎデータを異なる該記憶領域（１−１〜１−
   ｎ）に分散し、且つｎ面の対応位置にあるｎ個のデータ
   を異なる該記憶領域に分散する所定の規則に従って、 第１のモード指定により、該ｎ面の指定の対応位置にあ
   るｎ個のデータを格納する各該記憶領域（１−１〜１−
   ｎ）上のアドレスを生成し、並びに、第２のモード指定
   により、指定の該面の指定位置の該データ列をなすｎ個
   のデータを格納する各該記憶領域（１−１〜１−ｎ）上
   のアドレスを生成するアドレス手段（２）と、 該モード指定と位置指定に従って、 該アドレス手段（２）によってアドレスされる該記憶領
   域（１−１〜１〜ｎ）から読み出されたｎ個のデータを
   、所定の順序に整列して出力し、 並びに、該所定の順序に整列して入力されるｎ個のデー
   タを所定の該記憶領域（１−１〜１−ｎ）に分配する配
   列変換手段（３）とを設けたことを特徴とするメモリ装
   置。