JPH02159093A - セラミック回路基板の製造方法 - Google Patents

セラミック回路基板の製造方法

Info

Publication number
JPH02159093A
JPH02159093A JP31414888A JP31414888A JPH02159093A JP H02159093 A JPH02159093 A JP H02159093A JP 31414888 A JP31414888 A JP 31414888A JP 31414888 A JP31414888 A JP 31414888A JP H02159093 A JPH02159093 A JP H02159093A
Authority
JP
Japan
Prior art keywords
paste
copper
green sheet
wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31414888A
Other languages
English (en)
Inventor
Yoshihiko Imanaka
佳彦 今中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31414888A priority Critical patent/JPH02159093A/ja
Publication of JPH02159093A publication Critical patent/JPH02159093A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 セラミック回路基板の製造方法に関し。
配線金属−セラミック界面のカーボンの残渣を低減し、
配線金属の剥離や電気抵抗の増大のないセラミック回路
基板を得ることを目的とし。
セラミック基板上の回路パターン形成部に、順次銅の酸
化物を主成分とするペーストと配線導体の金属ペースト
を塗布した後、焼成する過程を有〔産業上の利用分野〕 本発明はセラミック回路基板の製造方法に関する。
セラミック回路基板、特に多層セラミック回路基板は電
子システムの高速化、高集積化に伴い広く使用されてい
る。
〔従来の技術〕
セラミック回路基板の製造において、配線導体の金属−
セラミック界面に導体金属ペーストのバインダが焼成後
カーボンとして残り、配線導体の剥離や、電気抵抗の増
大を起こしていた。
配線導体の金属−セラミック界面のバインダ除去は焼成
温度、焼成雰囲気を制御する方法1)や。
又は、焼成前の導体配線体の金属を含むペースト中に酸
化m(CuO)や亜酸化tj4(CuI2)の粉末を含
有させる方法21があった。
1Ha)  今中 他、多層セラミック回路基板。
Fujitsu、  Vol、39.No、3.(19
8B)。
(b)  特開昭58−105595゜(C)  特開
昭58−196095゜(d)  ADVANCED 
CERAMICMATERIALS。
Vol、2.  No、4.  pp832−835.
(Oct、1987)。
2)例えば。
”本格実用期前後を迎えた低温焼成多層基板“。
日経ニューマテリアル、 1987年8月3日号pp 
93−103゜ 〔発明が解決しようとする課題〕 しかしながら、従来の何れの方法によっても。
金属−セラミック界面のバインダを選択的に除去するこ
とは不可能であった。
本発明は金属−セラミック界面にカーボンの残渣の少な
いメタライズができ、その結果、配線金属の剥離や電気
抵抗の増大のないセラミック回路基板を得ることを目的
とする。
〔課題を解決するための手段〕
上記課題の解決は、セラミック基板上の回路パターン形
成部に、順次銅の酸化物を主成分とするペーストと配線
導体の金属ペーストを塗布した後。
焼成する過程を有することを特徴とするセラミック回路
基板の製造方法により達成される。
[作用] 本発明は、 CuOやCu zOが600″C以下の温
度において。
Cub、CuzO+C−+ CO+  CO2+Cu上
式で示される反応を起こしてカーボンがガス化して除去
されることを利用して、多層セラミック回路基板の中で
最もカーボンが残り易い金属セラミック界面のカーボン
を除去し易くするため界面にCub、 CuzO層を挿
入するようにしたものである。
ここで、銅の酸化物を選んだ理由は銅の酸化度がカーボ
ンより大きいためである。
〔実施例〕
図は本発明の一実施例を説明する焼成前の基板の模式断
面図である。
まず、アルミナ粉末と硼珪酸ガラス粉末をそれぞれ50
w t%調合し、ブチラール系バインダD、B、P、 
(ジブチルフタレート)、アセトンを加えて。
ボールミルで20時間混練した。
得られた粘度30 piseのスラリーをドクターブレ
ード法で厚さ300μmのグリーンシート1に成型した
このグリーンシートをプレスによりバイア孔2と外型3
とを抜いた。
次に、バイア孔2に粘度1500 poiseの銅ペー
スト4を埋め込んだ。
次に、グリーンシー1−1の表面に銅配線を印刷する部
分と同一個所に粘度1500 poiseの酸化銅ペー
スト5を印刷し、更にその上へ粘度1000 pois
eの銅ペースト6を印刷した。
これらの印刷が終了したグリーンシートを20枚重ね合
わせて圧力30 MPa、温度150°Cで積層し。
一体化した。
この積層体を窒素雰囲気中で1000°Cで5時間焼成
し2回路基板を完成した。
酸化銅ペーストを使用しないときは銅−セラミック界面
のカーボン残渣は同じ焼成条件で1%程度であったが、
実施例によるとtoo ppm以下となって2桁程度向
上した。又、金属ペースト中に酸化銅粉末を含有させる
場合より1桁程度以上向上した。
実施例は窒素中の焼成であるが、大気焼成の場合と同等
のカーボン残渣であった(金等はカーボン残渣の少ない
大気焼成が可能であるが1wAでは酸化のためそれが不
可能である)。
ここで、カーボン残渣は試料を燃焼させた後の重量変化
より求めた。
〔発明の効果〕 以上説明したように本発明によれば、配線金属−セラミ
ック界面のカーボンの残渣を低減でき。
配線金属の剥離や電気抵抗の増大のないセラミッり回路
基板が得られるようになった。
【図面の簡単な説明】
図は本発明の一実施例を説明する焼成前の基板の模式断
面図である。 図において。 ■はグリーンシート 2はバイア孔。 3は外型。 4は銅ペースト(バイア用)。 5は酸化銅ペースト。 6は銅ペースト(配線用) 娼卸すを説明する焼成前の基板の模式断面図図

Claims (1)

    【特許請求の範囲】
  1. セラミック基板上の回路パターン形成部に,順次銅の酸
    化物を主成分とするペーストと配線導体の金属ペースト
    を塗布した後,焼成する過程を有することを特徴とする
    セラミック回路基板の製造方法。
JP31414888A 1988-12-13 1988-12-13 セラミック回路基板の製造方法 Pending JPH02159093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31414888A JPH02159093A (ja) 1988-12-13 1988-12-13 セラミック回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31414888A JPH02159093A (ja) 1988-12-13 1988-12-13 セラミック回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH02159093A true JPH02159093A (ja) 1990-06-19

Family

ID=18049806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31414888A Pending JPH02159093A (ja) 1988-12-13 1988-12-13 セラミック回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH02159093A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04168795A (ja) * 1990-10-31 1992-06-16 Murata Mfg Co Ltd 積層セラミック電子部品
US5514326A (en) * 1992-02-20 1996-05-07 Murata Manufacturing Co., Ltd. Copper paste for internal conductor of multilayer ceramic electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04168795A (ja) * 1990-10-31 1992-06-16 Murata Mfg Co Ltd 積層セラミック電子部品
US5514326A (en) * 1992-02-20 1996-05-07 Murata Manufacturing Co., Ltd. Copper paste for internal conductor of multilayer ceramic electronic component

Similar Documents

Publication Publication Date Title
JPH0676245B2 (ja) ガラスセラミツク構造体焼成方法
JPH0811696B2 (ja) 多層ガラスセラミック基板とその製造方法
US4971738A (en) Enhanced removal of carbon from ceramic substrate laminates
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP2000188453A (ja) 配線基板およびその製造方法
JPH02159093A (ja) セラミック回路基板の製造方法
US5139975A (en) Sintering arrangement for enhancing removal of carbon from ceramic substrate laminates
JPS6036363A (ja) セラミツクグリ−ンシ−トの製造方法
CN101472856A (zh) 陶瓷成形体的制造方法
JPS6010696A (ja) 薄膜用セラミツク回路基板の製造法
JPH11330705A (ja) コンデンサ内蔵基板およびその製造方法
JPH0542159B2 (ja)
JPH06334282A (ja) セラミック多層基板用グリーンシート
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JPH05167253A (ja) 多層セラミック基板の製造方法
JPH02166793A (ja) 多層セラミック回路基板の製造方法
JPH08134388A (ja) 導電性インキ
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JPH0588557B2 (ja)
JPH06188569A (ja) 多層配線基板
JPS6164189A (ja) セラミツク多層配線基板の製造方法
JP2504349B2 (ja) 多層ガラスセラミック基板とその製造方法
JPH0521958A (ja) 多層配線基板の積層体及びその製造方法
JPS6126293A (ja) セラミック多層配線基板の製造方法
JPH05308193A (ja) 多層セラミック基板の製造方法