JPH02159097A - 多層印刷配線板とその製法 - Google Patents
多層印刷配線板とその製法Info
- Publication number
- JPH02159097A JPH02159097A JP63314353A JP31435388A JPH02159097A JP H02159097 A JPH02159097 A JP H02159097A JP 63314353 A JP63314353 A JP 63314353A JP 31435388 A JP31435388 A JP 31435388A JP H02159097 A JPH02159097 A JP H02159097A
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- board
- chip
- printed wiring
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はプルアップあるいはプルダウン、電流制限等を
目的とした抵抗が内蔵された多層印刷配線板とその製法
に関するものである。
目的とした抵抗が内蔵された多層印刷配線板とその製法
に関するものである。
従来、多層印刷配線板にプルアンプ、プルダウンを目的
とした抵抗の付設に際しては、回路形成した内ｊｓ板と
銅張積層板もしくは銅箔とがプリプレグを介して積層さ
れ、多層回路及びスルホール等が設けられた該多層印刷
配線板上に抵抗部品が実装されるのが一般的である。ま
九、該内層板の内層回路の間欠部に該抵抗を付設するこ
とも提案されている。
とした抵抗の付設に際しては、回路形成した内ｊｓ板と
銅張積層板もしくは銅箔とがプリプレグを介して積層さ
れ、多層回路及びスルホール等が設けられた該多層印刷
配線板上に抵抗部品が実装されるのが一般的である。ま
九、該内層板の内層回路の間欠部に該抵抗を付設するこ
とも提案されている。
上記のような多層印刷配線板においては、抵抗がＩＣ、
コンデンサー等の電子部品と同様に、該多層印刷配線板
上に設けられた外層回路に実装されるために、該外層回
路の省スペース化に伴う該多層印刷配線板の小型化、実
装工程の省力化の阻害となってい友。また、該内層回路
の間欠部に抵抗を付設する方法は、該多層印刷配線板の
小型化、実装工程の省力化の面では期待できるが、この
方法では、内層回路を形成する際に、それぞれの回路設
計にあわせて所要の抵抗をあらかじめ付設する必要があ
υ、マスプロダンシランが困離な昨今にあっては該多層
印刷配線板の製造工程が複雑になる恐れがある。
コンデンサー等の電子部品と同様に、該多層印刷配線板
上に設けられた外層回路に実装されるために、該外層回
路の省スペース化に伴う該多層印刷配線板の小型化、実
装工程の省力化の阻害となってい友。また、該内層回路
の間欠部に抵抗を付設する方法は、該多層印刷配線板の
小型化、実装工程の省力化の面では期待できるが、この
方法では、内層回路を形成する際に、それぞれの回路設
計にあわせて所要の抵抗をあらかじめ付設する必要があ
υ、マスプロダンシランが困離な昨今にあっては該多層
印刷配線板の製造工程が複雑になる恐れがある。
本発明は上記のような従来技術の有する問題点に鑑み発
明されたもので、小型化、実装工程の省力化のみならず
、製造工程の合理化に貢献できる多層印刷配線板とその
製法を提供することを目的としている。
明されたもので、小型化、実装工程の省力化のみならず
、製造工程の合理化に貢献できる多層印刷配線板とその
製法を提供することを目的としている。
上記の目的を達成するために、本発明は下記の如〈実施
される。以下実施例に従い詳細に説明する０ 第１図はガラスエポキシ樹脂系の絶縁性の基板（４）上
にカーボン−レジン系の抵抗（２）と銅等の導体（３）
全一定のパターンで付設したチップ（５）の平面図で、
該チップ（５）は、第２図の平面図で示されているガラ
スエポキシ樹脂系の絶縁性の基板（４）上に内層回路（
８）を設けた内層板（りの空隙部（７）にはめ込まれる
。次に第３図の積層配置図に示されるように該チップ（
りをはめ込んだ該内層板（９の表裏にガラスエポキシ樹
脂系のプリプレグ（９）及び銅張積層板α＊′５ｒ：積
層し、熱圧成型して多層板とする。更に外層回路αυな
らびにスルーホール（６）等を設は本発明の多層印刷配
線板（υを製造する。
される。以下実施例に従い詳細に説明する０ 第１図はガラスエポキシ樹脂系の絶縁性の基板（４）上
にカーボン−レジン系の抵抗（２）と銅等の導体（３）
全一定のパターンで付設したチップ（５）の平面図で、
該チップ（５）は、第２図の平面図で示されているガラ
スエポキシ樹脂系の絶縁性の基板（４）上に内層回路（
８）を設けた内層板（りの空隙部（７）にはめ込まれる
。次に第３図の積層配置図に示されるように該チップ（
りをはめ込んだ該内層板（９の表裏にガラスエポキシ樹
脂系のプリプレグ（９）及び銅張積層板α＊′５ｒ：積
層し、熱圧成型して多層板とする。更に外層回路αυな
らびにスルーホール（６）等を設は本発明の多層印刷配
線板（υを製造する。
該チップ（ω上の該抵抗（２）は、該内層板（９にはめ
込む前に、回路設計に合わせて所要の抵抗以外の配線を
マイクロブラスト、ドリル、レーザー、超音波法等の切
断手段によって切断しておく。
込む前に、回路設計に合わせて所要の抵抗以外の配線を
マイクロブラスト、ドリル、レーザー、超音波法等の切
断手段によって切断しておく。
本発明の抵抗には目的Ｖこ適合する抵抗値を示すもので
あれば、特に制約はないが、付設するに際し塗工性があ
り、導体と密着性のある材質であれば問題はない。例え
ば、カーボン粉末、金属粉末等の導電性材料を＠層性の
良いエポキシ、ウレタン、シリコン等の硬化性樹脂中に
、目的とする抵抗値を持つレベルに分散したレジンペー
ストを塗布、硬化させて抵抗体とすることができる。こ
のほか半田抵抗体又は熱可塑性樹脂ならびにその配合組
成物に前記のような導電性粉末を分散させたものを加熱
塗布して抵抗体を形成する方法、コバルトトアンチモン
、ゲルマニウム、モリブデン、タングステン等、クロム
とアンチモン、マンガン、セレン、テルル等、ニッケル
とアンチモン、ゲルマニウム、インジュウム、モリブデ
ン、パナジェウム等の合金からなるメツキ膜を形成する
方法、もしくは有形の抵抗体を導電性接着剤により接着
する方法等を採用してもよい。チップへの抵抗の付設形
状は何ら制約はな〈実施例の形状のほか適宜選定されれ
ばよい。
あれば、特に制約はないが、付設するに際し塗工性があ
り、導体と密着性のある材質であれば問題はない。例え
ば、カーボン粉末、金属粉末等の導電性材料を＠層性の
良いエポキシ、ウレタン、シリコン等の硬化性樹脂中に
、目的とする抵抗値を持つレベルに分散したレジンペー
ストを塗布、硬化させて抵抗体とすることができる。こ
のほか半田抵抗体又は熱可塑性樹脂ならびにその配合組
成物に前記のような導電性粉末を分散させたものを加熱
塗布して抵抗体を形成する方法、コバルトトアンチモン
、ゲルマニウム、モリブデン、タングステン等、クロム
とアンチモン、マンガン、セレン、テルル等、ニッケル
とアンチモン、ゲルマニウム、インジュウム、モリブデ
ン、パナジェウム等の合金からなるメツキ膜を形成する
方法、もしくは有形の抵抗体を導電性接着剤により接着
する方法等を採用してもよい。チップへの抵抗の付設形
状は何ら制約はな〈実施例の形状のほか適宜選定されれ
ばよい。
抵抗の抵抗値は回路設計に従い調整される。すなわち、
素材の組成のほか、抵抗の長さ、幅、厚み等によシ１０
Ω〜３００にΩ程度に調整される。
素材の組成のほか、抵抗の長さ、幅、厚み等によシ１０
Ω〜３００にΩ程度に調整される。
更に、導体との接触性、接合性を確保するために導体表
面の酸化皮膜の除去、洗浄ならびにプライマー塗布等が
適時なされる。
面の酸化皮膜の除去、洗浄ならびにプライマー塗布等が
適時なされる。
抵抗を付設したチップがはめ込まれる内層板は、回路設
計に従い、内層回路を設ける前に、該チップのサイズに
合わせて、ドリル、レーザー、超音波法プラスト等の切
断手段によって空隙部を設けておく。
計に従い、内層回路を設ける前に、該チップのサイズに
合わせて、ドリル、レーザー、超音波法プラスト等の切
断手段によって空隙部を設けておく。
このようにして本発明に係る抵抗を付設した小チップと
内層板は調製されるが、多層板に成型するに際し、抵抗
部にレジスト膜を付着するかあるいは付着しない状態で
プリプレグを介して銅張積層板あるいは銅箔等の外層材
を積層し、熱圧成把して多層板とする。更に外層回路及
びスルーホール等を設けて本発明の多層印刷配線板を得
る。
内層板は調製されるが、多層板に成型するに際し、抵抗
部にレジスト膜を付着するかあるいは付着しない状態で
プリプレグを介して銅張積層板あるいは銅箔等の外層材
を積層し、熱圧成把して多層板とする。更に外層回路及
びスルーホール等を設けて本発明の多層印刷配線板を得
る。
本発明の多層印刷配線板は、抵抗の一部あるいは全部が
内層されている丸め、従来、外層回路上に実装されてい
た抵抗がなくな）、実装用のスペースが省略できる。従
って小型化がよ如−層容易になるほか、他の電子部品の
実装が容易になし、誤配線、取付はミスが避けられる。
内層されている丸め、従来、外層回路上に実装されてい
た抵抗がなくな）、実装用のスペースが省略できる。従
って小型化がよ如−層容易になるほか、他の電子部品の
実装が容易になし、誤配線、取付はミスが避けられる。
更に多層の内部に抵抗が位置しているため、湿度による
抵抗変化がなく、安定した抵抗が得られる。
抵抗変化がなく、安定した抵抗が得られる。
抵抗を付設したチップは、汎用のＤＩＰＳＳＩＰ。
フラットパッケージ等に合せて製造されているので、部
品の共通化が可能となシ、従来の回路設計に従って抵抗
を付設する方法と異な夛、リードタイムが縮少され製造
工程が合理化できる。加えて、抵抗はチップを検査する
のみで足り、多層印刷配線板の歩留向上が期待できる。
品の共通化が可能となシ、従来の回路設計に従って抵抗
を付設する方法と異な夛、リードタイムが縮少され製造
工程が合理化できる。加えて、抵抗はチップを検査する
のみで足り、多層印刷配線板の歩留向上が期待できる。
第１図は、抵抗と導体が付設された標準的な実施例のチ
ップ（ト）の平面図、第２図は、該チップがはめ込まれ
る内層板■の平面図、第３図は該チップ（ト）と内層板
（！りにプリプレグ及び銅張積層板の積層された配置図
、第４図は本発明の多層印刷配線板■の要部断面図であ
る。 １・・・多層印刷配線板 ２・・・抵抗３・・・導体
４，４′・・・基板４・・・抵抗と導体
が付設されたチップ庁・・・内層板 ７・・
・空隙部８・・・内層回路 ９・・・プリプレ
グ１０・・・銅張積層板 １１・・・外層回路１
２・−・スルーホール 特許出願人 アイカニ業株式会社 第１図 第２図 第ａ図
ップ（ト）の平面図、第２図は、該チップがはめ込まれ
る内層板■の平面図、第３図は該チップ（ト）と内層板
（！りにプリプレグ及び銅張積層板の積層された配置図
、第４図は本発明の多層印刷配線板■の要部断面図であ
る。 １・・・多層印刷配線板 ２・・・抵抗３・・・導体
４，４′・・・基板４・・・抵抗と導体
が付設されたチップ庁・・・内層板 ７・・
・空隙部８・・・内層回路 ９・・・プリプレ
グ１０・・・銅張積層板 １１・・・外層回路１
２・−・スルーホール 特許出願人 アイカニ業株式会社 第１図 第２図 第ａ図
Claims (2)
- １．絶縁性の基板上に平板状の抵抗が付設されているチ
ップが、絶縁性の基板上に内層回路が設けられた内層板
内の空隙部にはめ込まれていることを特徴とする多層印
刷配線板。 - ２．既存のデバイスに合せたパターンであらかじめ平板
状の抵抗を絶縁性基板のチップ上に付設し、回路設計に
合せて所要抵抗以外の配線を切断した該チップを、絶縁
性の基板上に内層回路を設けた内層板内の空隙部にはめ
込んだ後に、表裏にプリプレグを介して銅張積層板ある
いは銅箔等の外装材を積層し、外層回路及びスルーホー
ル等を設けることを特徴とする多層印刷配線板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314353A JPH02159097A (ja) | 1988-12-13 | 1988-12-13 | 多層印刷配線板とその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314353A JPH02159097A (ja) | 1988-12-13 | 1988-12-13 | 多層印刷配線板とその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02159097A true JPH02159097A (ja) | 1990-06-19 |
Family
ID=18052308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63314353A Pending JPH02159097A (ja) | 1988-12-13 | 1988-12-13 | 多層印刷配線板とその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02159097A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135767A (ja) * | 2007-12-27 | 2008-06-12 | Dainippon Printing Co Ltd | プリント配線板の製造方法、プリント配線板 |
-
1988
- 1988-12-13 JP JP63314353A patent/JPH02159097A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135767A (ja) * | 2007-12-27 | 2008-06-12 | Dainippon Printing Co Ltd | プリント配線板の製造方法、プリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101896037A (zh) | 刚挠性电路板及其制造方法 | |
| US5173150A (en) | Process for producing printed circuit board | |
| US8139372B2 (en) | Printed circuit board, method for manufacturing printed circuit board and electronic apparatus | |
| JP2800550B2 (ja) | 印刷配線用基板の製造方法 | |
| JP4606685B2 (ja) | 回路部品内蔵モジュール | |
| JP2002246542A (ja) | パワーモジュール及びその製造方法 | |
| JPH02159097A (ja) | 多層印刷配線板とその製法 | |
| JP3789688B2 (ja) | 混成集積回路装置 | |
| JPH05283866A (ja) | ポリマ−印刷抵抗内蔵多層配線板 | |
| JP4073579B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| JP2959874B2 (ja) | リードフレームの製造方法 | |
| CN115696775A (zh) | 电路板及其制造方法 | |
| JPH0521522A (ja) | 半導体チツプ実装方法 | |
| JPH01152795A (ja) | 多層印刷配線板とその製法 | |
| JP2634592B2 (ja) | 低抵抗付回路基板およびその製造法 | |
| JPS63219189A (ja) | 射出成形回路基板の製造方法 | |
| JP4326366B2 (ja) | 金属ベース回路基板 | |
| KR20100008551A (ko) | 인쇄회로 기판의 제조 방법 | |
| JPH0224035B2 (ja) | ||
| JPH01130585A (ja) | 補強板一体型フレキシブル配線板の製造方法 | |
| JPS6095944A (ja) | プラグインパツケ−ジとその製造方法 | |
| JPH0456187A (ja) | プリント配線板の製造方法 | |
| JPH1117051A (ja) | 半導体素子搭載用多層配線板の製造方法及び半導体素子搭載用多層配線板製造用接着シートの製造方法 | |
| JP2002026519A (ja) | プリント回路基板及びその製造方法 | |
| JPS601892A (ja) | 金属芯印刷配線基板の製造方法 |