JPH02161763A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02161763A JPH02161763A JP63316929A JP31692988A JPH02161763A JP H02161763 A JPH02161763 A JP H02161763A JP 63316929 A JP63316929 A JP 63316929A JP 31692988 A JP31692988 A JP 31692988A JP H02161763 A JPH02161763 A JP H02161763A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- contact
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置に関し、さらに詳しく
は、半導体集積回路装置における抵抗体構造の改良に係
る・ものである。
は、半導体集積回路装置における抵抗体構造の改良に係
る・ものである。
（従来の技術）
従来例でのこの種の半導体集積回路装置に適用される抵
抗体の概要構成を第５図に示す。
抗体の概要構成を第５図に示す。
すなわち、この第５図従来例装置において、回路抵抗の
構成は、半導体基板１面に設けられた厚い酸化膜２上に
あって、不純物を含む多結晶シリコン層による抵抗体３
を形成させ、かつこの抵抗体３の全面を層間絶縁膜４に
よって覆うと共に、その両端部の所定位置にそれぞれの
コンタクト孔５．５を開孔させた上で、これらの各コン
タクト孔５．５を通して、取り出し電極としての、シリ
サイド層６．６およびバリアメタル層７．７を順次に介
してアルミ電極８．８をそれぞれに接続させたものであ
る。
構成は、半導体基板１面に設けられた厚い酸化膜２上に
あって、不純物を含む多結晶シリコン層による抵抗体３
を形成させ、かつこの抵抗体３の全面を層間絶縁膜４に
よって覆うと共に、その両端部の所定位置にそれぞれの
コンタクト孔５．５を開孔させた上で、これらの各コン
タクト孔５．５を通して、取り出し電極としての、シリ
サイド層６．６およびバリアメタル層７．７を順次に介
してアルミ電極８．８をそれぞれに接続させたものであ
る。
そして、この場合、集積回路上での抵抗形成については
、その抵抗体３の長ざ１を選択することにより、所要の
抵抗値を設定するようにしているのである。
、その抵抗体３の長ざ１を選択することにより、所要の
抵抗値を設定するようにしているのである。
しかしながら、前記のように構成される従来の半導体集
積回路装置での抵抗体構造の場合、所要の抵抗値を得る
のには、所定長さの抵抗体を必要とするために、この抵
抗領域自体を小さくすることができず、これによって、
装置構成における回路集積度を向上し得ないと云う問題
点があり、特に、バイポーラ型の半導体集積回路装置に
おいては、装置全体の大きさに比較して抵抗領域の占め
る割合が大きいことから、この抵抗領域の大きさを減少
させるのが一つの課題になっているところである。
積回路装置での抵抗体構造の場合、所要の抵抗値を得る
のには、所定長さの抵抗体を必要とするために、この抵
抗領域自体を小さくすることができず、これによって、
装置構成における回路集積度を向上し得ないと云う問題
点があり、特に、バイポーラ型の半導体集積回路装置に
おいては、装置全体の大きさに比較して抵抗領域の占め
る割合が大きいことから、この抵抗領域の大きさを減少
させるのが一つの課題になっているところである。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、抵抗領域の
大きさを減少可能にして、装置構成での回路集積度を向
上し得るようにした。この種の半導体集積回路装置、こ
Ｓでは、半導体集積回路装置における抵抗体構造を提供
することである。
なされたもので、その目的とするところは、抵抗領域の
大きさを減少可能にして、装置構成での回路集積度を向
上し得るようにした。この種の半導体集積回路装置、こ
Ｓでは、半導体集積回路装置における抵抗体構造を提供
することである。
〔課題を解決するための手段〕
前記目的を達成するために、この発明に係る半導体集積
回路装置は、抵抗体における取り出し電極のコンタクト
抵抗成分をも、その抵抗の一部として活用するようにし
たものである。
回路装置は、抵抗体における取り出し電極のコンタクト
抵抗成分をも、その抵抗の一部として活用するようにし
たものである。
すなわち、この発明は、半導体基板上に絶縁して形成さ
れた不純物を含む多結晶シリコン層、または、半導体基
板上のエピタキシャル成長層に拡散形成された不純物拡
散層の何れかを用いた抵抗体と、抵抗体を覆う層間絶縁
膜と、抵抗体の両端部に対応して層間絶縁膜に開孔され
る各コンタクト開孔を通して接続させたそれぞれの各取
り出し電極とからなり、餅記コンタクト開孔の開孔面積
を選択して、抵抗体における取り出し電極のコンタクト
抵抗成分を抵抗の一部として用い、このコンタクト抵抗
成分を含めて抵抗値を設定するようにしたことを特徴と
する半導体集積回路装置である。
れた不純物を含む多結晶シリコン層、または、半導体基
板上のエピタキシャル成長層に拡散形成された不純物拡
散層の何れかを用いた抵抗体と、抵抗体を覆う層間絶縁
膜と、抵抗体の両端部に対応して層間絶縁膜に開孔され
る各コンタクト開孔を通して接続させたそれぞれの各取
り出し電極とからなり、餅記コンタクト開孔の開孔面積
を選択して、抵抗体における取り出し電極のコンタクト
抵抗成分を抵抗の一部として用い、このコンタクト抵抗
成分を含めて抵抗値を設定するようにしたことを特徴と
する半導体集積回路装置である。
従って、この発明では、抵抗体の両端部に対応して層間
絶縁膜に開孔される各コンタクト開孔を通して取り出し
電極を接続させた構成において、コンタクト開孔の開孔
面積を選択することにより、抵抗体における取り出し電
極のコンタクト抵抗成分を抵抗の一部として用い、この
コンタクト抵抗成分を含めて抵抗値を設定するようにし
ているため、相対的に半導体基板上での抵抗領域の大き
さを減少し得るのである。
絶縁膜に開孔される各コンタクト開孔を通して取り出し
電極を接続させた構成において、コンタクト開孔の開孔
面積を選択することにより、抵抗体における取り出し電
極のコンタクト抵抗成分を抵抗の一部として用い、この
コンタクト抵抗成分を含めて抵抗値を設定するようにし
ているため、相対的に半導体基板上での抵抗領域の大き
さを減少し得るのである。
以下、この発明に係る半導体集積回路装置の実施例につ
き、第１図ないし第４図を参照して詳細に説明する。
き、第１図ないし第４図を参照して詳細に説明する。
第１図（ａ） 、 （ｂ）はこの発明の一実施例を適用
した半導体集積回路装置における抵抗体構造の概要を示
す平面説明図、第２図は同上抵抗体の等価回路図、第３
図は同上抵抗体構造でのコンタクト抵抗とコンタクト開
孔面積との関係を示す対数グラフ、第４図はこの発明の
他の実施例による抵抗体構造の概要構成を示す断面図で
あり、これらの第１図ないし第４図実施例構成において
、前記第５図従来例構成と同一符号は同一または相当部
分を不している。
した半導体集積回路装置における抵抗体構造の概要を示
す平面説明図、第２図は同上抵抗体の等価回路図、第３
図は同上抵抗体構造でのコンタクト抵抗とコンタクト開
孔面積との関係を示す対数グラフ、第４図はこの発明の
他の実施例による抵抗体構造の概要構成を示す断面図で
あり、これらの第１図ないし第４図実施例構成において
、前記第５図従来例構成と同一符号は同一または相当部
分を不している。
この第１図に示す実施例構成においても、符号２は半導
体基板１面に設けられた厚い酸化膜であり、また、３は
この厚い酸化膜２上に形成された不純物を含む多結晶シ
リコン層による抵抗体、５゜５はこの抵抗体３の両端部
側に開孔されるそれぞれにコンタクト孔である。
体基板１面に設けられた厚い酸化膜であり、また、３は
この厚い酸化膜２上に形成された不純物を含む多結晶シ
リコン層による抵抗体、５゜５はこの抵抗体３の両端部
側に開孔されるそれぞれにコンタクト孔である。
そしてまた、第２図に示す等価回路図において、符号Ｒ
５はシート抵抗値、Ｗは抵抗体の幅、Ｊ２は抵抗体の長
さ、およびＲＣＯはコンタクト抵抗値であり、こ＼で、
前記抵抗体３での全抵抗値し。
５はシート抵抗値、Ｗは抵抗体の幅、Ｊ２は抵抗体の長
さ、およびＲＣＯはコンタクト抵抗値であり、こ＼で、
前記抵抗体３での全抵抗値し。
は。
Ｒ，’ｚ＝ Ｒｓ・＋２Ｒｃｏ −＝
（］）冑 のように表わすことができ、さらに、コンタクト抵抗ｎ
ｃｏとコンタクト開孔面ＭＳとの間にの関係が成り立つ
。
（］）冑 のように表わすことができ、さらに、コンタクト抵抗ｎ
ｃｏとコンタクト開孔面ＭＳとの間にの関係が成り立つ
。
従って、これらの （１）、（２）両式から、こ１では
、萌記第１図（ａ） 、 （ｂ）に示されているように
、必ずしも抵抗体３の長さ１を変更することなく、単に
各コンタクト開孔５．５の面積Ｓを選択的に変更するこ
とにより、これらの各コンタクト開孔５゜５に対するそ
わぞれの取り出し電極のコンタクト抵抗成分をして、こ
の抵抗体３１体による抵抗に合せ、その一部として活用
できるもので、これによって、抵抗体３に与える抵抗値
を任意に設定し得るのである。
、萌記第１図（ａ） 、 （ｂ）に示されているように
、必ずしも抵抗体３の長さ１を変更することなく、単に
各コンタクト開孔５．５の面積Ｓを選択的に変更するこ
とにより、これらの各コンタクト開孔５゜５に対するそ
わぞれの取り出し電極のコンタクト抵抗成分をして、こ
の抵抗体３１体による抵抗に合せ、その一部として活用
できるもので、これによって、抵抗体３に与える抵抗値
を任意に設定し得るのである。
すなわち、換言すると、前記第１図（ａ） 、 （ｂ）
に示す一実施例構成においては、同図（ａ）に示すコン
タクト開孔５，５の面ＭＳ（ａ）に比較するとき、同図
（ｂ）に示すコンタクト開孔５．５の面積５（ｂ）の方
が小さいため、こ）では、必然的に同図（ｂ）構成での
抵抗体３における全抵抗値が大きく設定されることが判
る。
に示す一実施例構成においては、同図（ａ）に示すコン
タクト開孔５，５の面ＭＳ（ａ）に比較するとき、同図
（ｂ）に示すコンタクト開孔５．５の面積５（ｂ）の方
が小さいため、こ）では、必然的に同図（ｂ）構成での
抵抗体３における全抵抗値が大きく設定されることが判
る。
なお、前記第１図（ａ） 、 （ｂ）に示す一実施例構
成の場合は、抵抗体として不純物を含む多結晶シリコン
層を用いるようにしているが、これに代えて、例えば、
第４図実施例構成に示されているように、半導体基板１
でのエピタキシャル成長層９上に形成される不純物拡散
層１０を用いるようにしてもよく、こ工でも前例と同様
な作用、効果が得られる。
成の場合は、抵抗体として不純物を含む多結晶シリコン
層を用いるようにしているが、これに代えて、例えば、
第４図実施例構成に示されているように、半導体基板１
でのエピタキシャル成長層９上に形成される不純物拡散
層１０を用いるようにしてもよく、こ工でも前例と同様
な作用、効果が得られる。
以上詳述したように、この発明によれば、半導体基板上
に絶縁して形成された不純物を含む多結晶シリコン層、
または、半導体基板上のエピタキシャル成長層に拡散形
成された不純物拡散層の何れかを用いた抵抗体と、抵抗
体を覆う層間絶縁膜と、抵抗体の両端部に対応して層間
絶縁膜に開孔される各コンタクト開孔を通して接続させ
たそれぞれの各取り出し電極とによって構成される回路
抵抗の構成において、コンタクト開孔の開孔面積を選択
することにより、抵抗体における取り出し電極のコンタ
クト抵抗成分を抵抗の一部として用い、このコンタクト
抵抗成分を含めて抵抗値を設定するようにしているため
、相対的に半導体基板上での抵抗領域の大きさを減少で
き、ひいては、この抵抗領域の大きさの減少に伴って、
装置構成の集積度を格段に向上させ得るもので、しかも
方で、構造的には、単にコンタクト開孔の開孔面積を選
択するだけであることから、極めて容易かつ簡屯に実施
できるなどの優れた特長を有するものである。
に絶縁して形成された不純物を含む多結晶シリコン層、
または、半導体基板上のエピタキシャル成長層に拡散形
成された不純物拡散層の何れかを用いた抵抗体と、抵抗
体を覆う層間絶縁膜と、抵抗体の両端部に対応して層間
絶縁膜に開孔される各コンタクト開孔を通して接続させ
たそれぞれの各取り出し電極とによって構成される回路
抵抗の構成において、コンタクト開孔の開孔面積を選択
することにより、抵抗体における取り出し電極のコンタ
クト抵抗成分を抵抗の一部として用い、このコンタクト
抵抗成分を含めて抵抗値を設定するようにしているため
、相対的に半導体基板上での抵抗領域の大きさを減少で
き、ひいては、この抵抗領域の大きさの減少に伴って、
装置構成の集積度を格段に向上させ得るもので、しかも
方で、構造的には、単にコンタクト開孔の開孔面積を選
択するだけであることから、極めて容易かつ簡屯に実施
できるなどの優れた特長を有するものである。
第１図（ａ） 、 （ｂ）はこの発明の一実施例を適用
した半導体集積回路装置における抵抗体構造の概要を示
す平面説明図、第２図は同上抵抗体の等価回路図、第３
図は同上抵抗体構造でのコンタクト抵抗とコンタクト開
孔面積との関係を示す対数グラフ、第４図はこの発明の
他の実施例による抵抗体構造の概要構成を示す断面図で
あり、また、第５図は従来例による半導体集積回路装置
における抵抗体構造の概要を示す断面図である。 １・・・・半導体基板、２・・・・厚い酸化膜、３・・
・・抵抗体、４・・・・層間絶縁膜、５・・・・コンタ
クト開孔、６・・・・シリサイド層、７・・・・バリア
メタル層、８・・・・アルミ電極、９・・・・エピタキ
シャル成長層、ｌＯ・・・・不純物拡散層、Ｓ （ａ）
、 Ｓ （ｂ）・・・・コンタクト開孔の面積。 Ｒ５・Ｌ 第１図 第３図
した半導体集積回路装置における抵抗体構造の概要を示
す平面説明図、第２図は同上抵抗体の等価回路図、第３
図は同上抵抗体構造でのコンタクト抵抗とコンタクト開
孔面積との関係を示す対数グラフ、第４図はこの発明の
他の実施例による抵抗体構造の概要構成を示す断面図で
あり、また、第５図は従来例による半導体集積回路装置
における抵抗体構造の概要を示す断面図である。 １・・・・半導体基板、２・・・・厚い酸化膜、３・・
・・抵抗体、４・・・・層間絶縁膜、５・・・・コンタ
クト開孔、６・・・・シリサイド層、７・・・・バリア
メタル層、８・・・・アルミ電極、９・・・・エピタキ
シャル成長層、ｌＯ・・・・不純物拡散層、Ｓ （ａ）
、 Ｓ （ｂ）・・・・コンタクト開孔の面積。 Ｒ５・Ｌ 第１図 第３図
Claims (1)
- 半導体基板上に絶縁して形成された不純物を含む多結晶
シリコン層、または、半導体基板上のエピタキシャル成
長層に拡散形成された不純物拡散層の何れかを用いた抵
抗体と、抵抗体を覆う層間絶縁膜と、抵抗体の両端部に
対応して層間絶縁膜に開孔される各コンタクト開孔を通
して接続させたそれぞれの取り出し電極とからなり、前
記コンタクト開孔の開孔面積を選択して、抵抗体におけ
る取り出し電極のコンタクト抵抗成分を、抵抗の一部と
して用い、このコンタクト抵抗成分を含めて抵抗値を設
定するようにしたことを特徴とする半導体集積回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316929A JPH02161763A (ja) | 1988-12-14 | 1988-12-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316929A JPH02161763A (ja) | 1988-12-14 | 1988-12-14 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02161763A true JPH02161763A (ja) | 1990-06-21 |
Family
ID=18082496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63316929A Pending JPH02161763A (ja) | 1988-12-14 | 1988-12-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02161763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049167A (ja) * | 2007-08-20 | 2009-03-05 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104159A (ja) * | 1982-12-07 | 1984-06-15 | Nec Corp | 抵抗列分圧回路 |
| JPS6320864A (ja) * | 1986-07-14 | 1988-01-28 | Nec Corp | 半動体装置 |
-
1988
- 1988-12-14 JP JP63316929A patent/JPH02161763A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104159A (ja) * | 1982-12-07 | 1984-06-15 | Nec Corp | 抵抗列分圧回路 |
| JPS6320864A (ja) * | 1986-07-14 | 1988-01-28 | Nec Corp | 半動体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049167A (ja) * | 2007-08-20 | 2009-03-05 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6145396B2 (ja) | ||
| KR880006781A (ko) | 반도체 집적회로 및 그 제조방법 | |
| JPS62237754A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH02161763A (ja) | 半導体集積回路装置 | |
| JPS6292360A (ja) | 相補型半導体装置 | |
| JPH0231426A (ja) | バイポーラトランジスタ | |
| JPH09260588A (ja) | 半導体装置 | |
| JPS62159468A (ja) | 半導体装置 | |
| JPS5889854A (ja) | 半導体装置 | |
| JPS61150376A (ja) | 半導体装置 | |
| JPH03101262A (ja) | 集積回路装置用組込抵抗の製造方法 | |
| JPH04152533A (ja) | 半導体装置 | |
| JP2682231B2 (ja) | 半導体装置 | |
| JPS55125646A (en) | Semiconductor device | |
| JPS59201462A (ja) | 半導体装置 | |
| JPS568846A (en) | Semiconductor integrated circuit | |
| JPS6036104B2 (ja) | 半導体集積回路装置 | |
| JPS60214563A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS63136668A (ja) | 半導体装置の製造方法 | |
| JPH0385758A (ja) | 半導体抵抗器 | |
| JPS63133563A (ja) | 半導体装置 | |
| JPH04180670A (ja) | 半導体装置 | |
| JPS5630759A (en) | Manufacture of semiconductor device | |
| JPH03166728A (ja) | 半導体装置 | |
| JPH0357264A (ja) | 半導体集積回路 |