JPH0385758A - 半導体抵抗器 - Google Patents

半導体抵抗器

Info

Publication number
JPH0385758A
JPH0385758A JP22342489A JP22342489A JPH0385758A JP H0385758 A JPH0385758 A JP H0385758A JP 22342489 A JP22342489 A JP 22342489A JP 22342489 A JP22342489 A JP 22342489A JP H0385758 A JPH0385758 A JP H0385758A
Authority
JP
Japan
Prior art keywords
resistor
polysilicon film
type diffusion
temperature coefficient
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22342489A
Other languages
English (en)
Inventor
Tetsuo Higuchi
哲夫 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP22342489A priority Critical patent/JPH0385758A/ja
Publication of JPH0385758A publication Critical patent/JPH0385758A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は一般に半導体抵抗器に関するものであり、特
に、温度係数が小さく、線形の温度特性を有する抵抗が
得られるように改良された半導体抵抗器に関するもので
ある。
[従来の技術] 半導体集積回路装置においては、トランジスタ、ダイオ
ード、抵抗等が共通の半導体裁板内に作られている。
第6図は、従来のP+拡散抵抗を示す断面図である。第
6図を参照して、n型基板1(通常、n型エピタキシャ
ル層が使われる)上に、p+型被拡散領域2形成されて
いる。p+型被拡散領域2含むn型基板1の上に、熱酸
化膜3およびPSG膜4(リンを含んだCVD酸化膜)
が順次形成されている。p+型被拡散領域2両端部上に
開口部ができるように、熱酸化膜3およびPSG膜4に
コンタクト孔が設けられている。このコンタクト孔を介
して、アルミ電極6が、p+型被拡散領域2接続されて
いる。
以上のように構成された従来の半導体抵抗器は、次のよ
うにして作られる。
まず、n型基板1(通常のバイポーラICにおいては、
n型エピタキシャル層が使用される。)上に、熱酸化に
よって熱酸化膜3を形成する。次に、この熱酸化膜3を
通して、拡散抵抗形成領域にボロンをイオン注入し、ア
ニール処理を施すことにより、p+型被拡散領域2形成
する。その後、リンを含んだCVD酸化膜であるPSG
膜4を全面に形成する。次に、熱酸化膜3およびPSG
膜4を写真製版技術を用いてエツチングすることにより
、p+型被拡散領域2両端を露出させるコンタクト孔を
形成する。その後、コンタクト孔を含むn型基板1の表
面全面にアルミニウム薄膜を形成し、このアルミニウム
薄膜をバターニングすることによって、p+型被拡散領
域2電気的接続するアルミ電極6を形成する。
[発明が解決しようとする課題] 以上のように構成されたp++散抵抗のシート抵抗の温
度依存性は、第3A図中の曲線(1)に示すように、0
℃以上ではi[の温度係数を持ち、0℃以下の点で極小
値を持つ、いわゆる非線形の温度特性を持つことが知ら
れている。
そのため、従来は、0℃以下の温度特性を補償するため
、その補償回路が複雑になるという問題点があった。ま
た、シート抵抗や不純物濃度によって、シート抵抗が極
小となる温度が変化し、回路定数が複雑になるという問
題点かあった。
この発明は上記のような問題点を解決するためになされ
たもので、温度係数が小さく、線形の温度特性を有する
抵抗が得られるように改良された半導体抵抗器を提供す
ることを目的とする。
[課題を解決するための手段] この発明にかかる゛1′42.体把抗器は、第1専電型
式の半導体基板と、上記半導体基板上に形成された第2
導電型式の半導体層と、上記第2導電型式の半導体層上
に直接的に設けられ、第2導電型式の不純物を含む多結
晶半導体層と、上記第2導電形式の半導体層および/ま
たは上記多結晶半導体層に電気的接続された一対の電極
と、を備える。
[作用] 第7図は、従来のベースバルク抵抗(エミッタピッチ抵
抗)を示す断面図である。第7図を参照して、n型基板
1 (rl型エピタキシャル層)上にp+型被拡散領域
2形成されている。p++拡散領域2内にn+型被拡散
領域8形成されている。
抵抗領域の抵抗値は、n+型被拡散領域8濃度と拡散深
さで制御される。n++拡散領域8上を除く、n型基板
1上全面に熱酸化膜3が形成されている。熱酸化膜3を
含むn型基板1上全面にPSG膜4が形成されている。
p+型被拡散領域2両端部上に開口部ができるように、
熱酸化膜3およびPSG膜4にコンタクト孔が設けられ
ている。
このコンタクト孔を介して、アルミ電極6がp+型被拡
散領域2接続されている。
上述のように構成されるベースバルク抵抗構造は、第3
B図中の曲線(3)に示すように、抵抗の極小値を持た
ない、正の温度係数を有する、線形に近い温度特性を示
す。これは、第7図を参照して、p十型拡散領域2上に
5i−8i02界面が存在しないように構成されている
ので、5ISi02界面の移動度(表面移動度)の影響
を受けないためと考えられる。
第8図は、従来のポリシリコン抵抗を示す断面図である
。
第8図を参照して、n型基板1(n型エピタキシャル層
)上に、熱酸化膜3か形成されている。
熱酸化膜3上に約4000Aの膜厚のポリシリコン膜5
が形成されている。ポリシリコン膜5はCVD法で形成
される。ポリシリコン膜5の抵抗値は、ポリシリコン膜
5中に注入されるボロンまたはリンのイオン注入量によ
って制御される。たとえば、ボロンを1.0XIO” 
cm−2イオン注入すると、約400Ω/口の抵抗値が
得られる。
ポリシリコン膜5を含むn型基板1の全面にPSG膜4
が形成されている。ポリシリコン膜5の両端部上に開口
部ができるように、PSG膜4にコンタクト孔が設けら
れている。このコンタクト孔を介して、アルミ電極6が
ポリシリコン膜5に電気的接続されている。
上述のように構成されるポリシリコン抵抗は、第3B図
中の曲線(4)に示すように、負の温度係数を有する線
形の温度特性を示す。
さて、この発明にかかる半導体抵抗器は、ちょうど第3
B図中の曲線(4)に示した負の温度係数を有するポリ
シリコン抵抗と第3B図中の曲線(3)に示した正の温
度係数を有するベースバルク抵抗とを並列に接続させた
ような構造を有しているので、これらを加え合わせたよ
うな、すなわち第3A図中の曲線(2)で示すような、
温度係数が小さく、しかも抵抗値の極小値を示すことが
ない理想的な抵抗が得られる。
[実施例] 以下、この発明の実施例を図について説明する。
第1図は、この発明の一実施例にかかる半導体抵抗器の
断面図である。第1図を参照して、n型基板1 (通常
のバイポーラICにおいては、n型エピタキシャル層が
使用される。)の主表面に、半導体層であるp+型拡散
領域2が形成されている。p+型拡散領域2の部分を除
く、n型基板1の表面全面に熱酸化膜3が形成されてい
る。p+型拡散領域2の上に、ボロンを不純物として含
んだポリシリコン膜5が直接的に設けられている。
ポリシリコン膜5および熱酸化膜3を含むn型基板1の
表面全面にPSG膜4が形成されている。
ポリシリコン膜5の両端部上に開口部ができるように、
PSG膜4にコンタクト孔が設けられている。このコン
タクト孔を介して、1対のアルミ電極6がポリシリコン
膜5に接続されている。アルミ電極6がポリシリコン膜
5に接続されることにより、アルミニウム電極6はp+
型拡散領域2にポリシリコン膜5を介して、間接的に電
気的接続されている。また、ポリシリコン膜5とp生型
拡散領域2は、電極6に並列に接続されている。
上述のように構成される半導体抵抗器においては、p+
型拡散領域2の表面に5i−3i02界面が存在しない
ので、電極6とp+型拡散領域2とからなる抵抗は、ち
ょうど第7図に示すベースバルク抵抗の構造と同じにな
り、第3B図中の曲線(3)で示すように抵抗の極小値
を持たない、正の温度係数を有する線形に近い温度特性
を示す。
一方、電極6とポリシリコン膜5とからなる抵抗は、ち
ょうど第8図に示すポリシリコン抵抗の構造と同じよう
になり、第3B図中の曲線(4)に示すように、負の温
度係数を有する線形の温度特性を示す。それゆえに、第
1図に示す半導体抵抗器は、第3B図中の曲線(4)に
示した負の温度係数を有するポリシリコン抵抗と第3B
図中の曲線(3)に示した正の温度係数を有するベース
バルク抵抗(p+拡散抵抗)とを並列に接続させたよう
な構造となるので、これらを加え合わせたような、すな
わち第3A図中の曲線(2)で示すような、温度係数が
小さく、しかも抵抗値の極小値を示すことがない理想的
な抵抗となる。
次に、第1図に示す半導体抵抗器の製造方法を説明する
。
第2A図〜第2E図は、第1図に示す半導体抵抗器の製
造工程を断面図で示したものである。
まず、第2A図を参照して、n型基板1上に、熱酸化に
よって熱酸化膜3を形成する。次に、この熱酸化膜3を
通して、拡散抵抗形成領域にボロンをイオン注入し、ア
ニール処理を行なって、p+型拡散領域2を形成する。
次に、第2B図を参照して、p+型拡散領域2上に開口
部ができるように熱酸化膜3をバターニングする。その
後、ポリシリコン膜5を全面に約2000〜5000A
堆積する。このとき、p+型拡散領域2上のシリコン表
面とポリシリコン膜5の界面には、約10A以下の膜厚
の酸化膜ができるが、これは無視できる程度のものであ
る。次に、全面にレジスト7を塗布し、このレジスト7
を、p生型拡散領域2の上部分が露出するように、パタ
ーニングする。その後、このバターニングされたレジス
トアをマスクにして、抵抗形成領域のポリシリコン膜5
中にボロン(B)を注入する。
このとき、ポリシリコン抵抗値とその温度特性は、ボロ
ン注入量とポリシリコン膜厚により変化する。
それゆえに、ボロン注入量およびポリシリコン膜厚は、
p+拡散領域2の抵抗値とl」標とする半導体抵抗器の
抵抗値とを考慮し、選ばれなければならない。
次に、第2C図を参照して、写真製版技術により、ポリ
シリコン膜5がp+型拡散領域2上に残るように、ポリ
シリコン膜5をパターニングする。
0 次に、第2D図を参照して、n型基板全面にPSG膜4
(リンを含んだCVD酸化膜)を堆積する。その後、熱
処理を行ない、この熱処理の後、ポリシリコン膜5の両
端上に開口部ができるようにPSG膜4をパターニング
し、コンタクト孔を形成する。
次に、第2E図を参照して、n型半導体基板1全面にア
ルミニウム薄膜を形成し、このアルミニウム薄膜をバタ
ーニングすることによって、ポリシリコン膜5と電気接
続する1対のアルミ電極6を形成する。すると、第1図
に示す半導体抵抗器が完成する。
第4図は、この発明の他の実施例にかかる半導体抵抗器
の断面図である。第4図に示す実施例は、以下の点を除
いて、第1図に示す実施例と同様であり、相当する部分
には同一の参照番号を付し、その説明を省略する。
第1図に示す実施例では、1対の電極6をポリシリコン
膜5上に形成したが、第4図に示す実施例では、1対の
電極6が、p+型拡散領域2とポ1 リシリコン膜5の両者にまたがって形成されている。こ
のような構成であっても、上述の実施例と同様の効果を
奏する。
第5図は、この発明のさらに他の実施例にかかる半導体
抵抗器の断面図である。第5図に示す実施例は、以下の
点を除いて第1図に示す実施例と同様であり、相当する
部分には同一の参照番号を付し、その説明を省略する。
第1図に示す実施例では、1対の電極6をポリシリコン
膜5上に形成したか、第5図に示す実施例では、ポリシ
リコン膜5の面積がp+型拡散領域2の面積よりも小さ
くなるようにポリシリコン膜5を形成し、1対の電極6
をp+型拡散領域2に接続させている。このような構成
であっても、上述の実施例と同様の効果を奏する。
なお、上記実施例ではp+拡散抵抗とボロンを含むポリ
シリコン抵抗について述べたが、n十拡散抵抗と、リン
または砒素を含むポリシリコン抵抗との並列抵抗であっ
ても同様の効果を実現する。
また、上記実施例では、ポリシリコン抵抗を、2 ポリシリコン膜を形成した後、ボロンをイオン注入する
ことによって形成したが、この発明はこれに限定される
ものでなく、予めボロンを含んだポリシリコンを直接堆
積することによって形成してもよい。
[発明の効果] 以上説明したとおり、この発明によれば、低温で抵抗の
極小値を持たない、正の温度係数を有する線形に近い温
度特性を有する半導体層と、負の温度係数を有する多結
晶半導体層を並列に形成したので、温度係数の極めて小
さい、線形の温度特性を有する抵抗が得られるという効
果を奏する。
【図面の簡単な説明】
第1図は、この発明の一実施例にかかる半導体抵抗器の
断面図である。 第2A図〜第2E図は、第1図に示す半導体抵抗器の製
造方法を断面図で示したものである。 第3A図および第3B図は、従来の半導体抵抗器と本発
明の半導体抵抗器の、抵抗値の温度特性を示すグラフで
ある。 3 第4図は、この発明の他の実施例にかかる半導体抵抗器
の断面図である。 第5図は、この発明のさらに他の実施例にかかる半導体
抵抗器の断面図である。 第6図は、従来のp+拡散抵抗の断面図である。 第7図は、従来のベースバルク抵抗(エミッタピンチ抵
抗)を示す断面図である。 第8図は、従来のポリシリコン抵抗を示す断面図である
。 図において、1はn型県板、2はp十型拡散領域、5は
ポリシリコン膜、6は電極である。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 第1導電型式の半導体基板と、 前記半導体基板上に形成された第2導電型式の半導体層
    と、 前記第2導電型式の半導体層上に直接的に設けられ、第
    2導電型式の不純物を含む多結晶半導体層と、 前記第2導電型式の半導体層および/または前記多結晶
    半導体層に電気的接続された1対の電極と、 を備えた半導体抵抗器。
JP22342489A 1989-08-30 1989-08-30 半導体抵抗器 Pending JPH0385758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22342489A JPH0385758A (ja) 1989-08-30 1989-08-30 半導体抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22342489A JPH0385758A (ja) 1989-08-30 1989-08-30 半導体抵抗器

Publications (1)

Publication Number Publication Date
JPH0385758A true JPH0385758A (ja) 1991-04-10

Family

ID=16797928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22342489A Pending JPH0385758A (ja) 1989-08-30 1989-08-30 半導体抵抗器

Country Status (1)

Country Link
JP (1) JPH0385758A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12308148B2 (en) 2021-12-28 2025-05-20 Fuji Electric Co., Ltd. Semiconductor resistance device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12308148B2 (en) 2021-12-28 2025-05-20 Fuji Electric Co., Ltd. Semiconductor resistance device

Similar Documents

Publication Publication Date Title
US4418469A (en) Method of simultaneously forming buried resistors and bipolar transistors by ion implantation
JPH0654795B2 (ja) 半導体集積回路装置及びその製造方法
JPS621259A (ja) 半導体抵抗素子の形成方法
JPH0740607B2 (ja) 薄膜トランジスタの製造方法
US4772568A (en) Method of making integrated circuit with pair of MOS field effect transistors sharing a common source/drain region
US4415384A (en) Method for manufacturing a semiconductive device
JPH0346980B2 (ja)
JPS61216356A (ja) 半導体抵抗
JPS61191061A (ja) 半導体抵抗装置
JP2654056B2 (ja) 半導体装置の製造方法
JPS5826177B2 (ja) 半導体装置の製造方法
JPS61208862A (ja) 半導体抵抗装置
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JPS61191062A (ja) 半導体抵抗装置
JPH0682787B2 (ja) 半導体装置の製造方法
JPS61278163A (ja) 薄膜トランジスタの製造方法
JPH0463545B2 (ja)
KR930001439A (ko) 반도체 장치의 제조방법
JPS6359259B2 (ja)
JPS5826178B2 (ja) 半導体装置
JPS63301554A (ja) ポリシリコン層形成方法
JPS63155663A (ja) 半導体装置の製造方法
JPS583391B2 (ja) デンカイコウカガタトランジスタ ノ セイゾウホウホウ
JPH0437060A (ja) 半導体抵抗素子
JPH05121652A (ja) 容量の製造方法