JPS5889854A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5889854A JPS5889854A JP56188033A JP18803381A JPS5889854A JP S5889854 A JPS5889854 A JP S5889854A JP 56188033 A JP56188033 A JP 56188033A JP 18803381 A JP18803381 A JP 18803381A JP S5889854 A JPS5889854 A JP S5889854A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitor
- insulating film
- oxide film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はキャパシタを有する半導体装置に於いて、高集
積化を図った構造及び製造方法に関する。
積化を図った構造及び製造方法に関する。
単導体集積回路技術の進歩と共に伝送機器に多くの工０
．Ｌｌｉｉ工がｍｍされるようになりている。
．Ｌｌｉｉ工がｍｍされるようになりている。
伝送装置に於いて重要な部品の１つであるフィルタは、
近年のＬ８工技術の進歩により工０化が可能とみり、例
えばスイッチ−とキャパシタを組み合わせたフィルタ、
スイッチトφキャパシタｅフィルタ等もＭＯ８工０によ
り実現できるようになっている。工０に於けるキャパシ
タの構成決め一般的な方法として、２層の多結晶シリコ
ン間にシリコン酸化膜を形成された構造があるが、本発
明では前記の構造で形成されたキャパシタを有する半導
体装置について述べる。
近年のＬ８工技術の進歩により工０化が可能とみり、例
えばスイッチ−とキャパシタを組み合わせたフィルタ、
スイッチトφキャパシタｅフィルタ等もＭＯ８工０によ
り実現できるようになっている。工０に於けるキャパシ
タの構成決め一般的な方法として、２層の多結晶シリコ
ン間にシリコン酸化膜を形成された構造があるが、本発
明では前記の構造で形成されたキャパシタを有する半導
体装置について述べる。
第１図に従来の構造を示す。
第１図（蜀では１層目のｎ晶シリコンをキャパシタの下
側電極１０５に用い、゛２層目の多結晶シリコンをゲー
ト電極１０４、キャパシタの上側電極１０８、配＄１１
０６に用いている。高集積化を図るためには配線用の多
結晶シリコンを一２層にすることが考えられる。
側電極１０５に用い、゛２層目の多結晶シリコンをゲー
ト電極１０４、キャパシタの上側電極１０８、配＄１１
０６に用いている。高集積化を図るためには配線用の多
結晶シリコンを一２層にすることが考えられる。
第１図（Ｂ）がその１例である。同図（Ｂ）ではキャパ
シタの上側電極２ｃｉｓと共に配線２０９にも２層目の
多結晶シリコ’ｙ、 ＠用いている。こ″のように１−
贋目、２層目多結晶シリ；ンを配線に使用することによ
って従来の第１図（〜の構造よりは高集積化を図ること
ができる。従来の製造方法によれば、キャパシタは１層
目の多結晶シリコン２０５を熱酸化し、その上に２層目
の多結晶シリコン２０８を設けるこ、とにより構成され
ている０例えば２００ＰＦ／−の容量値を得るのに上記
の熱酸化膜２０７は約２ｏｏｏ、Ｘであり、キャパシタ
の面積が決まっていれば、容量値を大きくするには熱酸
化膜厚を薄くするしかない。ところがこの製造方法では
、１層目の多結晶シリコン配線２０６と２層目の多結晶
シリコン配線２０９の間も上記の熱酸化膜２０７である
ために、配線がクロスする領域では配線間に容量をもつ
ため好ましくない。本発明は上記の欠点を改良したもの
である。
シタの上側電極２ｃｉｓと共に配線２０９にも２層目の
多結晶シリコ’ｙ、 ＠用いている。こ″のように１−
贋目、２層目多結晶シリ；ンを配線に使用することによ
って従来の第１図（〜の構造よりは高集積化を図ること
ができる。従来の製造方法によれば、キャパシタは１層
目の多結晶シリコン２０５を熱酸化し、その上に２層目
の多結晶シリコン２０８を設けるこ、とにより構成され
ている０例えば２００ＰＦ／−の容量値を得るのに上記
の熱酸化膜２０７は約２ｏｏｏ、Ｘであり、キャパシタ
の面積が決まっていれば、容量値を大きくするには熱酸
化膜厚を薄くするしかない。ところがこの製造方法では
、１層目の多結晶シリコン配線２０６と２層目の多結晶
シリコン配線２０９の間も上記の熱酸化膜２０７である
ために、配線がクロスする領域では配線間に容量をもつ
ため好ましくない。本発明は上記の欠点を改良したもの
である。
本発明の目的とするところは、キャパシタの絶縁膜と、
配線間の絶縁膜を別途に形成することにより、キャパシ
タの容量値を保証すると共に配線間の容量をなくシ、キ
ャパシタ形成に用いた２層の多結晶シリコンをそれぞれ
配線に使用して高集積化を図るものである。
配線間の絶縁膜を別途に形成することにより、キャパシ
タの容量値を保証すると共に配線間の容量をなくシ、キ
ャパシタ形成に用いた２層の多結晶シリコンをそれぞれ
配線に使用して高集積化を図るものである。
以下第２図に従って本発明の１実施例を説明する。
第２図（、）で、Ｐ型のシリコン基板３０１に機知の方
法でフィールド酸化膜３０２を形成し、その後ゲート酸
化膜３０３を設けた後、１層目の多結晶シリコンを形成
し、ゲート電極３０４、キャパシタの下側電極３０５、
配線３０６を設ける。
法でフィールド酸化膜３０２を形成し、その後ゲート酸
化膜３０３を設けた後、１層目の多結晶シリコンを形成
し、ゲート電極３０４、キャパシタの下側電極３０５、
配線３０６を設ける。
次に同図（ｂ）のように全面にＮ型を有する不純物を拡
散し、ソースドレイン領域３０７を形成、その後ＯＶ’
Ｄ法により層間絶縁膜３０８を形成し、ホトエッチ工程
によりキャパシタ部に窓開けをする。
散し、ソースドレイン領域３０７を形成、その後ＯＶ’
Ｄ法により層間絶縁膜３０８を形成し、ホトエッチ工程
によりキャパシタ部に窓開けをする。
その後熱酸化により、キャパシタ下側電極３０５に所定
の熱酸化膜３０９を形成し、ソース・ドレイン領域との
コンタクト用の窓開けをしたのが同図（ｃ）である。
の熱酸化膜３０９を形成し、ソース・ドレイン領域との
コンタクト用の窓開けをしたのが同図（ｃ）である。
次に２層目の多結晶シリコンを設け、ソース番ドレイン
とのコンタクト３１０、キャパシタ部作特性極３１１．
２層目の配線５１２を配線形成する。
とのコンタクト３１０、キャパシタ部作特性極３１１．
２層目の配線５１２を配線形成する。
さらに層間絶縁膜３１３を設け、ムを等の配線用金属で
配線形成したものが同図（ｄ）である。
配線形成したものが同図（ｄ）である。
以上のような製造方法によれば、キャパシタの所定の容
置値を得ると共に、配線用の多結晶シリコン間で容量を
持たないため、キャパシタ形成に用いた２層の多結晶シ
リコンをそのまま２層配線に使用できるため、従来の構
造よりもより高集積化が可能である。このように本発明
は、キヤ、＜シ
置値を得ると共に、配線用の多結晶シリコン間で容量を
持たないため、キャパシタ形成に用いた２層の多結晶シ
リコンをそのまま２層配線に使用できるため、従来の構
造よりもより高集積化が可能である。このように本発明
は、キヤ、＜シ
第１図（Ａ） ｔ （Ｂ）が従来の構造であり、第２図
（ａ）。 （６） ＋ （ｃ） ｓ （ｄ）が本発明による構造、
及び製造方法である。 ３０１・・・２Ｍシリコン基板 ３０２・・・フィールド酸化膜 ３０５・・・ゲート酸化膜 ５０４・・・ゲート電極 ３０５・・・キャパシタ下側電極 ３０６・・・１層多結晶シリコン配線 ３０７・・・ソース・ドレイン領域 ３０８・・・層間絶縁膜 ３０９・・・シリコン酸化膜 ３１０・・・ソース・ドレインとのコンタクト用多結晶
シリコン ３１１・・・キャパシタ上側電極 ３１２・・・２層目多結晶シリコン配線５１３・・・層
間絶綾膜 ３１４・・・配線用金属 以 上
（ａ）。 （６） ＋ （ｃ） ｓ （ｄ）が本発明による構造、
及び製造方法である。 ３０１・・・２Ｍシリコン基板 ３０２・・・フィールド酸化膜 ３０５・・・ゲート酸化膜 ５０４・・・ゲート電極 ３０５・・・キャパシタ下側電極 ３０６・・・１層多結晶シリコン配線 ３０７・・・ソース・ドレイン領域 ３０８・・・層間絶縁膜 ３０９・・・シリコン酸化膜 ３１０・・・ソース・ドレインとのコンタクト用多結晶
シリコン ３１１・・・キャパシタ上側電極 ３１２・・・２層目多結晶シリコン配線５１３・・・層
間絶綾膜 ３１４・・・配線用金属 以 上
Claims (1)
- １）第１層目の多結晶シリコン上に層間絶縁膜を形成後
、ホトエッチ工程により該層間絶縁膜に所定のバタ・−
ンに窓開けをする工程と、熟議化によ、り前記１層目多
結晶シリコン上に酸化膜を形成する工程と、その後第２
層目の多結晶シリコンを形成することによって得られる
キャパシタを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188033A JPS5889854A (ja) | 1981-11-24 | 1981-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188033A JPS5889854A (ja) | 1981-11-24 | 1981-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5889854A true JPS5889854A (ja) | 1983-05-28 |
Family
ID=16216484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56188033A Pending JPS5889854A (ja) | 1981-11-24 | 1981-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5889854A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197855A (ja) * | 1984-10-18 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| US5030588A (en) * | 1988-04-05 | 1991-07-09 | Seiko Instruments Inc. | Method of making semiconductor device with film resistor |
| US5086370A (en) * | 1990-08-24 | 1992-02-04 | Analog Devices, Incorporated | Integrated circuit chip formed with a capacitor having a low voltage coefficient, and method of making such capacitor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159284A (ja) * | 1974-06-12 | 1975-12-23 | ||
| JPS5240987A (en) * | 1975-09-29 | 1977-03-30 | Citizen Watch Co Ltd | Integratd capacitance element |
| JPS5693359A (en) * | 1979-12-26 | 1981-07-28 | Mitsubishi Electric Corp | Semiconductor integrated circuit and manufacture |
| JPS57132354A (en) * | 1981-02-09 | 1982-08-16 | Mitsubishi Electric Corp | Semiconductor memory storage |
-
1981
- 1981-11-24 JP JP56188033A patent/JPS5889854A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159284A (ja) * | 1974-06-12 | 1975-12-23 | ||
| JPS5240987A (en) * | 1975-09-29 | 1977-03-30 | Citizen Watch Co Ltd | Integratd capacitance element |
| JPS5693359A (en) * | 1979-12-26 | 1981-07-28 | Mitsubishi Electric Corp | Semiconductor integrated circuit and manufacture |
| JPS57132354A (en) * | 1981-02-09 | 1982-08-16 | Mitsubishi Electric Corp | Semiconductor memory storage |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197855A (ja) * | 1984-10-18 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| US5030588A (en) * | 1988-04-05 | 1991-07-09 | Seiko Instruments Inc. | Method of making semiconductor device with film resistor |
| US5086370A (en) * | 1990-08-24 | 1992-02-04 | Analog Devices, Incorporated | Integrated circuit chip formed with a capacitor having a low voltage coefficient, and method of making such capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677210A (en) | Method of producing a fully planarized concave transistor | |
| JPS5856263B2 (ja) | 半導体装置の製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPH01194362A (ja) | 埋め込みゲート型ｍｏｓｆｅｔの製造方法 | |
| JPS6228591B2 (ja) | ||
| JPH05243519A (ja) | 半導体メモリ装置 | |
| JPS61268043A (ja) | 半導体装置の製造方法 | |
| JPH0379072A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2826239B2 (ja) | コンデンサ | |
| JPH067596B2 (ja) | 半導体装置の製造方法 | |
| JP2722506B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPS609155A (ja) | 記憶装置 | |
| JPS5919475B2 (ja) | 半導体装置の製法 | |
| JP2629663B2 (ja) | 半導体装置の製造方法 | |
| JPH01192157A (ja) | 半導体装置 | |
| JP2789938B2 (ja) | 半導体装置 | |
| JPH01157570A (ja) | 半導体装置およびその製造方法 | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPH0474457A (ja) | 半導体装置及びその製造方法 | |
| JPH023245A (ja) | 半導体装置の製造方法 | |
| JPH0454385B2 (ja) | ||
| JPS59224190A (ja) | 半導体装置 | |
| JPH0417370A (ja) | 薄膜トランジスタ |