JPH02162435A - マイクロプロセツサよびインサーキツトエミユレータ - Google Patents
マイクロプロセツサよびインサーキツトエミユレータInfo
- Publication number
- JPH02162435A JPH02162435A JP63316993A JP31699388A JPH02162435A JP H02162435 A JPH02162435 A JP H02162435A JP 63316993 A JP63316993 A JP 63316993A JP 31699388 A JP31699388 A JP 31699388A JP H02162435 A JPH02162435 A JP H02162435A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- machine cycle
- breakpoint
- address
- user program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ユーザプログラムの実行とモニタプログラ
ムの実行を切替えるためのインサーキットエミュレータ
と、そのインサーキットエミュレータに使用されるマイ
クロプロセッサに関するものである。
ムの実行を切替えるためのインサーキットエミュレータ
と、そのインサーキットエミュレータに使用されるマイ
クロプロセッサに関するものである。
従来、この種のインサーキットエミュレータとしては丸
山隆“インサーキットエミュレータ入門“インターフェ
ース１９８２年９月Ｎα６４ＰＰ１３８〜１４Ｆに示さ
れたようなものがあった。
山隆“インサーキットエミュレータ入門“インターフェ
ース１９８２年９月Ｎα６４ＰＰ１３８〜１４Ｆに示さ
れたようなものがあった。
第２図はこのような従来のインサーキットエミュレータ
のシステムの構成図であり１図において１１１はインサ
ーキットエミュレータがデバッグの対象としているター
ゲットＣＰＬＩＡ、１２＋はターゲラ）ＣＰＵＡＩＩＩ
の出力する命令アドレスを監視し。
のシステムの構成図であり１図において１１１はインサ
ーキットエミュレータがデバッグの対象としているター
ゲットＣＰＬＩＡ、１２＋はターゲラ）ＣＰＵＡＩＩＩ
の出力する命令アドレスを監視し。
ブレークポイントを設定したアドレスの命令の実行を検
出するブレークポイント検出回路、（３）はターゲット
ＣＰＵＡＩＩＩの出力する命令アドレス、（４）はブレ
ークポイント検出回路（２）がターゲットＣＰＵＡｌ１
＋にブレークポイントの検出を通知する為のＮＭＩ（ノ
ンマスカブル割り込み）信号である。
出するブレークポイント検出回路、（３）はターゲット
ＣＰＵＡＩＩＩの出力する命令アドレス、（４）はブレ
ークポイント検出回路（２）がターゲットＣＰＵＡｌ１
＋にブレークポイントの検出を通知する為のＮＭＩ（ノ
ンマスカブル割り込み）信号である。
次に動作について説明する。このような構成のシステム
においては、ブレークポイント検出に伴うユーザプログ
ラムからモニタプログラムへの移行は第３図のタイミン
グチャートに示すタイミングで第２図のシステムが動作
して以下のように行なわれる。
においては、ブレークポイント検出に伴うユーザプログ
ラムからモニタプログラムへの移行は第３図のタイミン
グチャートに示すタイミングで第２図のシステムが動作
して以下のように行なわれる。
まず、ブレークポイント検出回路（２；にあらかじめブ
レークポイントとしてアドレスＮを設定しておく。この
状態でターゲットＣＰ Ｕ Ａ １１１でユーザプログ
ラムを実行すると命令アドレス（３）がターゲラ）ＣＰ
ＵＡＩＩＩから順次出力され、ブレークポイント検出回
路（２）は毎マシンサイクルこの値とあらかじめ設定し
たアドレスＮとを比較する。第３図の２番目のマシンサ
イクルで命令アドレス（３）としてアドレスＮが出力さ
れるとブレークポイント検出回路（２）は検出に必要な
一定時間が経過した後２番目のマシンサイクルの面半で
Ｎ Ｍ ！ 信号＋ａミラローベルらハイレベルに変化
させる。アドレスＮの命令を実行中にＮＭ＋信号（４）
が立ち上がったことを受けてターゲットＣＰＵＡｎ＋は
この命令の実行終了後割り込み処理動作を実行し、あら
かじめ決められたアドレス（このＣＰＵの場合はアドレ
ス１）に制御を移す。アドレス１以降にはあらかじめモ
ニタプログラムを格納してお（ので９以上の動作でブレ
ークポイントＮでユーザプログラムの実行を停止し直ち
にモニタプログラムの実行を開始することができた。
レークポイントとしてアドレスＮを設定しておく。この
状態でターゲットＣＰ Ｕ Ａ １１１でユーザプログ
ラムを実行すると命令アドレス（３）がターゲラ）ＣＰ
ＵＡＩＩＩから順次出力され、ブレークポイント検出回
路（２）は毎マシンサイクルこの値とあらかじめ設定し
たアドレスＮとを比較する。第３図の２番目のマシンサ
イクルで命令アドレス（３）としてアドレスＮが出力さ
れるとブレークポイント検出回路（２）は検出に必要な
一定時間が経過した後２番目のマシンサイクルの面半で
Ｎ Ｍ ！ 信号＋ａミラローベルらハイレベルに変化
させる。アドレスＮの命令を実行中にＮＭ＋信号（４）
が立ち上がったことを受けてターゲットＣＰＵＡｎ＋は
この命令の実行終了後割り込み処理動作を実行し、あら
かじめ決められたアドレス（このＣＰＵの場合はアドレ
ス１）に制御を移す。アドレス１以降にはあらかじめモ
ニタプログラムを格納してお（ので９以上の動作でブレ
ークポイントＮでユーザプログラムの実行を停止し直ち
にモニタプログラムの実行を開始することができた。
また、この従来のシステムでは全ての命令が１マシンサ
イクルで終了するので、ブレークポイントのアドレスＮ
を検出したマシンサイクルがユーザプログラムの最後の
命令の最初のマシンサイクルであると同時に最後のマシ
ンサイクルでもある。
イクルで終了するので、ブレークポイントのアドレスＮ
を検出したマシンサイクルがユーザプログラムの最後の
命令の最初のマシンサイクルであると同時に最後のマシ
ンサイクルでもある。
従来のインサーキットエミュレータ制御装置は以上のよ
うに構成されており、ターゲットＣＰＵＡがある命令ア
ドレスを出力すると必ずそのアドレスの命令を実行する
ものと想定していたし、また。
うに構成されており、ターゲットＣＰＵＡがある命令ア
ドレスを出力すると必ずそのアドレスの命令を実行する
ものと想定していたし、また。
全ての命令は１マシンサイクルで実行を終了するものと
想定していた。それに対して、この発明が想定している
ターゲットＣＰ Ｕ Ｂ １９＋では・フェッチ、デコ
ード、実行の３段のパイプラインで動作する為、フェッ
チサイクルで出力した命令アドレスが次のデコードサイ
クルで無効とされることがある。その為、実際には実行
されないブレークポイントの命令を実行すると誤って判
断し停止してしまうことがある。
想定していた。それに対して、この発明が想定している
ターゲットＣＰ Ｕ Ｂ １９＋では・フェッチ、デコ
ード、実行の３段のパイプラインで動作する為、フェッ
チサイクルで出力した命令アドレスが次のデコードサイ
クルで無効とされることがある。その為、実際には実行
されないブレークポイントの命令を実行すると誤って判
断し停止してしまうことがある。
・基本的には３段のパイプラインで動作するが。
命令によっては１マシンサイクルの実行サイクルが追加
される場合や２マシンサイクル、更にそれ以上の実行サ
イクルが追加されることがある。
される場合や２マシンサイクル、更にそれ以上の実行サ
イクルが追加されることがある。
（その場合にデコードサイクルにはＮＯＰサイクルが挿
入される。）その為、ユーザプログラムの最後の命令の
最後のマシンサイクルがどこにあるのかがＣＰＵの外部
からはわからない。
入される。）その為、ユーザプログラムの最後の命令の
最後のマシンサイクルがどこにあるのかがＣＰＵの外部
からはわからない。
などの問題があり従来方式ではブレークポイントの検出
及びユーザプログラムの最後の命令の最後のマシンサイ
クルの検出が正確に行なえないという課題があった。
及びユーザプログラムの最後の命令の最後のマシンサイ
クルの検出が正確に行なえないという課題があった。
この発明は上記のような課題を解消する為になされたも
ので上記のようなターゲットＣＰ Ｕ Ｂ １９１に対
してブレークポイント及びユーザプログラムの最後の命
令の最後のマシンサイクルを正確に決定することを目的
とする。
ので上記のようなターゲットＣＰ Ｕ Ｂ １９１に対
してブレークポイント及びユーザプログラムの最後の命
令の最後のマシンサイクルを正確に決定することを目的
とする。
〔課題を解決するための手段〕
この発明に係るマイクロプロセッサは、パイプライン動
作をするマイクロプロセッサ即ちターゲラ）ＣＰＵＳ、
６月つ曲のマシンサイクルで出力した命令アドレスによ
りフェッチした命令を現マシンサイクルでデコードする
か否かを示すＤＥＣ信号をターゲットＣＰＵＢから出力
する機能を備えたものである。また別な発明のインサー
キットエミュレータは上記ＤＥＣ信号により１つｍｆの
マシンサイクルで出力された命令アドレスをブレークポ
イントとして認めるか否かを判断する機能を備えたもの
である。さらに他の発明のインサーキットエミュレータ
は、上記ＤＥＣ信号によりユーザプログラムの最後に実
行する命令の最後のマシンサイクルを決定する機能を備
えたものである。
作をするマイクロプロセッサ即ちターゲラ）ＣＰＵＳ、
６月つ曲のマシンサイクルで出力した命令アドレスによ
りフェッチした命令を現マシンサイクルでデコードする
か否かを示すＤＥＣ信号をターゲットＣＰＵＢから出力
する機能を備えたものである。また別な発明のインサー
キットエミュレータは上記ＤＥＣ信号により１つｍｆの
マシンサイクルで出力された命令アドレスをブレークポ
イントとして認めるか否かを判断する機能を備えたもの
である。さらに他の発明のインサーキットエミュレータ
は、上記ＤＥＣ信号によりユーザプログラムの最後に実
行する命令の最後のマシンサイクルを決定する機能を備
えたものである。
この発明におけるマイクロプロセッサ（ターゲットＣＰ
ＵＢ）は命令アドレスが有効か否かを示すＤＥＣ信号を
出力する。
ＵＢ）は命令アドレスが有効か否かを示すＤＥＣ信号を
出力する。
ブレークポイント検出回路Ｂは命令アドレスとブレーク
ポイントアドレスを比較し、一致した場合には更にＤＥ
Ｃ信号をチエツクし、ブレークポイントか否かを判断す
る。
ポイントアドレスを比較し、一致した場合には更にＤＥ
Ｃ信号をチエツクし、ブレークポイントか否かを判断す
る。
ユーザプログラム終了検出回路はＮＭＩ信号の変化ｉ＆
ＤＥｃ信号の監視を続け、ユーザプログラムの終了タイ
ミングを確定する。
ＤＥｃ信号の監視を続け、ユーザプログラムの終了タイ
ミングを確定する。
以下、この発明の一実施例を図について説明する。第１
図において、（９；は７エツチ、デコード。
図において、（９；は７エツチ、デコード。
実行の３段のパイプラインで動作するターゲットＣＰＬ
ＪＢ、［３１はターゲットＣＰ ＩＪ Ｂ ＋９＋の出
力する命令アドレス、（５）はユーザプログラムの最後
に実行される命令の最後のマシンサイクルを決定するユ
ーザプログラム終了検出回路、（６）はターゲットＣＰ
ＬＪ Ｂ １９１が１つ而のマシンサイクルで出力し
た命令アドレス（３）によりフェッチした命令を現マシ
ンサイクルでデコードするか否かを示す為にターゲット
ＣＰ Ｕ Ｂ ＋９＋が出力するＤＥＣ信号、（７）は
ユーザプログラム終了検知回路（５）がニーザブフグラ
ムの終了タイミングを示す為に出力する信号、（８）は
ターゲットＣＰ Ｕ Ｂ ＋９１の出力する命令アドレ
ス（３１と予め内部にもつレジスタに設定したブレーク
ポイントアドレスを比較し、更にＤＥＣ信号（６）をチ
エツクしてブレークポイントを設定したアドレスの命令
を実行したか否かを決定する機能を持ったブレークポイ
ント検出回路Ｂ、ｔ４１はこのブレークポイント検出回
路Ｂ（８）が出力し、上記ターゲットＣＰ Ｕ Ｂ ＋
９＋にブレークポイントの検出を通知する為のＮＭＩ
（ノンマスカブル割り込み）信号である。
ＪＢ、［３１はターゲットＣＰ ＩＪ Ｂ ＋９＋の出
力する命令アドレス、（５）はユーザプログラムの最後
に実行される命令の最後のマシンサイクルを決定するユ
ーザプログラム終了検出回路、（６）はターゲットＣＰ
ＬＪ Ｂ １９１が１つ而のマシンサイクルで出力し
た命令アドレス（３）によりフェッチした命令を現マシ
ンサイクルでデコードするか否かを示す為にターゲット
ＣＰ Ｕ Ｂ ＋９＋が出力するＤＥＣ信号、（７）は
ユーザプログラム終了検知回路（５）がニーザブフグラ
ムの終了タイミングを示す為に出力する信号、（８）は
ターゲットＣＰ Ｕ Ｂ ＋９１の出力する命令アドレ
ス（３１と予め内部にもつレジスタに設定したブレーク
ポイントアドレスを比較し、更にＤＥＣ信号（６）をチ
エツクしてブレークポイントを設定したアドレスの命令
を実行したか否かを決定する機能を持ったブレークポイ
ント検出回路Ｂ、ｔ４１はこのブレークポイント検出回
路Ｂ（８）が出力し、上記ターゲットＣＰ Ｕ Ｂ ＋
９＋にブレークポイントの検出を通知する為のＮＭＩ
（ノンマスカブル割り込み）信号である。
次に動作について説明する。
まず、ターゲットＣＰ Ｕ Ｂ ＋９１に出力させるＤ
ＥＣ（ｆ 号＋６１について説明する。この信号は毎マ
シンサイクルの開始直後に変化して１つ曲のマシンサイ
クルでターゲットＣＰ Ｕ Ｂ ＋９１の出力した命令
アドレス（３）によりフェッチした命令を現マシンサイ
クルでデコードするか否かを示す信号であり、ターゲッ
トＣＰ Ｕ Ｂ ＋９＋内部のデコーダ制圓信号より生
成する。
ＥＣ（ｆ 号＋６１について説明する。この信号は毎マ
シンサイクルの開始直後に変化して１つ曲のマシンサイ
クルでターゲットＣＰ Ｕ Ｂ ＋９１の出力した命令
アドレス（３）によりフェッチした命令を現マシンサイ
クルでデコードするか否かを示す信号であり、ターゲッ
トＣＰ Ｕ Ｂ ＋９＋内部のデコーダ制圓信号より生
成する。
この信号の機能をターゲットＣＰ Ｕ Ｂ １９１のパ
イプライン動作を示すタイミングチャートである第４図
でさらに説明する。第４図において、最初のマシンサイ
クルでターゲットＣＰ ＬＪ Ｂ ＋９＋の出力する命
令アドレス（３）のＮ−１によりフェッチされた命令は
２番目のマシンサイクルでデコードされ。
イプライン動作を示すタイミングチャートである第４図
でさらに説明する。第４図において、最初のマシンサイ
クルでターゲットＣＰ ＬＪ Ｂ ＋９＋の出力する命
令アドレス（３）のＮ−１によりフェッチされた命令は
２番目のマシンサイクルでデコードされ。
３番目のマシンサイクルで実行される有効な命令である
。この有効性を示す為にＤＥＣ信号（６）を２番目のマ
シンサイクル、即ちアドレスＮ−１によりフェッチされ
た命令のデコードサイクルでハイレベルにする。次に２
番目のマシンサイクルで出力される命令アドレス（３）
のＮによりフェッチされた命令はＮ−１番地の分岐命令
の成立によりＸ番地に分岐する為に無効な命令となるこ
とが２番目のマシンサイクルの終了時にわかるため３番
目のマシンサイクルでこの命令のデコードを行なわない
。この無効性を示す為に［）ＥＣ信号（６）を３番目の
マシンサイクル、即ちアドレスＮによりフェッチされた
命令のデコードサイクルでローレベルにする。同様の理
由で４番目、５番目のマシンサイクルでＤＥＣ信号はハ
イレベルになる。
。この有効性を示す為にＤＥＣ信号（６）を２番目のマ
シンサイクル、即ちアドレスＮ−１によりフェッチされ
た命令のデコードサイクルでハイレベルにする。次に２
番目のマシンサイクルで出力される命令アドレス（３）
のＮによりフェッチされた命令はＮ−１番地の分岐命令
の成立によりＸ番地に分岐する為に無効な命令となるこ
とが２番目のマシンサイクルの終了時にわかるため３番
目のマシンサイクルでこの命令のデコードを行なわない
。この無効性を示す為に［）ＥＣ信号（６）を３番目の
マシンサイクル、即ちアドレスＮによりフェッチされた
命令のデコードサイクルでローレベルにする。同様の理
由で４番目、５番目のマシンサイクルでＤＥＣ信号はハ
イレベルになる。
次にＤＥＣ信号（６）を用いてブレークポイント検出回
路Ｂ（８）がブレークポイントを検出する動作を第４図
、第５図により説明する。まず予めブレークポイント検
出回路Ｂ（８）にブレークポイントアドレスを設定して
おいた状態でユーザプログラムの実行を開始する。ユー
ザプログラムの実行中ブレークポイント検出回路Ｂ（８
）は毎マシンサイクル命令アドレス（３）とブレークポ
インドア・ドレスを比較し、一致した場合にはブレーク
ポイントの可能性があるので１次のマシンサイクルでｏ
Ｅｃｆｔ号ｔｓ＋のチエツクを行ないこの命令アドレス
（３）が有効なものかどうかを調べる。ここで第５図の
３番目のマシンサイクルの場合のようにＤＥＣ信号がハ
イレベルならば命令アドレス（３）は有効であり、実際
にブレークポイントアドレスの命令をデコードし実行す
ることになるので、ブレークポイント検出回路Ｂ ＋８
１１；ｉ Ｎ Ｍ ｌ ＋４１ｔ−ローレベルからハイ
レベルに変化させてターゲットＣＰ Ｕ Ｂ １９１に
ノンマスカブル割り込みをかけユーザプログラムの停止
とモニタプログラムの開始を命じる。この場合の全体と
してのブレークポイント検出時間及びそのうちのデコー
ド信号チエツク時間を第５図に示す。また第４図の３番
目のマシンサイクルの場合のようにＤＥＣ信号（６）が
図に示すチエツクポイントでローレベルならば、ブレー
クポイントアドレスと一致したことが図のブレークポイ
ント仮検出でわかった命令アドレス（３）によりフェッ
チした命令は無効となり、デコードも実行されないので
Ｎ Ｍ ｌ １４１を変化させない。
路Ｂ（８）がブレークポイントを検出する動作を第４図
、第５図により説明する。まず予めブレークポイント検
出回路Ｂ（８）にブレークポイントアドレスを設定して
おいた状態でユーザプログラムの実行を開始する。ユー
ザプログラムの実行中ブレークポイント検出回路Ｂ（８
）は毎マシンサイクル命令アドレス（３）とブレークポ
インドア・ドレスを比較し、一致した場合にはブレーク
ポイントの可能性があるので１次のマシンサイクルでｏ
Ｅｃｆｔ号ｔｓ＋のチエツクを行ないこの命令アドレス
（３）が有効なものかどうかを調べる。ここで第５図の
３番目のマシンサイクルの場合のようにＤＥＣ信号がハ
イレベルならば命令アドレス（３）は有効であり、実際
にブレークポイントアドレスの命令をデコードし実行す
ることになるので、ブレークポイント検出回路Ｂ ＋８
１１；ｉ Ｎ Ｍ ｌ ＋４１ｔ−ローレベルからハイ
レベルに変化させてターゲットＣＰ Ｕ Ｂ １９１に
ノンマスカブル割り込みをかけユーザプログラムの停止
とモニタプログラムの開始を命じる。この場合の全体と
してのブレークポイント検出時間及びそのうちのデコー
ド信号チエツク時間を第５図に示す。また第４図の３番
目のマシンサイクルの場合のようにＤＥＣ信号（６）が
図に示すチエツクポイントでローレベルならば、ブレー
クポイントアドレスと一致したことが図のブレークポイ
ント仮検出でわかった命令アドレス（３）によりフェッ
チした命令は無効となり、デコードも実行されないので
Ｎ Ｍ ｌ １４１を変化させない。
最後に、ＮＭＩ（４）とＤＥＣ信号（６）を用いてユー
ザプログラム終了検出回路（５）がユーザプログラムの
最後の命令の最後のマシンサイクルを検出する方法を説
明する。
ザプログラム終了検出回路（５）がユーザプログラムの
最後の命令の最後のマシンサイクルを検出する方法を説
明する。
第５図の例では、ブレークポイントを命令アドレスＮに
設定し、アドレスＮの命令の実行終了後にノンマスカブ
ル割り込みによりアドレス１からのモニタプログラムに
移行しているが、このアドレスＮの命令は２マシンサイ
クル分の余分の実ｍイクルが追加される命令であり、命
令の実行終了がその分だけ後にずれている。また実行サ
イクルの追加に対応してデコードサイクルにはＮＯＰサ
イクルが挿入される。ユーザプログラム終了検出回路（
５）は毎マシンサイクルＮ Ｍ Ｉ ＋４１をチエツク
して。
設定し、アドレスＮの命令の実行終了後にノンマスカブ
ル割り込みによりアドレス１からのモニタプログラムに
移行しているが、このアドレスＮの命令は２マシンサイ
クル分の余分の実ｍイクルが追加される命令であり、命
令の実行終了がその分だけ後にずれている。また実行サ
イクルの追加に対応してデコードサイクルにはＮＯＰサ
イクルが挿入される。ユーザプログラム終了検出回路（
５）は毎マシンサイクルＮ Ｍ Ｉ ＋４１をチエツク
して。
この信号がハイレベルになるのを待つ。第５図では３＠
目のマシンサイクルでＮ Ｍ Ｉ １４＋がハイレベル
に変化したことを検出してこのマシンサイクルがユーザ
プログラムの最後の命令のデコードサイクルであること
を知る。その後ユーザプログラム終了検出回路＋５）は
次のマシンサイクル（この例では４番目のマシンサイク
ル）からＤＥＣ信号（６）のチエツクを開始し、ユーザ
プログラムの最後の命令の最後のマシンサイクル（この
例では６番目のマシンサイクル）の検出を行う。まず４
番目のマシンサイクルでＤＥＣ信号（６）をチエツクす
るとローレベルなのでこのマシンサイクルは最後のマシ
ンサイクルでないことがわかる。次に５番目のマシンサ
イクルも同様にＤＥＣ信号＋６１がローレベルなので６
番目のマシンサイクルに移る。６番目のマシンサイクル
でＤＥＣ信号（６）をチエツクするとハイレベルなので
、ユーザプログラム終了検出回路（釧よ次の命令のデコ
ードサイクルが開始されたと判断し、それによりこの６
番目のマシンサイクルをユーザプログラムの最後の命令
の最後のマシンサイクル（実行サイクル）であると判断
して。
目のマシンサイクルでＮ Ｍ Ｉ １４＋がハイレベル
に変化したことを検出してこのマシンサイクルがユーザ
プログラムの最後の命令のデコードサイクルであること
を知る。その後ユーザプログラム終了検出回路＋５）は
次のマシンサイクル（この例では４番目のマシンサイク
ル）からＤＥＣ信号（６）のチエツクを開始し、ユーザ
プログラムの最後の命令の最後のマシンサイクル（この
例では６番目のマシンサイクル）の検出を行う。まず４
番目のマシンサイクルでＤＥＣ信号（６）をチエツクす
るとローレベルなのでこのマシンサイクルは最後のマシ
ンサイクルでないことがわかる。次に５番目のマシンサ
イクルも同様にＤＥＣ信号＋６１がローレベルなので６
番目のマシンサイクルに移る。６番目のマシンサイクル
でＤＥＣ信号（６）をチエツクするとハイレベルなので
、ユーザプログラム終了検出回路（釧よ次の命令のデコ
ードサイクルが開始されたと判断し、それによりこの６
番目のマシンサイクルをユーザプログラムの最後の命令
の最後のマシンサイクル（実行サイクル）であると判断
して。
ユーザプログラム終了信号（７）を変化させる。このよ
うにすることにより、最後の命令に対し何個のＮＯＰサ
イクルが挿入されても、最後のマシンサイクルの位置を
正しく判断することができる。第５図の場合はインサー
キットエミユ・レータ制御装置は図に示したように６番
目のマシンサイクルの終了時までをユーザプログラム、
それ以降をモニタプログラムと判断する。
うにすることにより、最後の命令に対し何個のＮＯＰサ
イクルが挿入されても、最後のマシンサイクルの位置を
正しく判断することができる。第５図の場合はインサー
キットエミユ・レータ制御装置は図に示したように６番
目のマシンサイクルの終了時までをユーザプログラム、
それ以降をモニタプログラムと判断する。
なお、上記実施例ではユーザプログラムの最後の命令の
最後のマシンサイクルとして実行サイクルの最後のサイ
クルを検出したが、この点を基準とすることで、その面
後のマシンサイクル、例えば最後のデコードサイクルな
どを検出することもできる。
最後のマシンサイクルとして実行サイクルの最後のサイ
クルを検出したが、この点を基準とすることで、その面
後のマシンサイクル、例えば最後のデコードサイクルな
どを検出することもできる。
〔発明の効果〕
以上のようにこの発明によればターゲットＣＰＵＢがＤ
ＥＣ信号を出力するようにし、このＤＥＣ信号を利用し
てブレークポイントの検出およびユーザプログラムの最
後の命令の最後のマシンサイクルの検出を出うように構
成したので、パイプライン動作をするターゲットＣＰｕ
Ｂ用のインサーキットエミュレータにおいても上記検出
が正確に行えるという効果がある。
ＥＣ信号を出力するようにし、このＤＥＣ信号を利用し
てブレークポイントの検出およびユーザプログラムの最
後の命令の最後のマシンサイクルの検出を出うように構
成したので、パイプライン動作をするターゲットＣＰｕ
Ｂ用のインサーキットエミュレータにおいても上記検出
が正確に行えるという効果がある。
第１図はこの発明の一実施例によるインサーキットエミ
ュレータのシステム構成図、第２図は従来のインサーキ
ットエミュレータのシステム構成図、第３図は従来のイ
ンサーキットエミュレータの動作を示すタイミングチャ
ート、第４図、第５図は何れもこの発明の一実施例の動
作を示すタイミングチャートである。 図中符号、（３）は命令アドレス、（４）はＮＭＩ信号
。 （５）はユーザプログラム終了検出回路、（６）はデコ
ード信号、 ｔ８１はブレークポイント検出回路Ｂ、１
９１はターゲットｃｐｕｓ。 なお１図中同一行号は同−又は相当部分を示す。
ュレータのシステム構成図、第２図は従来のインサーキ
ットエミュレータのシステム構成図、第３図は従来のイ
ンサーキットエミュレータの動作を示すタイミングチャ
ート、第４図、第５図は何れもこの発明の一実施例の動
作を示すタイミングチャートである。 図中符号、（３）は命令アドレス、（４）はＮＭＩ信号
。 （５）はユーザプログラム終了検出回路、（６）はデコ
ード信号、 ｔ８１はブレークポイント検出回路Ｂ、１
９１はターゲットｃｐｕｓ。 なお１図中同一行号は同−又は相当部分を示す。
Claims (3)
- （１）パイプライン動作をするマイクロプロセッサにお
いて、１つ前のマシンサイクルで出力した命令アドレス
によりフェッチした命令を現マシンサイクルでデコード
するか否かを示すＤＥＣ信号を出力することを特徴とす
るマイクロプロセッサ。 - （２）命令アドレスが予め指定した値に一致したときに
ユーザプログラムの実行を停止するブレークポイント機
能を備えたインサーキツトエミユレータにおいて、特許
請求の範囲請求項１に記載のＤＥＣ信号により１つ前の
マシンサイクルで出力された命令アドレスをブレークポ
イントとして認めるか否かの判断機能を備えたことを特
徴とするインサーキツトエミユレータ。 - （３）ユーザプログラムの実行を停止した後、直ちにモ
ニタプログラムの実行を開始するインサーキツトエミユ
レータにおいて、特許請求の範囲請求項１に記載のＤＥ
Ｃ信号によりユーザプログラムの最後に実行する命令の
最後のマシンサイクルを認識する機能を備えたことを特
徴とするインサーキツトエミユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316993A JPH02162435A (ja) | 1988-12-15 | 1988-12-15 | マイクロプロセツサよびインサーキツトエミユレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316993A JPH02162435A (ja) | 1988-12-15 | 1988-12-15 | マイクロプロセツサよびインサーキツトエミユレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162435A true JPH02162435A (ja) | 1990-06-22 |
Family
ID=18083219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63316993A Pending JPH02162435A (ja) | 1988-12-15 | 1988-12-15 | マイクロプロセツサよびインサーキツトエミユレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0477933A (ja) * | 1990-07-19 | 1992-03-12 | Nec Corp | 評価用マイクロプロセッサ |
-
1988
- 1988-12-15 JP JP63316993A patent/JPH02162435A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0477933A (ja) * | 1990-07-19 | 1992-03-12 | Nec Corp | 評価用マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710866A (en) | Method and apparatus for validating prefetched instruction | |
| JP5905911B2 (ja) | シングルステップ実行を用いる診断コード | |
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| JP2513417B2 (ja) | 情報処理装置 | |
| US10970191B2 (en) | Semiconductor device and debug method | |
| US4757445A (en) | Method and apparatus for validating prefetched instruction | |
| JPH02162435A (ja) | マイクロプロセツサよびインサーキツトエミユレータ | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JP2808757B2 (ja) | デバッグ用マイクロプロセッサ | |
| EP0155275B1 (en) | Prefetch validation | |
| KR920003909B1 (ko) | 디버깅지원회로 | |
| JP3633747B2 (ja) | マイクロプロセッサのプログラムデバッグ装置 | |
| JPH06202907A (ja) | デバッグ支援装置 | |
| JPS6148181B2 (ja) | ||
| JPH0814779B2 (ja) | 演算制御装置の初期化方法 | |
| JPH0682323B2 (ja) | デバッグ用マイクロプロセッサ | |
| JPS632922Y2 (ja) | ||
| JPS6029840A (ja) | 実行プログラムの中断方式 | |
| JP2734382B2 (ja) | インサーキットエミュレータおよびそのデバッグ方法 | |
| JP2000347880A (ja) | 割り込みコントローラおよびマイクロコンピュータ | |
| JPS58158747A (ja) | プログラマブル・コントロ−ラ | |
| JPS63214856A (ja) | デ−タ処理装置のデ−タ保護制御方式 | |
| JPH09319592A (ja) | マイクロコンピュータ | |
| JPH04310138A (ja) | データ伝送装置のデバッグ方法 | |
| JPH04306743A (ja) | 集積回路マイクロプロセッサのデバッグ支援システム |