JPS6148181B2 - - Google Patents
Info
- Publication number
- JPS6148181B2 JPS6148181B2 JP56171498A JP17149881A JPS6148181B2 JP S6148181 B2 JPS6148181 B2 JP S6148181B2 JP 56171498 A JP56171498 A JP 56171498A JP 17149881 A JP17149881 A JP 17149881A JP S6148181 B2 JPS6148181 B2 JP S6148181B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- execution
- common bus
- unit
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/362—Debugging of software
- G06F11/3648—Debugging of software using additional hardware
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3471—Address tracing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、命令先取り方式を採用した情報処理
システムにおける実行命令逐行状態のモニタ方式
に関するものである。
システムにおける実行命令逐行状態のモニタ方式
に関するものである。
一般に、電子計算機、プログラマブル・コント
ローラ等のストアードプログラム方式の情報処理
システムにおいては、記述されたプログラムの流
れに応じて処理が逐行される。このようなプログ
ラムに誤りがあつてはならない。プログラムの誤
りには文法的な誤りと論理的な誤りがあり、前者
は原始プログラムを機械語に翻訳するアセンブ
ラ、コンパイラにより検出し、後者についてはシ
ミユレータ及び装置自身の動作確認にて検出す
る。装置自身の動作確認の為には外部から処理の
逐行状態を知る必要が有り、モニタ機能が必須の
ものである。
ローラ等のストアードプログラム方式の情報処理
システムにおいては、記述されたプログラムの流
れに応じて処理が逐行される。このようなプログ
ラムに誤りがあつてはならない。プログラムの誤
りには文法的な誤りと論理的な誤りがあり、前者
は原始プログラムを機械語に翻訳するアセンブ
ラ、コンパイラにより検出し、後者についてはシ
ミユレータ及び装置自身の動作確認にて検出す
る。装置自身の動作確認の為には外部から処理の
逐行状態を知る必要が有り、モニタ機能が必須の
ものである。
特に装置の実稼動状態におけるモニタ機能（オ
ン・ライン・モニタ）は重要なものである。
ン・ライン・モニタ）は重要なものである。
このようなモニタ機能は装置の処理効率及び信
頼性を損う事のない、容易で簡便な方法にて実現
する事が望ましい。
頼性を損う事のない、容易で簡便な方法にて実現
する事が望ましい。
第１図はかかるモニタ機能を備えた情報処理シ
ステムの一構成例を示すブロツク図である。同図
において、１は共通バス、２はバス制御ユニツ
ト、３は中央処理ユニツト（CPU）、４はメモ
リ・ユニツト、５は入出力ユニツト、６はモニ
タ・インタフエース・ユニツト、７はモニタ・ユ
ニツト、である。
ステムの一構成例を示すブロツク図である。同図
において、１は共通バス、２はバス制御ユニツ
ト、３は中央処理ユニツト（CPU）、４はメモ
リ・ユニツト、５は入出力ユニツト、６はモニ
タ・インタフエース・ユニツト、７はモニタ・ユ
ニツト、である。
第１図において、中央処理ユニツト３はメモ
リ・ユニツト４に記述されたプログラムを共通バ
ス１を介して、順次取り込みメモリ・ユニツト４
及び入出力ユニツト５を参照しながら解釈・実行
する。また、処理結果は共通バス１を介して、メ
モリ・ユニツト４及び入出力ユニツト５に出力す
る。尚、共通バス１はバス制御ユニツト２により
制御する。このような情報処理システムにおい
て、処理の逐行状態をモニタする一般的な方法
は、共通バス１に出力される情報をモニタ・イン
ターフエース・ユニツト６により収集し、モニ
タ・ユニツト７に出力することによりモニタする
方法である。
リ・ユニツト４に記述されたプログラムを共通バ
ス１を介して、順次取り込みメモリ・ユニツト４
及び入出力ユニツト５を参照しながら解釈・実行
する。また、処理結果は共通バス１を介して、メ
モリ・ユニツト４及び入出力ユニツト５に出力す
る。尚、共通バス１はバス制御ユニツト２により
制御する。このような情報処理システムにおい
て、処理の逐行状態をモニタする一般的な方法
は、共通バス１に出力される情報をモニタ・イン
ターフエース・ユニツト６により収集し、モニ
タ・ユニツト７に出力することによりモニタする
方法である。
従来の実行命令逐行状態モニタ方式を第２図お
よび第３図を参照して具体的に説明する。
よび第３図を参照して具体的に説明する。
第２図は従来のモニタ方式の要部を示す詳細ブ
ロツク図であり、第３図は第２図の回路の動作説
明に必要な諸信号のタイミング図である。
ロツク図であり、第３図は第２図の回路の動作説
明に必要な諸信号のタイミング図である。
第２図において、１は共通バス、６はモニタ・
インタフエース・ユニツト、２３はアドレス・デ
ータレジスタ、２４は命令データレジスタ、２６
はバツフア・メモリ、である。
インタフエース・ユニツト、２３はアドレス・デ
ータレジスタ、２４は命令データレジスタ、２６
はバツフア・メモリ、である。
第２図、第３図を参照して動作を説明する。中
央処理ユニツトはプログラム（命令）を取り込む
タイミングにてFETCH信号（第３図参照）を共
通バス１に出力する。FETCH信号を出力する時
には中央処理ユニツト内のプログラムの流れを制
御するプログラムカウンタによつて参照メモリ・
アドレスがアドレス・データ（第３図参照）とし
て、共通バス１に出力されている。メモリ・ユニ
ツトはFETCH信号及びアドレス・データを受信
すると所定のメモリ内情報を命令データ（第３図
参照）として共通バス１に出力し、データ確立の
タイミングで続み取りOK信号（第３図参照）を
出力する。中央処理ユニツトは続み取りOK信号
受信にてFETCH信号を落すと共に、命令データ
を取り込み命令の解釈・実行にうつる。この時モ
ニタ・インタフエース・ユニツト６は、共通バス
１における情報を監視していて、FETCH信号の
立下り２５のタイミングにて、アドレス・データ
及び命令・データをレジスタ２３，２４に取り込
む。そして、FETCH信号立下りの次のクロツク
にてレジスタ情報をバツフア・メモリ２６に転送
し、実行命令のモニタ機能を達成する。
央処理ユニツトはプログラム（命令）を取り込む
タイミングにてFETCH信号（第３図参照）を共
通バス１に出力する。FETCH信号を出力する時
には中央処理ユニツト内のプログラムの流れを制
御するプログラムカウンタによつて参照メモリ・
アドレスがアドレス・データ（第３図参照）とし
て、共通バス１に出力されている。メモリ・ユニ
ツトはFETCH信号及びアドレス・データを受信
すると所定のメモリ内情報を命令データ（第３図
参照）として共通バス１に出力し、データ確立の
タイミングで続み取りOK信号（第３図参照）を
出力する。中央処理ユニツトは続み取りOK信号
受信にてFETCH信号を落すと共に、命令データ
を取り込み命令の解釈・実行にうつる。この時モ
ニタ・インタフエース・ユニツト６は、共通バス
１における情報を監視していて、FETCH信号の
立下り２５のタイミングにて、アドレス・データ
及び命令・データをレジスタ２３，２４に取り込
む。そして、FETCH信号立下りの次のクロツク
にてレジスタ情報をバツフア・メモリ２６に転送
し、実行命令のモニタ機能を達成する。
このような方式は第４図の流れ図に示すように
命令の取り込み、解釈（命令のデコード）、実行
の各処理がシーケンシヤルに行なわれる場合にお
いては有効である。しかしながら、命令の実行段
階と、次に実行すべき命令の取出し段階とが並行
して存在するような命令先取り制御方式を採用し
た情報処理システムにおいては、第５図の流れ図
に見られるように、命令実行と並行して次の命令
の取り込みを行ない、その後割込みの有無をチエ
ツクする。その為、割込要求があつた場合は取り
込んだ命令は無効とし新たに命令の取り込みを行
なう。
命令の取り込み、解釈（命令のデコード）、実行
の各処理がシーケンシヤルに行なわれる場合にお
いては有効である。しかしながら、命令の実行段
階と、次に実行すべき命令の取出し段階とが並行
して存在するような命令先取り制御方式を採用し
た情報処理システムにおいては、第５図の流れ図
に見られるように、命令実行と並行して次の命令
の取り込みを行ない、その後割込みの有無をチエ
ツクする。その為、割込要求があつた場合は取り
込んだ命令は無効とし新たに命令の取り込みを行
なう。
このように命令の取り込み、解釈、実行処理が
シーケンシヤルに行なわれない、命令先取り方式
の中央処理ユニツトを従来方式でモニタすると、
命令の取り込みのみで、実行されなかつた命令を
も実行されたかのように誤つてモニタするという
欠点がある。
シーケンシヤルに行なわれない、命令先取り方式
の中央処理ユニツトを従来方式でモニタすると、
命令の取り込みのみで、実行されなかつた命令を
も実行されたかのように誤つてモニタするという
欠点がある。
この発明は、中央処理ユニツトの処理効率及び
信頼性を損う事なく、簡便なハード・ウエアの追
加にて、上述した欠点を除去し、実行された命令
のみをモニタするモニタ方式を提供することにあ
る。
信頼性を損う事なく、簡便なハード・ウエアの追
加にて、上述した欠点を除去し、実行された命令
のみをモニタするモニタ方式を提供することにあ
る。
本発明の構成の要点は、共通バスにモニタ・イ
ンタフエース・ユニツトを接続し、情報処理シス
テムが共通バスを介して実行命令を先取りすると
きに、前記インタフエース・ユニツトに命令デー
タを仮に取り込み、情報処理システムにおいて先
取りした実行命令の解釈または実行処理を行なう
ときに該システムから共通バス上に送出される実
行信号によつて、仮に取り込んだ前記命令データ
を前記インタフエース・ユニツトに正式に取り込
むことにより、情報処理システムの実行命令逐行
をモニタするようにした点にある。
ンタフエース・ユニツトを接続し、情報処理シス
テムが共通バスを介して実行命令を先取りすると
きに、前記インタフエース・ユニツトに命令デー
タを仮に取り込み、情報処理システムにおいて先
取りした実行命令の解釈または実行処理を行なう
ときに該システムから共通バス上に送出される実
行信号によつて、仮に取り込んだ前記命令データ
を前記インタフエース・ユニツトに正式に取り込
むことにより、情報処理システムの実行命令逐行
をモニタするようにした点にある。
次に図を参照して本発明の一実施例を説明す
る。第６図は本発明の一実施例の動作を示す流れ
図であり、第７図は本発明の一実施例の動作説明
に必要な諸信号のタイミング図である。これらの
図に見られるように、本発明の実施例において
は、命令の取り込み後又は割込判定の後、解釈処
理時もしくは実行処理時に実行状態になつた事を
示す実行信号（EXECUTE信号）を中央処理ユ
ニツトが共通バスに出力する。そして、（第２
図、第７図を参照されたい）モニタ・インタフエ
ース・ユニツト６は共通バス１の情報を監視して
いて、FETCH信号の立下り２５のタイミングに
てアドレス・データ及び命令データをレジスタ２
３，２４に取り込み、次にEXECUTE信号（第
７図）にてレジスタ情報２３，２４をバツフア・
メモリ２６に転送し、実行命令のモニタ機能を達
成する。このようにすれば、実行された命令のみ
をモニタすることができる。
る。第６図は本発明の一実施例の動作を示す流れ
図であり、第７図は本発明の一実施例の動作説明
に必要な諸信号のタイミング図である。これらの
図に見られるように、本発明の実施例において
は、命令の取り込み後又は割込判定の後、解釈処
理時もしくは実行処理時に実行状態になつた事を
示す実行信号（EXECUTE信号）を中央処理ユ
ニツトが共通バスに出力する。そして、（第２
図、第７図を参照されたい）モニタ・インタフエ
ース・ユニツト６は共通バス１の情報を監視して
いて、FETCH信号の立下り２５のタイミングに
てアドレス・データ及び命令データをレジスタ２
３，２４に取り込み、次にEXECUTE信号（第
７図）にてレジスタ情報２３，２４をバツフア・
メモリ２６に転送し、実行命令のモニタ機能を達
成する。このようにすれば、実行された命令のみ
をモニタすることができる。
次に中央処理ユニツトがマイクロ・プログラム
制御方式のユニツトである場合にEXECUTE信
号出力手段の具体例を説明する。
制御方式のユニツトである場合にEXECUTE信
号出力手段の具体例を説明する。
メモリ・ユニツトに記述されたプログラム（命
令）は、中央処理ユニツトの命令レジスタに取り
込まれ、命令コード（機械語）によつてインター
プリタプログラムへの分岐の後実行される。ここ
に、命令コードによる分岐を命令の解釈処理、イ
ンタープリタプログラムによる実行を命令の実行
処理と呼ぶ。第８図に解釈、実行処理のマイク
ロ・プログラム構造例を示す。この事から第９図
に示すようにマイクロ・プログラム・コントロー
ル・フイールドにEXECUTE信号制御フイール
ドを１ビツト付加し、解釈処理において
EXECUTE信号を出力するようにする事により
容易に実現できる。
令）は、中央処理ユニツトの命令レジスタに取り
込まれ、命令コード（機械語）によつてインター
プリタプログラムへの分岐の後実行される。ここ
に、命令コードによる分岐を命令の解釈処理、イ
ンタープリタプログラムによる実行を命令の実行
処理と呼ぶ。第８図に解釈、実行処理のマイク
ロ・プログラム構造例を示す。この事から第９図
に示すようにマイクロ・プログラム・コントロー
ル・フイールドにEXECUTE信号制御フイール
ドを１ビツト付加し、解釈処理において
EXECUTE信号を出力するようにする事により
容易に実現できる。
この発明によれば、共通バスに命令取り込みの
タイミングにてFETCH信号が、また解釈、実行
のタイミングにてEXECUTE信号が出力される
為、モニタ・インタフエース・ユニツトはこれら
の信号により「命令先取り制御方式」の場合にお
いても正しく実行命令のモニタ機能を達成するこ
とができる。
タイミングにてFETCH信号が、また解釈、実行
のタイミングにてEXECUTE信号が出力される
為、モニタ・インタフエース・ユニツトはこれら
の信号により「命令先取り制御方式」の場合にお
いても正しく実行命令のモニタ機能を達成するこ
とができる。
また、EXECUTE信号出力の為には、命令の
マイクロ・プログラム・コントロール・フイール
ドに追加の１ビツトを要し、且つ共通バスに信号
線を一本余分に要するだけでありその構成は簡単
である。更にEXECUTE信号の制御は全ての命
令に共通である解釈処理の段階で並行して行なえ
る為中央処理ユニツトの処理効率を損なう事なく
容易な手段で達成できる。
マイクロ・プログラム・コントロール・フイール
ドに追加の１ビツトを要し、且つ共通バスに信号
線を一本余分に要するだけでありその構成は簡単
である。更にEXECUTE信号の制御は全ての命
令に共通である解釈処理の段階で並行して行なえ
る為中央処理ユニツトの処理効率を損なう事なく
容易な手段で達成できる。
この発明は、以上説明した命令先取り制御方式
の場合だけでなく、「命令ｎ個先取り制御方式」
（但し、ｎは任意の整数）の場合にも適用でき
る。
の場合だけでなく、「命令ｎ個先取り制御方式」
（但し、ｎは任意の整数）の場合にも適用でき
る。
第１図は命令実行のモニタ機能を備えた情報処
理システムの一構成例を示すブロツク図、第２図
は従来のモニタ方式の要部を示す詳細ブロツク
図、第３図は第２図の回路の動作説明に必要な諸
信号のタイミング図、第４図は情報処理システム
において命令の取り込み、解釈、実行の各処理が
シーケンシヤルに行なわれる場合の動作の流れ
図、第５図は命令先取り方式が実行される場合の
動作の流れ図、第６図は本発明の一実施例の動作
を示す流れ図、第７図は本発明の一実施例の動作
説明に必要な諸信号のタイミング図、第８図は解
釈、実行処理のマイクロプログラム構造例を示す
説明図、第９図は本発明において使用するマイク
ロプログラム命令のフオーマツトを示す説明図、
である。 符号説明 １……共通バス、２……バス制御ユ
ニツト、３……中央処理ユニツト、４……メモ
リ・ユニツト、５……入出力ユニツト、６……モ
ニタ・インタフエース・ユニツト、７……モニ
タ・ユニツト、２３……アドレス・データレジス
タ、２４……命令データレジスタ、２５……
FETCH信号の立下り信号、２６……バツフアメ
モリ。
理システムの一構成例を示すブロツク図、第２図
は従来のモニタ方式の要部を示す詳細ブロツク
図、第３図は第２図の回路の動作説明に必要な諸
信号のタイミング図、第４図は情報処理システム
において命令の取り込み、解釈、実行の各処理が
シーケンシヤルに行なわれる場合の動作の流れ
図、第５図は命令先取り方式が実行される場合の
動作の流れ図、第６図は本発明の一実施例の動作
を示す流れ図、第７図は本発明の一実施例の動作
説明に必要な諸信号のタイミング図、第８図は解
釈、実行処理のマイクロプログラム構造例を示す
説明図、第９図は本発明において使用するマイク
ロプログラム命令のフオーマツトを示す説明図、
である。 符号説明 １……共通バス、２……バス制御ユ
ニツト、３……中央処理ユニツト、４……メモ
リ・ユニツト、５……入出力ユニツト、６……モ
ニタ・インタフエース・ユニツト、７……モニ
タ・ユニツト、２３……アドレス・データレジス
タ、２４……命令データレジスタ、２５……
FETCH信号の立下り信号、２６……バツフアメ
モリ。
Claims (1)
- １ 命令実行部と、該実行部において或る命令の
実行中に、次に実行すべき命令を共通バスを介し
て先取りする命令先取り部とを有してなる情報処
理システムに対する実行命令逐行状態のモニタ方
式であつて、前記共通バスにモニタ・インタフエ
ース・ユニツトを接続し、情報処理システムが共
通バスを介して実行命令を先取りするときに、前
記インタフエース・ユニツトに命令データを仮に
取り込み、情報処理システムにおいて先取りした
実行命令の解釈または実行処理を行なうときに該
システムから共通バス上に送出される実行信号に
よつて、仮に取り込んだ前記命令データを前記イ
ンタフエース・ユニツトに正式に取り込むことに
より、情報処理システムの実行命令逐行をモニタ
するようにしたことを特微とする実行命令逐行状
態のモニタ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171498A JPS5875256A (ja) | 1981-10-28 | 1981-10-28 | 実行命令遂行状態のモニタ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171498A JPS5875256A (ja) | 1981-10-28 | 1981-10-28 | 実行命令遂行状態のモニタ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5875256A JPS5875256A (ja) | 1983-05-06 |
| JPS6148181B2 true JPS6148181B2 (ja) | 1986-10-23 |
Family
ID=15924208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56171498A Granted JPS5875256A (ja) | 1981-10-28 | 1981-10-28 | 実行命令遂行状態のモニタ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875256A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969853A (ja) * | 1982-10-15 | 1984-04-20 | Fujitsu Ltd | 履歴情報記録圧縮方式 |
| JPH0233631A (ja) * | 1988-07-22 | 1990-02-02 | Fujitsu Ltd | 先行制御トレース方式 |
-
1981
- 1981-10-28 JP JP56171498A patent/JPS5875256A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5875256A (ja) | 1983-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1040158C (zh) | 具有用于访问空闲模式的运行/停止端的微处理器 | |
| EP0313097A2 (en) | Microcomputer system including master processor and slave processor | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| JP2513417B2 (ja) | 情報処理装置 | |
| KR100263262B1 (ko) | 마이크로프로세서 | |
| JPS6148181B2 (ja) | ||
| JPH1031595A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JP2002163126A (ja) | デバッグ用ｃｐｕに内蔵のイベント検出回路、イベント検出方法および外部周辺回路 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JP2808757B2 (ja) | デバッグ用マイクロプロセッサ | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JP2927751B2 (ja) | 情報処理装置及び情報処理方法及びスケジューリング装置 | |
| JPS632922Y2 (ja) | ||
| JPH0728669A (ja) | マイクロプロセッサ | |
| JP2644104B2 (ja) | マイクロプロセッサ | |
| JPS6022768B2 (ja) | デ−タ処理方法 | |
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JPS63142449A (ja) | 制御メモリに対するパトロ−ルチエツク方式 | |
| JPH0149975B2 (ja) | ||
| JPH04290130A (ja) | プロセッサのエラー管理方式 | |
| JPH0695926A (ja) | ホルトアドレス保持機能を有する情報処理装置及び情報処理装置のホルトアドレス保持方法 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH05216701A (ja) | 入出力命令のリカバリタイム調整回路 | |
| JPH02162435A (ja) | マイクロプロセツサよびインサーキツトエミユレータ |