JPH02163855A - 入出力制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明はデータ処理装置の入出力制御方式に関し、 システムリセットの発生により実行中のコマンドを強制
終了させた入出力制御装置において、コマンド再入力時
に強制終了時の実行状態からのコマンド実行を可能とす
ることを目的とし、中央処理装置、主記憶装置及びチャ
ネル制御装置より構成される主制御部と、該チャネル制
御装置と人出カバスフを介して入出力装置のインタフェ
ース制御を実行する入出力制御装置よりなるデータ処理
システムにおいて、 前記チャネル制御装置と入出力制御装置の間に前記主制
御部よりのシステムリセット信号を伝送するシステムリ
セット信号バス、入出力制御装置内に該システムリセッ
ト信号の入力を表示するシステムリセット入力表示部を
設け、かつ前記入出力側ｆ２１装置内に、前記システム
リセット人力表示部によりシステムリセット信号の入力
を認識して該入出力制御装置がコマンド実行中であるか
否かを識別する手段と、該入出力制御コ酊装置がコマン
ド実行中である場合にシステムリセット直前まで実行し
ていたコマンドの実行状態を該入出力制御装置内に記憶
したのち前記コマンドの実行を強制終了させ該入出力制
御装置を初期設定する手段と、前記システムリセット信
号が除かれた後に前記強制終了させたコマンドが再入力
された場合に前記強制終了時点のコマンド実行状態より
該コマンドの実行を開始可能とする手段を備えるように
構成する。

〔産業上の利用分野〕

本発明は、データ処理装置の入出力制御方式に関する。

近年、データ処理装置における入出力装置の処理能力及
び記憶容量は著しく増大しており、例えばハードディス
ク装置など、その記憶容量は疫めて大きなものとなって
いる。これに伴ってデータ処理装置の中央処理装置、主
記憶装置、チャネル制御装置などからなる主制御部から
入出力制御装置を介して入出力装置にコマンドを送った
場合、入出力制御装置における実行時間が極めて大きく
なるものも少なくない。特に入出力制御装置がハードデ
ィスク装置に対して全面読出し／書込み試験を実行する
場合などは、長時間の試験となることが多い。ところが
、このような長時間の動作中には主制御部よりコマンド
の実行とは非同期にシステムリセット信号が入出力制御
装置に入力される可能性も少なくない。

システムリセット信号が入力されると実行中のコマンド
は強制終了され、入出力制御装置は初期設定されるため
、システムリセット状態が解除され、再度コマンドを実
行させるときには、主制御部は入出力制御装置を起動し
、改めて始めからコマンドを実行させる必要がある。こ
のため、システムリセットが行なわれた場合に、コマン
ドを実行中の入出力制御装置の実行状態を記憶し、コマ
ンドを再開するときにシステムリセットによる強制終了
時点の実行状態からコマンドの実行を再開できるような
入出力制御方式が必要となってきている。

（従来の技術） 第３図は従来のデータ処理装置における入出力制御方式
の一実施例の構成図である。

図において、１１はデータ処理装置の主制御部、１２は
中央処理装置、１３は主記憶装置、１４はチャネル制御
装置、１５は入出力制御装置、１５ａ−１５ｆは入出力
制御装置１５内の構成部分で、１５ａはマイクロプロセ
ッサ（ＭＰＵ）　、１５　ｂは制御レジスタ、１５ｃは
入出力バスインタフエース制御部、１５ｄは読出し専用
メモリ　（ＲＯＭ）、１５ｅはランダムアクセス・メモ
リ（ＲＡＭ）、１５ｆはハードディスク制御装置、１６
ａはハードディスク装置、１７は入出力バス、である。

第３図において、例えばハードディスクの全面続出し／
書込み試験を実行する場合、主制御部１１より入出力バ
ス１７を通し入出力制御装置１５に対してコマンドを送
る。該コマンドは入出力制御装置１５内の入出力バスイ
ンタフエース制御部１５ｃを介して入出力制御装置１５
内において主制御部１１との間のソフトウェアインタフ
ェースの役割を持つ制御レジスタ１５ｂに受入られ、マ
イクロプロセンサ１．５　ａに伝えられる。マイクロプ
ロセッサ１５ａは読出し専用メモリ１５ｄに記憶されて
いる入出力制御プログラムなどを用いて内部制御を行い
、前記コマンド、この場合はハードディスク１６ａの全
面読出し／書込み試験を実行する。

今、上記の如くコマンドを実行中に、主制御部１１より
入出力バス１７を通してシステムリセット信号が入力さ
れると、該信号は入出力バスインタフエース制御部１５
ｃなどを介してマイクロプロセッサ１５ａに伝えられ、
マイクロプロセッサ１５ａは上記のコマンドの実行を強
制終了させ、続出専用メモリ１５ｄ内に記憶されている
初期設定プログラムを実行する。このため、制御レジス
タ１５ｂ内及びランダムアクセス・メモリ１５ｅ内に記
憶されている実行中の情報等は全部クリアされ、入出力
制御装置１５は初期設定状態となる。

前記システムリセットは、通常主制御部１１の管理下で
実行されるが、システム障害の発生時等においてはシス
テムを再構成するために、実行処理とは非同期でハード
的に入出力制御装置１５等のシステム構成装置類を強制
的に初期設定する。

このため、入出力制御装置１５がシステムリセットに入
る直前にどこまで入出力制御装置１５がコマンドを実行
したかは入出力制御装置１５内にも主制御部１１内にも
記憶されていない状態となる。

システムリセットの状態が解除されると、主制御部１１
は先に実行していたコマンドを改めて入出力制御「装置
１５に送る。しかしながら、前記の如く先のコマンドが
どこまで実行されていたかの記録はどこにも残されてい
ないため、再度投入されるコマンドは全く新規のコマン
ドとして投入され、入出力制御装置１５は該コマンドを
始めから実行することとなる。従って、システムリセッ
ト前に長時間にわたってハードディスクの読出し／書込
み試験が実行されていたとしても再度始めから試験する
こととなり、コマンドの実行時間が徒に増大する結果と
なっている。

〔発明が解決しようとする課題〕

以上の如く、従来の入出力制御方式においてはコマンド
実行中にシステムリセットが入力されると、実行中のコ
マンドは強制終了され、入出力制御装置が初期設定され
るため、システムリセット状態が解消した後、前記コマ
ンドを始めから実行しなければならないと言う問題があ
った。

本発明は、システムリセットの発生により実行中のコマ
ンドを強制終了させた入出力制御装置において、コマン
ド再入力時に強制終了時の実行状態からのコマンド実行
を可能とすることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

図において、１はデータ処理装置の主制御部で、中央処
理装置（ＣＰＵ）２、主記憶装置（ＭＭ）３及びチャネ
ル制御装置（ＣＨＣ）４からなる。

５は前記チャネル制御装置４と入出力装置６の間のイン
タフェース制御を実行する入出力制御装置、５ａは図示
省略された機器類を含め入出力側ｔｆｆｌ装置１５の内
部制御を行なうマイクロプロセンサ（ＭＰＵ）、１５ｂ
は入出力制御装置５において前記主制御部１と入出力制
御装置５の間で処理情報授受の役割を持つ制御レジスタ
、６は入出力装置、７はチャネル制御装置４と入出力制
御装置５間の情報転送を行なう入出力バス、８は主制御
部１よりのシステムリセット信号を受信して記憶するシ
ステムリセット入力表示部、９は前記入出力バスフの一
部として設けられシステムリセット信号を伝送するシス
テムリセット信号バスである。

本発明は、上記の構成とともに以下の如き手段を有して
いる。即ち、入出力制御装置５がコマンド実行中に、主
制御部１においてシステムリセット状態が発生した時は
、主制御部１よりシステムリセット信号バス９を通して
入出力制御装置５にシステムリセット信号が送られ、シ
ステムリセット入力表示部８においてこれを記憶する。

システムリセット信号は同時にマイクロプロセッサ５ａ
にも伝えるため、マイクロプロセッサ５ａは初期設定の
処理に入るが、その際に前記システムリセット入力表示
部８にシステムリセット信号の表示の有無を確認する。

該システムリセット信号が表示されていることを認識し
た時は、電源投入時の如き無条件の初期設定と区別し、
コマンド実行中か否かの識別に入る。もしコマンド実行
中であればコマンドの実行状態を制御レジスタ５ｂに保
存し、しかるのちにコマンドを強制終了させて入出力制
御装置５を初期設定する。

システムリセットの状態が解除され、先に実行していた
コマンドが主制御部１より再入力されたときには、マイ
クロプロセッサ５ａ及び制御レジスタ５ｂにより前回の
コマンドの実行状態を調べ、システムリセットによる強
制終了以前に実行済みの部分を除いてコマンドを実行さ
せる。

〔作　用〕

第１図において、入出力装置を動作させる場合、主制御
部１より入出力バスフを通し入出力制御装置５に対して
コマンドを送る。該コマンドは入出力制御装置５内の制
御レジスタ５ｂを介してマイクロプロセッサ５ａに伝え
られ、該マイクロプロセッサ５ａが図示省略された入出
力制御装置５内の関連回路等を含めて内部制御を行い該
コマンドを実行する。

上記コマンド実行中に、主制御部１においてシステムリ
セットの状態が発生すると、主制御部１はシステムリセ
ット信号バス９を通じて入出力制御装置５に対してシス
テムリセット信号を送る。

入出力制御装置５は該信号をシステムリセット入力表示
部８に記憶すると同時に、該システムリセット信号をマ
イクロプロセッサ５ａ及び制御レジスタ５ｂにも伝える
。マイクロプロセッサ５ａはこれにより初期設定動作に
入るが、先ず前記システムリセット入力表示部８にアク
セスし、システムリセット入力の表示の有無を調べる。

システムリセット人力の表示があれば、図示省略したメ
モリ内のコマンドの実行状態を確認し、制御レジスタ５
ｂ内に保存する。以上の終了により、マイクロプロセッ
サ５ａは実行中のコマンドの実行を強制終了させ、入出
力制御装置５を初期設定する。

システムリセットの状態が解除された後、先に実行中断
したコマンドを再度実行させる場合、主制御部ｌはコマ
ンドを改めて入出力制御装置５に送る。制御レジスタ５
ｂはこのコマンドを受信すると保存しである前回のコマ
ンドの実行状態を調べて主制御部ｌに送り、該主制御部
ｌから再開個所の指示を得、入出力制御装置５はこれに
より、システムリセット以前に実行済みの部分を除いて
コマンドの実行を再開することができる。

〔実施例〕

第２図は本発明の一実施例の構成図であり、入出力装置
としてハードディスク装置を使用している例を示してい
る。

図において、第１図と同じものは同一の記号を用い、１
はデータ処理装置の主制御部、２は中央処理装置、３は
主記憶装置、４はチャネル制御装置、５は入出力制御装
置、５８〜５ｆは入出力制御装置５内の構成部分で、５
ａはマイクロプロセンサ、５ｂは制御レジスタ、５Ｃは
入出力バスインタフエース制御部、５ｄは読出し専用メ
モリ（ＲＯＭ）　、５　ｅはランダムアクセス・メモリ
（ＲＡＭ）　、５　ｆはハードディスク制御装置（ＨＤ
Ｃ）である。また、６ａはハードディスク装置（ＨＤＤ
）、７は入出力バスである。８はシステムリセット入力
表示部でフリップ・フロップ回路により構成される。ま
た、９はシステムリセット信号バスである。

第２図において、入出力装置を動作させる場合、主制御
部１は人出カバスフを通し入出力制御装置５に対してコ
マンドを送る。該コマンドは入出力制御装置５内の人出
カバスインタフエース制御部５ｃ及び制御レジスタ５ｂ
を介してマイクロプロセッサ５ａに伝えられ、該マイク
ロプロセッサ５ａは入出力制御装置５内部において、処
理プログラムを記憶している読出し専用メモリ５ａ、ラ
ンダムアクセス・メモリ５ｅ、制御レジスタ５ｂ。

ハードディスク制御装置５ｒ等を制御して前記コマンド
を実行する。

上記コマンド実行中に、主制御部１において該コマンド
の実行とは非同期にシステムリセットの状態が発生する
と、主制御部１はシステムリセット信号バス９を通じて
入出力制御装置５に対してシステムリセット信号を送る
。入出力制御装置５においては該システムリセット信号
によりシステムリセット入力表示部８のフリップ・フロ
ップ回路がセ・ントされ、また、マイクロブロセ・ンサ
５ａ及び制御レジスタ５ｂにも該システムリセット信号
が伝えられる。マイクロプロセンサ５ａは該信号を図示
省略されているリセット端子に受け、初期設定動作に入
る。初期設定動作の中で該マイクロプロセッサ５ａは先
ず入出力制御装置５内のバスを通し、前記システムリセ
ット入力表示部８にアクセスし、システムリセット人力
の表示の有無を調べる。システムリセット入力の表示が
あれば、マイクロプロセッサ５ａはランダムアクセス・
メモリ５ｅ内のコマンドの実行状態を調べ、その内容を
制御ｌレジスタ５ｂに送り、該実行状態を保存させる。

以上の終了により、マイクロプロセッサ５ａは制御レジ
スタ５ｂ及びランダムアクセス・メモリ５ｅ等に記憶さ
れている実行中のコマンドに関する情報をクリアし、該
コマンドの実行を強制終了させ、入出力制御装置５を初
期設定状態とする。

システムリセットの状態が解除されると、主制御部１は
システムリセット信号バスに送出していたシステムリセ
ット信号を停止するので、システムリセット入力表示部
のフリップ・フロップはマイクロプロセッサ５によりリ
セットされる。この後に、先に実行していたコマンドを
再度実行する場合、主制御部１は制御レジスタ５ｂに保
存されている該コマンド実行状態の内容を直接入出力バ
スインタフエース制御部５ｃ及び入出力バスフを介して
読み出し、その実行状態を調べてコマンドの再開個所を
判断し、入出力制御袋Ｗ５に指示する。入出力制御装置
５はこれにより、システムリセット以前に実行済みの部
分以降についてコマンドの実行を再開する。なお、主制
御部ｌがコマンドの実行を最初から行なうことを判断し
た場合は最初から改めて実行する。

以上により、入出力制御装置５はコマンド実行中にシス
テムリセット信号を受信してコマンドの実行を中止して
も、システムリセット状態解消後、再度コマンドを受信
したときは、始めから実行し直す必要がなく、コマンド
実行時間が短縮される。

〔発明の効果〕

以上説明したように、本発明によれば、入出力制御装置
が実行時間の長いコマンドの実行中に主制御部より非同
期にシステムリセット信号を受信した場合に、システム
リセット解除後のコマンド再入力時に前回のコマンドの
実行状態が入出力制御装置内に設定されているため、コ
マンドを始めから実行する必要がな（なり、コマンド実
行時間が短縮され、システムのスループットが向上する
。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の一実施
例の構成図、第３図は従来の一実施例構成図を示す。 図において、 １　１１・・・−・−・−・・−主制御部２．１２−・
・・−・・・−−−一・中央処理装置３．１３−・・・
−一−−−・−主記憶装置４．１４−・−・−−−−一
一−チャネル制御装置５．１５−・−・−・・−入出力
制御装置５ａ、１５ａ ５ｂ、１５ｂ・・−・・・ ５ｃ、１５ｃｍ−・・−・−・−・ ５ｄ、１５ｄ・ ５ｅ、１５ｅ ５　ｒ、１５［ ６−・・−・−・・ ６ａ、１６ａ ７．１７　・・− ８−一一一一・−・・ である。 マイクロプロセッサ 制御レジスタ 入出力バス装置インクフェ ース制御部 読出し専用メモリ ランダムアクセス・メモリ ハードディスク制御装置 入出力装置 ハードディスク装置 入出力バス ジステムリセット入力表示 部 システムリセット信号ハス ５ｒ ａ 本発明の−実袴例構成図

Claims (1)

【特許請求の範囲】
1. 中央処理装置（２）、主記憶装置（３）及びチャネル制
   御装置（４）より構成される主制御部（１）と、該チャ
   ネル制御装置（４）と入出力バス７を介して入出力装置
   （６）のインタフェース制御を実行する入出力制御装置
   （５）よりなるデータ処理システムにおいて、前記チャ
   ネル制御装置（４）と入出力制御装置（５）の間に前記
   主制御部（１）よりのシステムリセット信号を伝送する
   システムリセット信号バス（９）、入出力制御装置（５
   ）内に該システムリセット信号の入力を表示するシステ
   ムリセット入力表示部（８）を設け、かつ前記入出力制
   御装置（５）内に、前記システムリセット入力表示部（
   ８）によりシステムリセット信号の入力を認識して該入
   出力制御装置（５）がコマンド実行中であるか否かを識
   別する手段と、該入出力制御装置（５）がコマンド実行
   中である場合にシステムリセット直前まで実行していた
   コマンドの実行状態を該入出力制御装置（５）内に記憶
   したのち前記コマンドの実行を強制終了させ該入出力制
   御装置（５）を初期設定する手段と、前記システムリセ
   ット信号が除かれた後に前記強制終了させたコマンドが
   再入力された場合に前記強制終了時点のコマンド実行状
   態より該コマンドの実行を開始可能とする手段を備えた
   ことを特徴とする入出力制御方式。