JPH02163949A - 半導体搭載用基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ｒＣ等の各種半導体素子を搭載するために用
いられる半導体搭載用基板に関し、詳しくは搭載した半
導体素子を外部へ接続するための導体ピンを備えたＰＧ
Ａ方式の半導体搭載用基板に関する。

（従来の技術） 従来、例えばｔＣ等の半導体素子を搭載するために用い
られる半導体搭載用基板としては、第２図に示すような
Ｓ語のものが知られている。この半導体搭載用基＆（＋
００）は、基材（１１０）に形成された導体パターン（
ｌ　Ｎ　）と、この導体パターン（Ｉｌｌ）に接続され
た導体ピン（１１２）とを備えており、搭載した寥導体
素子（３０）の電極バッドｒ：ｌｌ）と導体パターン（
Ｉｌｌ）の接続用端子部（１１３）とをボンデインタワ
イヤー（３２）で接続することにより導体ピン（１１２
）を介してｔ導体素子（３０）を外部へ接続するように
なっている。このように導体ピン（＋１２）を介して半
導体素子（３０）を外部へ接続する所謂ＰＧＡ方式の半
導体搭載用基板（１００）にあっては１例えばマザーボ
ード（４０）等に搭載する場合、マザーボート（４０）
の導通孔（４１）に導体ピン（１１２）を嵌入して半ｌ
（付けすることにより、搭載し・た半導体素子（３０）
とマザーボート（４０）とを電気的及び機械的に４ａ統
することかできるようになっており、また半導体素子（
コ０）が破損した場合等には、半田を１１Ｉ融させなが
ら導体ピン（１２２）をマザーボート（４０）の導通孔
（４１）から抜き外すことによって、半導体塔載用基板
（Ｉｏｎ）ごと容易に取り換えができるようになってい
る。

また、このような半導体塔載用基板（１０口）にあって
は、半導体妻子（３０）からの放熱によって半導体搭載
用基板（１００）が膨張し、マザーボート（４０）との
間に歪が生しても、この歪を導体ピン（■２）が吸収す
るため、歪による断線や半導体搭載用基板（ＩＯＴＩ）
及びマザーボート（４０）の破損が防（１−されるよう
になっている。

（発ＩＪ１が解決しようとする課題） しかしながら、従来の半導体塔載用基板（１００）にあ
っては、ｐ５載する半導体素子（３０）の電極バラ１’
　（：ｌｌ）の数か増加するとともに、電極バッド（３
Ｉ）のピッチか狭くなると、１！極バツト（３１）と接
続用端子（１１，３）とを接続するためのワイヤーボン
ディングに長時間を要するようになるばかりか、Ｍ度の
高いボンディング装置が必要となり、半導体素子（３０
）をＶ＞蔵するための設備コストが高くなるという問題
があった。

本発明は以−Ｅのような実情に鑑みてなされたものであ
り、その目的は１ｇ藏する半導体素子の電極バッド数が
増加するとともに、電極バットピッチが狭くなっても、
￥を極バ・ントと導体パターンの接続用端子部とを短時
間で接続することができる半導体搭載用基板を提供する
ことにある。

（課題を解決するための手段） 以上のような課題を解決するために本発明の採った手段
は、第１図に示すように。

ｒ基材（１０）に形成された導体パターン（ＩＩ）と。

この導体パターン（１１）に接続された導体ピン（１２
）とを有する半導体搭載用基板であって。

匍記導体パターン（１１）の接続用端子部（１３）に４
を導体素子（３０）がボンディングされるフィルムキャ
リア（ＺＯ）のアウターリード（２２）を直接ボンディ
ングしたことを特徴とする半導体ｉｔ用基板（１）ｊ である。

すなわち１本発明に係る半導体塔載用基板（１）は、半
導体素子（３０）を直接搭載し、搭載した半導体素子（
３０）のＴｔ電極バッド３Ｉ）と導体パターン（１１）
の接続用端子部（１コ）とをワイヤーボンディングによ
って接続するのではなく、半導体素子（３０）の電極バ
ー７ド（３１）か直接ボンディングされるインナーリー
ド（２１）を備えたフィルムキャリア（２０）のアウタ
ーリード（２２）を導体パターン（１１）の接続用端子
部（＋、ｆｆ）に直接ボンディングすることにより５搭
載する半導体素子（コロ）の電極バッド（３１）と導体
パターン（１１）の接続用端子部（１コ）とをフィルム
キャリア（２０）を介して接続するようにした半導体搭
載用基板（１）である。

（発明の作用） 本発明がト述のような手段を採ることにより、以ドに示
すような作用かある。

本発明に係る半導体塔載用基板（１）にあっては、搭載
する半導体素子（３０）の電極バッド（３１）がフィル
ムキャリア（２０）のインナーリート（２１）に直接ボ
ンディングされるようになっているため、ワイヤーボン
ディングが不要となり、短時間で容易に半導体妻子（３
０）を搭載することができるようになっている。また、
同様にフィルムキャリア（２０）のアウターリード（２
２）と導体パターン（１１）の接続用端子部（Ｉ３）と
の接続においてもワイヤーボンディングが不要となり、
短時間で容易に接続することがてきるようになっている
。

なお、巾にワイヤーボンディングを不要にするのであれ
ば、第３図に示すように、フィルムキャリア（１２０）
を直接マザーボー）’　（４０）等へ搭載することも考
えられるが、この場合には半導体装置（３０）が破損し
た場合等にマザーボート（４０）より取り外すのが困難
なばかりか、取り外しの際マザーボート（４０）が破損
する恐れがある。また、半導体素子（３０）からの放熱
によってフィルムキャリア（＋２０）か膨彊した場合、
フィルムキャリア（１２０）とマザーボート（４０）と
の間の歪によって、断線したりフィルムキャリア（１２
０）が破損する恐れがある。

また、このような半導体搭載用基板（１）に搭載された
半導体素子（３０）は、電極バッド（コ１）→フィルム
キャリア（２０）のインナーリート（２１）→アウター
リード（２２）→導体パターン（１１）の接続用端子部
（１コ）→導体ピン（１２）を介してマザーボード（４
０）等へ接続されるようになっている。

（実施例） 以下、図面に示す実施例に従って本発明の詳細な説明す
る。

第１図に示すように１本発明に係る半導体搭載用基板（
１）は、導体パターン（１１）を外層及び内層に形成し
た基材（１０）と、この基材（１０）の導体パターン（
ＩＩ）に接続用端子部（１３）を介して接続されるフィ
ルムキャリア（２０）とからなっている、なお、本発明
にあっては、基材（１０）及び導体パターンＨｔ）の材
質や形状等は特に限定されない。

基材（ｌＯ）には、導体パターン（１１）に接続された
複数の導通孔（１４）が設けてあり、この導通孔（１４
）に導体ピン（１２）の一端を嵌入して半田付けするこ
とにより、基材（１０）と導体ピン（１２）を電気的及
び機械的に一体化しである。導体パターン（１１）の−
端には、この導体パターン（１１）上に半田めっきを施
してなる接続用端子部（１３）がフィルムキャリア（２
０）のアウターリード（２２）と同じ数だけ設けである
。なお、接続用端子ｆｆ１（＋、：Ｉ）は、導体パター
ン（１１）ヒにめっきを施すことにより形成したものの
他、導体パターン（１１）の端部をそのまま接続用端子
部（１３）としたものであってもよい。この接続用端子
部（＋３）にアクタ−ソート（２２）が重なるようフィ
ルムキャリア（２０）を位置決めした後、接続用端子部
（１３）にアウターリード（２２）を直接ボンディング
し、基材（１０）とフィルムキャリア（２０）を一体止
することにより本発明に係る半導体搭載用基板（１）を
形成した。

フィルムキャリア（２０）のインナーリート（２１）に
、半導体素子（３０）のｉ１！極バット（３１）を直接
ボンディングし、半導体素子（３０）を半導体搭載用基
板（１）に搭載した。この半導体素子（３０）の搭載は
、フィルムキャリア（２０）と基材（１０）を−・体止
する前であっても後であってもよい。

木実流側にあっては、半導体素子（３０）からの放熱を
効率よく放出するための放熱部材（１５）、半導体素子
（３０）及びその周囲を樹脂封止するためのダム枠（Ｉ
６〕が設けられているがこれらは特に必要とされない。

半導体搭載用基板（１）に搭載した半導体素子（３υ）
は、電極バウド（３１）→フィルムキャリア（２０）の
インナーワード（２１）→アウターリード（２２）→導
体パターン（１１）の接続用端子（１３）→導体ピン（
１２）を介してマザーボート（４０）へ接続される。

（発明の効果） 以上のように本発明に係る半導体Ｐ＆藏用基板は、ｒ基
材に形成された導体パターンと、この導体パターンと電
気的に接続された導体ピンとを有する半導体搭載用基板
であって、前記導体パターンの接続用端子部に、半導体
素子がボンデインクされるフィルムキャリアのアウター
リードを直接ボンディングしたこと」にその特徴があり
、これにより、半導体素子の電極バッドと導体パターン
の接続用端子部との接続に、従来のようにワイヤーボン
ディングを行なう必要がなくなり、フィルムキャリアに
半導体素子を搭載するための既存の設備を利用して短時
間で容易に半導体素子を塔数することができる。また、
従来のＰＧＡ方式の半導体＃＆截用基板では困難とされ
ていた。電極バットピッチが１００μｍ以下、電極バッ
ド数が３００以Ｅの半導体素子のＷ？載が可能となった
。

さらには、従来のＰＧＡ方式の半導体Ｎｋ截用基板同様
、マザーボート等への着脱が容易に行なえ、また半導体
素子からの放熱によって半導体ｇ載用基板が膨張し、マ
ザーボートとの間に歪が生じても、この歪を導体ピンで
吸収することができ、歪による断線や半導体搭載用基板
及びマザーボートの破損を防１Ｆすることができる。

【図面の簡単な説明】

第１図は本発明に係る半導体搭載用基板を示す断面図、
第２１Ａ及び第３図は従来の半導体搭載用基板を示す断
面図である。 符号の説明 ｌ・・・半導体搭載用基板、１０・・・基材、１１・・
・導体パターン、　１２・・・導体ピン、１３・・・接
続用端子部、■４・・・導通孔、１５・・・放熱部材、
１６・−・ダム枠、２０・・・フィルムキャリア、　２
１−・・インナーリート、２２・・・アウターリード、
３０・・・半導体素子、３１−・・電極パット、３２・
・・ボンディングワイヤー、４０・・・マザーボート、
４１・・・導通孔。 以　　上

Claims (1)

1. 【特許請求の範囲】 基材に形成された導体パターンと、この導体パターンに
   接続された導体ピンとを有する半導体搭載用基板であっ
   て、 前記導体パターンの接続用端子部に、半導体素子がボン
   ディングされるフィルムキャリアのアウターリードを直
   接ボンディングしたことを特徴とする半導体搭載用基板
   。