JPH02165636A - バイポーラ・トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は高性能、高微細化、及び高デバイス集積をもた
らすヘテロ接合バイポーラ型トランジスタに関する。

Ｂ、従来の技術 バイポーラ・トランジスタ技術において周波数性能、微
細化、及びデバイス集積度が向上するにしたがい、ある
パラメータを改善するためのトランジスタの設計が、他
のパラメータの劣化をもたらすことがしばしば生じるよ
うになった。

希望するデバイスの構造的特徴が、製造に用いられる加
工手法によって、達成可能性及び再現性の両面において
しばしば制限されることのある化合物半導体材料の重畳
層におけるアレイの形で製造されるヘテロ接合バイポー
ラ・トランジスタの場合に、これは特に当てはまるもの
である。このタイプの構造において、材料のエツチング
及び付着した材料の位置合せに関する精度は性能、微細
化及び再現性との兼合いを必要とする。デバイスの構造
及びこれを作成する材料が、これを高い再現性で製造す
るための重要な要素となる。

高い性能をもたらすことのできる、３種類のへテロｔ！
バイポーラ・トランジスタの構造及び関連する方法が、
文献に報告されている。３つの構造はすべて、大面積の
層の上のエピタキシャル・エミッタを使用しており、こ
の層はその後の形成工程において、デバイスのベース及
びコレクタ電極として構成される。

１９８５年ＩＥＥＥ　　ＩＥＤＭ論文集３２８〜３３１
ページに記載されている構造及び方法においては、Ａ立
ＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ・トランジス
タが記載されている。この場合、エピタキシャルＮ型Ａ
ＱＧａＡｓ−Ｎ＋型ＧａＡｓエミッタが大面積のＰ＋型
Ａ見ＧａＡｓベース領域に形成され、エミッタの側面が
ベース接点部材を整合させる側壁絶縁材によって覆われ
る。短絡を生じずにベース金属のリフト・オフを反復し
て行なうために、特に注意を払わなければならない。さ
らに、自然のエッチ・ストップを有していないエツチン
グを使用してエツチング操作を行なうときにも、特に注
意を払わなければならない。

ｒＩＥＥＥ電子デバイス・レター（ＩＥＥＥＥｌｅｃｔ
ｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ）　Ｊ　Ｖｏ　
１．　ＥＤＬ　−７、Ｎｏ、１１．１９８６年１１月、
ｐｐ、６１５−６１７記載の構造及び方法において、エ
ミッタ接点はエピタキシャル・エミッタ電極の内側に整
合配置される。このような構造は整合の精度に限界があ
るため、エミッタの面積を大きくすることが必要である
。このことは結局、ベース領域に大きな固有抵抗をもた
らす。これらの条件のもとでは、このような構造のエミ
ッターベース及びコレクターベースのキャパシタンスも
大きなものとなる。

ｒＩＥＥＥ電子デバイス・レター（ＩＥＥＥＥｌｅｃｔ
ｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ）　Ｊ　Ｖｏ　
１．　ＥＤＬ　−７、Ｎｏ、１２．１９８６年１２月、
ｐｐ、８９４−８９８記載の構造及び方法において、Ａ
ｕＧｅが湿式エツチング・レジストとして、またエミッ
タ接点として使用され、かつエミッタ接点のオーバハン
グがベース接点の付着の際に、ベース接点近接制御手段
として働く。この構造及び方法には、再現性及び性能に
影響を及ぼすことのある４つの制限がある。Ａｕ合金に
はエツチングの際に充分注意しなければならない。１０
０ＯＡの厚さのＧａＡｓ及び２０００人のＡＱＧａＡｓ
の湿式エツチングを制御し、１００ＯＡの厚さのＰ型Ｇ
ａＡｓ層で停止させることが困難である。ベースは示さ
れているように、ベース領域の非本質的ベース部分の抵
抗を小さくするために高導電性に変換することはしてい
ない。このような非本質的ベース部分のＰｌへの修正を
イオン注入によって試みた場合、ＡｕＧｅ合金の存在に
よって課される温度の制約によって、以降の注入アニー
リングが不可能となる。最後に、エミッタは接点孔の周
知の絶縁及びエツチングを使用する場合、相互接続ワイ
ヤを付着する際の制限に適合するように、充分な大きさ
でなければならない。

Ｃ０発明が解決しようとする課題 技術の進歩にしたがい、抵抗及びキャパシタンスという
電気的なデバイス・パラメータをできるだけ小さくシ、
かつ実施容易なプロセス技術を用いることが、デバイス
の性能に必須のものとなってきた。本発明はこのような
問題を解決するものである。

０１課題を解決するための手段 本発明は、ベース層の上に、ベース層と接合してこの接
合領域によってバイポーラ・トランジスタの基本デバイ
ス面積を定めかつこの接合領域を覆うように横方向に広
がった形状を有するオーバハング部材を形成し、このオ
ーバハングを利用してベース層に不純物を導入すること
により、非本質的ベース領域即ち外部ベース領域の導電
性を高めるようにしたものである。オーバハングは、非
本質的ベース領域に対する接点を付着する際に、オーバ
ハング部材に付着する接点金属と非本質的ベース領域に
付着する接点金属とを明確に分離するように働く。

Ｅ、実施例 技術の現況において、ペテロ接合バイポーラ・トランジ
スタを用いる集積回路テクノロジーのほとんどが、埋込
みコレクタ及び露出エミッタを含んでいるので、この構
造を説明する。しかしながら、上述の原理に照らして、
当分野の技術者には、エミッタとコレクタの役割を逆に
することもできることは明らかであろう。

本発明の特徴を次の３種類のへテロ接合バイポーラ構造
の製造に関連して説明する。

第１は第１図ないし第１０図について説明するもので、
台形オーバハング・エミッタを用いる。

第２は第１１図ないし第１９図について説明するもので
、側壁付着オーバハング・エミッタを用いる。

第３は第２０図ないし第２８図について説明するもので
、頂部付着オーバハング・エミッタを用いる。

第１図において、当分野の標準にしたがって、重畳され
たコレクタ層及びベース層で構成された化合物半導体構
造が、バッファ層を有する支持基板に設けられる。第１
図の構造は、これも当分野の標準である分子線エピタキ
シ（ＭＢＥ）または金属有機化学蒸着（ＭＯＣＶＤ）タ
イプの手法を使用して連続した層を成長させたものであ
る。

半絶縁（ＳＩ）ＧａＡｓ基板１上には、厚さが０．５ミ
クロン程度のＧａＡｓのバッファ層が成長され、基板１
の欠陥の影響を軽減する。バッフ１屓２上には、厚さ０
．５ないし１ミクロン程度のＮ＋型ＧａＡｓの層３が成
長される。層３上には、厚さが約０．２ミクロンのＮ型
ＡαＧａＡｓの層４が成長され、層４上には、厚さ約０
．１５ミクロンのＰ導電型のＧａＡｓの層５が成長され
る。

次に第２図、第３図及び第４図を参照して、台形オーバ
ハング・エミッタの構造と製造を説明する。本発明によ
れば、第２図の時点で、層５の表面６に付着された５ｉ
０２の層７には、開口８が形成されるが、この場合、表
面６の露出部分は作ろうとしているデバイスの設計され
た電気特性に合わせたサイズとなる。暦７は厚さ約３５
００人であり、開口８の側壁９には約８０’　の傾斜が
設けられる。このような傾斜は、まずリングラフィに使
用される上置フォトレジストに同様な傾斜を作成し、次
いでレジストの現像後に高温でレジストをリフローする
ことによって得られる。

次いで、レジストの傾斜を、レジストと二酸化シリコン
の両方をほぼ同じ速度でエッチするＣＦ４反応性イオン
・エツチングによって下側の酸化物層７に再現する。開
口を形成するパラメータは、開口８の底部における表面
６の露出面積が、デバイスのエミッタの設計面積となる
ようになされる。

第３図に関して説明を続けると、厚さ約０．　１ミクロ
ンのＮ型ＡαＧａＡｓの層１ｏが表面６及び層７上にエ
ピタキシャルに成長される。その後、厚さ約０．４ミク
ロンのＮ＋型ＧａＡｓの層１１が層１０上にエピタキシ
ャルに、かつこれと共形的に成長される。

次に第４図を参照すると、化学／機械研磨、イオン・ミ
リングまたは反応性イオン・エツチングなどの手法を使
用して、層７上の層１ｏ及び１１の一部が除去される。

特に、イオン・ミリングまたは反応性イオン・エツチン
グを使用した場合、ポリイミドなどの平坦化材料をまず
コーティングできる。８１０２層７上の層１１及び１０
の除去後、たとえば緩衝ＨＦ酸を使用して、層７自体が
除去される。この操作の後、第４図の構造がもたらされ
る。台形オーバハング・エミッタはエピタキシャルであ
って、除去前に層７の開口８であった表面６の部分で、
層５とのエミッターベース接合を形成する。

次に第５図を参照すると、台形オーバハング・エミッタ
の特徴の略図が示されている。第５図には、設計面積で
あるエミッターベース接合１２の他に、オーバハング１
３はたとえば不純物としてマグネシウムを使用して、イ
オン注入による垂直不純物導入操作により、層Ｓの領域
１４及び１５をＰｌと示されている高導電性に変換する
ことができるようにする。高導電性への変換は、エミッ
ターベース接合１２に近接しているが、そこから約０．
２ミクロン離隔されている位置１６まで行なわれる。

第５図の台形オーバハング・エミッタによって達成され
る付加的な利点は、後のリフト・オフ金属化操作におい
て明確な分離を与えるのに役立つ鮮鋭なレッジすなわち
たな杖部分１８が台形によってもたらされること、及び
以降、の平坦化操作に使用されるエミッタの高さが、第
２図で付着された層７の単純で、制御可能な厚さによっ
て確立されることである。

垂直不純物導入操作が当技術分野で周知のイオン注入手
法である場合には、アニール操作が製造のこの時点で行
なわれ、重要な寸法及び不純物の分布に対する劣化効果
が最小となる。

第６図ないし第１０図において、デバイスの金属化及び
分離を説明する。

第６図には、標準リングラフィ手法を使用して形成され
た分離領域２０及び２１ならびにコレクタ接点２２を有
する構造が示されている。ホウ素イオン注入を、要素２
０及び２１に使用できる。

イオン注入手法を使用した場合、非本質的ベース領域工
４及び１５、分ｗ１領域２０及び２１ならびにコレクタ
接点リーチスルー２２に対するすべてのアニーリングを
一回の温度サイクルに組み合わせることがしばしば可能
となる。

次に第７図を参照すると、非本質的ベース領域でのベー
ス接点部分の形成、及びエミッタ上の平坦化ガイド（平
坦化操作において基準位置を与える）の形成が示されて
いる。当技術分野で周知の適切なリングラフィ及びリフ
ト・オフを使用して、非本質的ベースに対する接点２３
及び２４、ならびにエミッタに対する金属Ｊｉ！２５が
、たとえばＡ　ｕ　／　Ｍ　ｎの厚さ約０．２ミクロン
の層を使用して付着される。本発明によれば、エミッタ
の台形オーバハング形状は、金属が非本質的ベース及び
エミッタに付着された場合に、非本質的ベースに対する
接点２３及び２４の横方向の広がりを、エミッタに近接
しているがこれから離隔した位置で終端させる。このリ
フト・オフ操作において、レッジ１８はベース接点２３
及び２４ならびにエミッタ平坦化ガイド２５への金属の
所望の明確な分離をもたらす。ベース接点２３及び２４
は、図示のように、分離領域２１の一部を含め、エミッ
タから希望するだけ横方向へ延びることができる。

本発明によれば、第７図で完成した構造は、操作が一般
に大面積の付着である場合に、アレイまたは大域配線へ
の接触を容易にする点で有利である。

次に第８図を参照すると、埋込み平坦化ガイド又はエッ
チ・ストップ２５を含む絶縁及び平坦化の様子が示され
ている。第８図において、二酸化シリコンの履２６が構
造全体の上に共形的に形成され、その上にポリイミドな
どの平坦化材料の層２７がコーティングによって共形的
に配置され、所定のレベルに達するように形成される。

絶縁層２６はその電気絶縁特性、及び平坦化材料と共通
した特性に合わせて選択され、両者ともほぼ同じ速度で
、平坦化ガイド２５が露出するまでエツチングによって
全体的にエッチされる。

第９図において、構造に相互接続配線のための平坦な表
面が設けられる。第９図を参照すると、化学もしくは機
械研磨、イオン・ミリング、及びスパッタ・エツチング
という当技術分野の標準的な手法によって、組合せ層２
６及び２７が平坦な表面２８まで除去される。この操作
において、要素１１は除去操作におけるガイドとして作
用する。

エミッタとなる突状領域１１．１２の上面は表面２８と
同平面にある。なお、実施例では平坦化の工程でエミッ
タ上の金属層２５を除去しているが、もし希望するなら
、金属層２５を突状領域の一部として残すこともできよ
う。

第１０図に示す完成したデバイスにおいて、平坦表面２
８上には、標準的なりソグラフィ及びエツチング手法を
使用して、それぞれコレクタ及びベース接点用の接点リ
ーチスルー孔２９及び３０が形成され、その後、リング
ラフィ及び金属付着によって、エミッタ、ベース及びコ
レクタの大域配線接点３Ｌ３２及び３３がそれぞれ形成
される。ここで、大域配線の単純化及び信頼性が、レベ
ル２８がエミッタの頂部にあり、すべての接点が同一の
平面レベル２８にあり、かつ２部分のベース接点構造２
３及び３２によって、この位置に融通性が与えられるの
で、ベース接点３２“をエミッタ３１から引き離せるこ
とによって、増強される。

次に第１１図ないし第１９図には、側部付着オーバハン
グ・エミッタ構造を使用することが示されている。以前
の図と共通の要素には、同じ参照番号を使用する。

第１１図において、第１図の構造と共通な層１ないし５
を有する出発単結晶化合物半導体を用いる。第１１図に
おいて、厚さ約３５００人のＳｉＯｘの層３５を付着す
る。

第１２図において、リングラフィ及び、たとえばＣＦ４
を使用する反応性イオン・エツチング（ＲＩＥ）によっ
て、製造されるデバイスのエミッターベース接合の面積
の大きさの面積を有するウィンドウ３６が開かれる。

ウィンドウ３６には、第１３図に示すように、当技術分
野で標準の２月エミッタ構造が、層５の露出部分上にエ
ピタキシャル成長させられる。これは分子線エピタキシ
（ＭＢＥ）を使用し、層５とエピタキシャルな、厚さ約
０．１ミクロンのＮ型ＡＱＧａＡｓの第１層３７を成長
させ、次いで層３７とエピタキシャルな、厚さ約０．４
５ミクロンのＮ型ＧａＡｓ′の層３８を成長させること
によって達成される。次いで、層３５の表面をエツチン
グし、Ｎ型ＧａＡｓ３８の側壁を、約０．２ミクロンの
オーバハングの深さ３９まで露出させる。

次に、化学蒸着によって、Ｓ　１ｘＮｙが層３５の表面
に、はぼ寸法３９の厚さまで置かれ、次いで反応性イオ
ン・エツチング（ＲＩＥ）によって、５ｔｘＮｙが第１
４図に示すように、画壁付着オーバハング部材４０を残
して、除去される。

次に、ＳｉＯｘ層３５が緩衝ＨＦまたは等方プラズマ・
エツチングによるエツチングを使用して、全体的に除去
され、第１５図に示すように、ご壁付着オーバハング４
ｏを有するエピタキシャル層３７及び３８のエミッタ構
造が直立して残るようにする。

第１６図を参照すると、コレクタ接点リーチスルー２２
が、シリコンなどのＮ＋不純物を注入するレジストのパ
ターン化層を使用して形成される。

次いで、フォトレジストの他のパターン化層をマスクと
して使用して、ＢｅまたはＭｇなどのＰ＋ドーパントが
注入され、Ｐ＋の非本質的ベース領域１４及び１５を形
成する。オーバーハング４０は、エミッタに隣接した領
域１４及び１５の内側境界を画定するように働く。次に
、アニーリング加熱サイクルを適用し、すべての注入を
活性化する。たとえば、ホウ素を使用して分離注入を行
ない、アニールする。

次に第１７図を参照すると、リングラフィ金属蒸着及び
リフト・オフを使用することによって、厚さ約０．２ミ
クロンのＡ　ｕ　Ｍ　ｎの金属化層が付着され、次いで
リフト・オフによって分離され、非本質的ベースに対す
る接点２３及び２４、ならびに平坦化ガイド２５を提供
する。リフト・オフにおいて、層３７及び３８の高さな
らびにオーバハング４０によって形成されるレッジによ
って、金属層の明確な分離が達成される。

次に第１８図を参照すると、厚さ約０．６ミクロンのＳ
ｉＯｘなどの絶縁体の！ａ２６が、化学蒸着などの手法
によって、構造上に共形的に付着される。層２８には次
に、ポリイミドなどの材料の平坦化層２７が設けられる
。７ｍ２８及び２７は次いで、金属平坦化ガイド２５が
露出するまで、ＲＩＥを使用してエツチングされる。

化学／機械研磨、イオン・ミリングまたはスパッタ・エ
ツチングを使用することによって、金属２５．５ｔｘＮ
ｙオーバハング４０、層２６及び２７の層材料ならびに
層３８の頂部が、同時に平面的にエツチングされる。オ
ーバハング４０が除去されたら、層３８の高さが減少す
る。

第１９図には、エツチングの結果、平坦な表面２８が生
じ、これを介して、コレクタ及びベースそれぞれの接点
孔２９及び３０がリングラフィ及びＲＩＥによって形成
されている最終構造が示されている。エミッタとなる、
層３７及び３８よりなる突状領域の上面は表面２８と同
平面にある。

その後、リングラフィ及びＡｕＧｅ　　Ｎｉなどの金属
付着を使用して、エミッタ、ベース及びコレクタそれぞ
れの接点３１．３２及び３３が付着され、リフト・オフ
手法によって画定される。結果として得られる構造は、
第１０図に関連して述べたすべての利点を有している。

第２０図ないし第２８図において、本発明を頂部付着オ
ーバハング・エミッタを説明するが、この層は出発ウェ
ハの一部として成長される。以下の説明を助けるために
、共通した参照番号を同じにし、かつ説明のための材料
及び導電性の指定を行なった。

第２０図において、出発化合物半導体多層結晶が、ＭＯ
ＣｖＤまたはＭＢＥを使用して成長され、半絶縁ＧａＡ
ｓ基板１上に、厚さ約０．５ミクロンのＧａＡｓのバッ
ファ層２、厚さ約０．５ないし１ミクロンのＮ′″型Ｇ
ａＡｓのサブコレクタ層３、厚さ約０．２ミクロンのＮ
型ＡＱＧａＡｓのコレクタ層４、厚さ約０．１５ミクロ
ンのＰ型ＧａＡｓのベース層５、厚さ約０．１ミクロン
のＮ型ＡＱＧａＡｓの第１エミッタ層４１及び厚さ約０
．４ミクロンのＮ３型ＧａＡｓの第２エミッタ層４２が
連続して成長される。厚さ約２５００人の５ｉｙｘＯ層
４３が、化学蒸着を使用して付着される。

第２１図を参照すると、層４２及び４３がアイランドを
残すようにエツチングされるが、その面積は作ろうとし
ているデバイスのエミッタの設計面積となる。エツチン
グはリングラフィで配置されたレジストの開口、及び層
４３のＳ　Ｉ　ＯｘのエツチングにＣＦ　４を使用し、
かつＮ＋型ＧａＡｓのエツチングにＣＧ１２Ｆ２　　Ｈ
ｅを使用するＲＩＥを使用して達成される。

次に第２２図を参照すると、Ｎ中型ＧａＡｓ層４２がエ
ツチングされるにつれ、プラズマの条件を調節すると、
面４４のエツチングがより迅速に進行するようになる。

これにより、アンダカット４５が層４３によって形成さ
れ、オーバハングがもたらされる。約０．２ミクロンの
オーバハングが達成される。

次に第２３図を参照すると、非本質的ベース領域、コレ
クタ・リーチスルー、及び分離領域の形成が示されてい
る。

フォトレジストのパターン化層（図示せず）及び、たと
えばシリコンのマルチエネルギ−ン注入を使用すること
によって、Ｎ＋型コレクタ・リーチスルー２２が設けら
れる。

その後、フォトレジストのさまざまなパターン化層（図
示せず）を、たとえばＢｅまたはＭｇのイオン注入のた
めのマスクとして使用することによって、Ｐ＋の非本質
的ベース領域４６及び４７が形成される。注入は層４１
及びベース層の両方を、コレクタ層４に届くまでＰ＋に
変換する。オーバハング４５を有する暦４３は、非本質
的ベース領域部分４６及び４７のエツジ４８及び４９を
画定するマスクとして役立つ。

最終構造において、後で非本質的ベース部分に適用され
る金属接点がエツジ４８及び４８を越えて延びないよう
に、エツジ４８及び４９が配置されることが望ましい。

これはイオン注入活性化とは別の、あるいはその一部の
加熱サイクルにおいてＰ中不純物を拡散させ、エツジ４
８及び４９をエミッタに向かって横方向に移動させるこ
とによって達成される。移動量は約０．１ミクロン、す
なわち０．２ミクロンのオーバハングの半分である。

注入中のウェハの傾斜も、同じ所望の結果をもたらす。

非本質的ベース注入のアニーリング後、他のマスキング
及びたとえばホウ素の注入を用いて、分離領域２０及び
２１を作成し、次いでこれをアニールする。

次に第２４図を参照すると、金属接点が非本質的ベース
４６及び４７に設けられ、また同時に層４３に設けられ
て、平坦化ガイドとして働く。これは厚さが約０．２５
ミクロンのＡ　ｕ　Ｍ　ｎなどの金属のリフト・オフ・
リングラフィ及び付着を使用することによって達成され
る。リフト・オフ操作において、金属はオーバハング４
５のレッジ及び層４２の高さにおいてきれいに分離する
。結果として得られる構造は、所定の位置に形成された
非本質的ベース接点２３及び２４ならびに平坦化ガイド
５０を存しており、非本質的ベースのエツジ４８及び４
９は以前の加熱サイクルにおいてエミッタの方向に移動
している。

第２５図において、厚さ約５００ＯＡの化学的に蒸着さ
れたＳ　ｉＯｘの絶縁層２６が適用され、その後ポリイ
ミドなどの平坦化材料のコンフォーマル・コーティング
２７が適用される。

第２６図において、Ｊ！Ｉ２７及び２６を実際上同じ速
度でエツチングする、たとえばＣＦ４を使用したＲＩＥ
を使用することによって、平坦化ガイド５０の金属が露
出するまで、構造がエツチングされる。

平坦化ガイド５０が表示となるので、除去技術を変える
ことにより、ガイド５０及びその下の層４３をエミツタ
層４２の頂部まで簡単に除去することができる。第２７
図に示した構造において、絶縁層２６はエミツタ層４２
と同一平面の表面５１を存しており、この面は大域相互
接続配線のための平坦表面を提供する。

充分な制御を行なえれば、第２５図の構造から第２７図
の構造まで全体的にエツチングするのに、同一の侵食手
法を使用することができる。化学／機械研磨、スパツク
・エツチングまたはイオン・ミリングを、金属平坦化ガ
イド５０及び層４３の除去に使用することができる。

次に、リソグラフィ及びＣＦ　４によるＲＩＥエツチン
グを使用することによって、ベース及びコレクタ接点の
開口５２及び５３を作成し、その後、エミッタ、ベース
及びコレクタそれぞれの接点３１．３２．３３が付着さ
れる。次いで、金属の合金化のための焼結熱サイクルが
行なわれ、第２８図の構造がもたらされる。

Ｆ１発明の効果

【図面の簡単な説明】

第１図ないし第１０図は、本発明のへテロ接合バイポー
ラ・トランジスタの台形のオーバハング・エミッタの製
造時に形成される中間及び最終構造を示す図である。 第１１図ないし第１９図は、本発明のへテロ接合バイポ
ーラ・トランジスタの側壁付着エミッタ・オーバハング
の製造時に形成される中間及び最終構造を示す図である
。 第２０図ないし第２８図は、本発明のへテロ接合バイポ
ーラ・トランジスタの頂部付着オーバハング・エミッタ
の製造時に形成される中間及び最終構造を示す図である
。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーシ１ン 代理人　　弁理士　　山　　本　　仁　　朗（外１名） ＦＩＧ、３ ＦＩＧ、８ ＦＩＧ、９ ＦＩＧ、２ ＦＩＧ、６ ＦＩＧ、７ ＦＩＧ、１０ ＦＩＧ、２２

Claims (2)

【特許請求の範囲】
1. （１）第１導電型の埋設半導体層と、 第１導電型の半導体領域を有する突状領域と、上記埋設
   半導体層と上記突状領域との間に設けられ、上記埋設半
   導体層と第１のＰＮ接合を形成し、上記半導体領域と第
   ２のＰＮ接合を形成し、この第２のＰＮ接合の領域を取
   り囲むようにこれから隔離して設けられた高導電性の非
   本質的ベース領域を有する第２導電型のベース層と、 上記突状領域の上面と同平面になるように形成された平
   坦な表面を有する絶縁層と、 上記絶縁層の表面上に設けられ、上記半導体領域、上記
   非本質的ベース領域及び上記埋設半導体層に個別に接続
   される接点部材と、 を有するバイポーラ・トランジスタ。
2. （２）第１導電型の埋設半導体層上に設けられこれと第
   １のＰＮ接合を形成する第２導電型のベース層上に、こ
   のベース層と第２のＰＮ接合を形成する第１導電型の半
   導体領域を有しかつ上記第２のＰＮ接合の領域を覆うよ
   うに横方向に広がったオーバハング部材を形成し、 上記オーバハング部材をマスクとして用いて、上記第２
   のＰＮ接合の領域を取り囲みかつこれから離隔された上
   記ベース層の領域を高導電性にし、上記オーバハング部
   材及び上記高導電性にされたベース層領域上に金属を付
   着し、 平坦な表面を有する絶縁層を形成し、 上記オーバハング部材及び上記絶縁層が所定の高さにお
   いて同平面になるように平坦化し、上記半導体領域、上
   記高導電性にされたベース層領域に付着された金属、及
   び上記埋設半導体層に個別に接続される接点部材を上記
   絶縁層上に形成すること、 を含むバイポーラ・トランジスタの製造方法。