JPH0216627B2

JPH0216627B2 -

Info

Publication number: JPH0216627B2
Application number: JP57227846A
Authority: JP
Inventors: Satoshi Tajima; Shinpei Watanabe
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1982-12-28
Filing date: 1982-12-28
Publication date: 1990-04-17
Also published as: CA1205205A; US4644497A; JPS59123336A

Description

【発明の詳細な説明】〔技術分野〕本発明はキーボード・インタフエースに関し、
更に詳細にいえば、ノイズによるキーボード・デ
ータの誤伝送を防止できるようにした直列キーボ
ード・インタフエース・システムに関する。

〔背景技術〕

キーボードとデータ処理ユニツトの間に１本の
データ線と１本のクロツク線を設け、データ線を
介してキーボード出力コードをビツト直列に伝送
しクロツク線を介してキーボード出力クロツク信
号を伝送するようにしたキーボード・システムが
既に提案されている。キーボード出力コードは先
頭のスタート・ビツト及びこれに後続するキー位
置を示す８ビツトの直列走査コードよりなる９ビ
ツト・フレームで伝送される。データ処理ユニツ
トの側には、データ線及びクロツク線に接続され
た９段の直列―並列シフト・レジスタが設けら
れ、受信されたフレームのビツトはクロツク信号
の制御の下に直列―並列シフト・レジスタの最下
位段から順次にロードされ、最上位段にスター
ト・ビツトが現われたとき９ビツト・フレームの
受信が完了したことが示される。直列―並列シフ
ト・レジスタの最上位段からのスタート・ビツト
は割込み要求を生じ、データ処理ユニツトに直列
―並列シフト・レジスタ内の走査コードの取込み
処理を要求すると共に、取込み処理が終了するま
ではキーボード・データを伝送することをキーボ
ードに合図する。

このキーボード・システムは１本のデータ線及
び１本のクロツク線を用いてキーボードデータを
送出できるため非常に簡単であり、また、キーボ
ードはデータ処理ユニツトのクロツクから独立し
て自己のクロツクのペースで動作できる利点があ
る。

しかしながらこのキーボード・システムでは、
経済的効果を上げるために、キーボードとデータ
処理ユニツトを接続するケーブルとしてシールド
を持たない低コストのストレツチ・ケーブルを用
いたとき、ノイズによつて誤動作が生じることが
判明した。外的擾乱典型的には静電放電はケーブ
ルにノイズ・パルスを誘起する。ノイズ・パルス
はデータ線及びクロツク線の両方に生じうる。ク
ロツク信号の遷移に応答してデータ信号をサンプ
ルしてキーボード・データをシフト・レジスタに
ロードするとき、データ線のノイズ・パルスがサ
ンプルされると、ビツト・エラーが生じうる。し
かしこのビツト・エラーは例えばパリテイ・チエ
ツクにより検出しうる。

これに対して、クロツク線にノイズ・パルスが
現われた場合は、クロツク信号のレベル遷移に応
答してデータ信号をサンプルし受信データ・ビツ
ト数をカウントすると、正規のクロツク信号とノ
イズ・パルスによつて同一データ・ビツトが２度
サンプルされる。従つてこの場合は、実際にはキ
ーボードから１フレームの９ビツトの伝送が完了
しないうちに直列―並列シフト・レジスタに９ビ
ツトが受信されたことになり、キーボードからの
９番目のビツトが欠落することになる。欠落する
最後のビツトが２進０で、ノイズ・パルスによつ
て２度サンプルされるデータ・ビツトが２進０の
場合及び最後のビツトが２進１で、２度サンプル
されるデータ・ビツトが２進１の場合は２進１の
数が変らないため、パリテイ・チエツクではこの
データ・エラーを検出できない。ノイズ・パルス
によるデータ・エラーは、クロツク信号のレベル
遷移に応答してクロツク・パルスをカウントしカ
ウントが１フレームの予定ビツト数に達したとき
をもつて１フレームの終了とする場合にも生じ
る。この場合は１クロツク・サイクルで２回カウ
ントされ、フレーム・データ伝送完了前の受信完
了となる。

このようなノイズ・パルスによるデータ・エラ
ーはシールド付きのケーブルの使用によつて回避
しうるが、このようなケーブルは非常に高価であ
り、シールドなしのケーブルでデータ・エラーを
回避できるのが望ましい。本発明はクロツク線の
現われるノイズ・パルスによつて生じる誤伝送の
問題の解決を意図するものである。

〔発明の概要〕

従つて本発明の目的は、キーボードとデータ処
理ユニツトとの間に１本のデータ線と１本のクロ
ツク線を設けてデータ線を介してキーボード・デ
ータを直列に伝送する形式のデータ処理装置にお
いて、クロツク線に生じるノイズ・パルスによる
キーボード・データの誤伝送を解決することがで
きるようにした直列キーボード・インタフエー
ス・システムを提供することである。

本発明の直列キーボード・インタフエース・シ
ステムによれば、キーボード・データがデータ処
理ユニツトの側へ正しく送信されたか否かがキー
ボードとデータ処理ユニツトの間で確認される。
データ処理ユニツトの側では、クロツク信号に応
答してカウントし、１フレームの予定されたビツ
ト数に等しい数だけカウントしたとき、１フレー
ムのキーボード・データ・ビツトの受信を合図す
るステータス信号をキーボードに返送する。ステ
ータス信号はデータ線を介して送られる。キーボ
ードの側では、１フレームのデータ・ビツトの送
信が完了した後にステータス信号が返送されたか
否かを判定し、１フレームのデータ・ビツトの送
信完了前にステータス信号を受取つたときは肯定
応答信号を送信する。これらの応答信号はデータ
線を介して伝送しうる。否定応答の場合、データ
処理ユニツトの側では前の受信したデータを破棄
し、キーボードは同キーボード・ビツトを再伝送
する。本発明は専用のハードウエアによつて又は
マイクロコンピユータによつて実施しうる。

〔実施例〕

次に図面を参照して本発明の良好な実施例につ
いて説明する。第１図はハードウエアで実施した
構成を示しており、第１図の左側はキーボード
側、右側はデータ処理ユニツト側を示している。
キー・マトリクス１０のキーの押下げはキー走査
コード検出回路１２によつて感知され、押下げら
れたキーを示す８ビツト走査コードはキー走査コ
ード検出回路１２内のコード・レジスタに保持さ
れ、次いで直列―並列シフト・レジスタ１４にロ
ードされる。クロツク回路１８は１つの走査コー
ドの伝送の度に９個のクロツク・パルスを線２０
に発生する。シフト・レジスタ１４は線２０のク
ロツク・パルスにより８ビツト走査コードを直列
に出力し、データ駆動回路１６に与える。カウン
タ２４は線２０の９個のクロツク・パルスをカウ
ントする。カウント出力１−８はデータ駆動回路
１６に与えられる。カウント９出力はステータス
判定回路２６に印加される。

ステータス判定回路２６はサンプル回路４０の
出力をもう１つの入力として受取る。サンプル回
路４０はデータ線２を一方の入力として受取り、
また各クロツク・サイクル毎に所定のタイミング
でクロツク回路１８から発生されるサンプル・パ
ルスＳを他方の入力として受取る。データ処理ユ
ニツトは１フレームのキーボード・データを受信
したとき１フレームのキーボード・データの受信
完了を合図するステータス信号をデータ線２に印
加する。サンプル回路４０は、各サンプル時間
に、データ処理ユニツトからデータ線２にステー
タス信号が与えられたかを調べ、ステータス信号
が検出されたとき高レベル出力を発生する。

ステータス判定回路２６はカウンタ２４のカウ
ント９出力及びサンプル回路４０の出力に応答
し、カウント９の期間にステータス信号が検出さ
れたかと判定する。ステータス判定回路２６はカ
ウント９の期間にステータス信号が検出されたと
き線２８に肯定応答を示す高レベル出力を発生
し、ステータス信号がカウント９の期間に検出さ
れなかつたとき線３０に否定応答を示す低レベル
出力を発生する。

サンプル回路４０の出力はデータ駆動回路１６
の入力に与えられる。データ駆動回路１６はシフ
トレジスタ１４からの直列８ビツト走査コード、
カウンタ２４のカウント出力１−８、及びサンプ
ル回路４０の出力を受取り、サンプル回路４０の
出力が低レベルであることを即ちステータス信号
が検出されなかつたことを条件として、カウント
出力１−８と同期して走査コードの８ビツト・デ
ータを直列に送出する。データ駆動回路１６の出
力はOR回路３２を介してオーブン・コレクタ・
ゲート３４を駆動する。データ線は＋5Vの電源
に接続されており、通常高レベルにされる。オー
ブン・コレクタ・ゲート３４は入力（OR回路３
２の出力）が高レベルのときデータ線の高レベル
を維持し、入力が低レベルのときデータ線を低レ
ベル典型的にはアース・レベルに落す。オーブ
ン・コレクタ・ゲートは例えばTexas
Instruments社発行の“The TTL Data Book”、
第２版、1976年にSN7407として示されている。
このようにデータ駆動回路１６は、サンプル回路
４０でステータス信号が検出されるまでデータ線
２に走査コード・ビツトを送出する。この例では
１フレームのキーボード・データは８ビツトの走
査コードのみを含むものとする。

一方、クロツク回路１８は各走査コードの伝送
の度に線２２に９個のクロツク・パルスを発生
し、オーブン・コレクタ・ゲート３８を介してク
ロツク線４を駆動する。クロツク線４も＋5Vの
電源に接続され、通常高レベルにされる。線２２
のクロツク信号は線２０のクロツク信号と同じ周
波数であるが、データ線２のデータ信号とクロツ
ク線４のクロツク信号を所定の位相関係にするた
め線２０のクロツク信号から所定時間だけ遅延さ
れる。

データ処理ユニツト側では、クロツク線４のク
ロツク信号により直列データ・ビツトを９段の直
列―並列シフト・レジスタ４４にロードすると共
にカウンタ４６でクロツク・パルスをカウントす
る。カウントが８になつたときこれは１フレーム
の８ビツト走査コードの受信が完了したことを示
し、この時ステータス駆動回路５０はカウンタ４
６のカウント８出力に応答して低レベルを発生
し、オーブン・コレクタ・ゲート５２を介してデ
ータ線２を低レベルに駆動する。データ線２のこ
の低レベルは１フレームの受信完了を示すステー
タス信号になる。

ステータス信号はサンプル回路４０によつて検
出され、ステータス判定回路２６に与えられる。
ステータス判定回路２６はカウンタ２４のカウン
ト９の期間にステータス信号が検出されたとき線
２８に高レベル出力を発生してOR回路３２、オ
ーブン・コレクタ・ゲート３４を介してデータ線
２を高レベルに駆動し、肯定応答信号を与える。
ステータス判定回路２６はカウント９の期間にス
テータス信号が検出されなかつたとき線３０に低
レベル出力を発生し、オーブン・コレクタ・ゲー
ト３６を介してデータ線２を低レベルに駆動して
否定応答信号を与える。

カウンタ４６のカウント９出力はAND回路５
４，５６の一方の入力に与えられ、データ線２が
AND回路５４，５６の他方の入力に接続される。
AND回路５４はカウント９においてデータ線２
が高レベル即ち肯定応答のとき出力を発生し、正
しいデータ受信を示す。AND回路５４の出力は
ゲート回路５８を付勢し、直列―並列レジスタ４
４のビツト１−８をデータ処理ユニツトの他の処
理部へゲートする。AND回路５６はカウント９
においてデータ線が低レベル即ち否定応答のとき
出力を発生し、正しくないデータ受信を示す。
AND回路５６の出力は、もし希望するなら、他
の処理部へ待機を合図するのに使用しうる。

ステータス判定回路２６の線３０の低レベル否
定応答信号はクロツク回路１８及びキー走査コー
ド検出回路１２に送られ、これらの回路を初期化
すると共に、回路１２のコード・レジスタ内の同
じキーボード・データを再伝送するように指令す
る。カウンタ２４，４６は夫々遅延回路４２．４
８を通るカウント９の出力によつてリセツトされ
る。

次に、本発明の動作を例示して第２図の波形を
参照しながら第１図のキーボード・インタフエー
ス・システムの動作について説明する。第２Ａ図
は正しいデータ伝送の場合、第２Ｂ図は誤伝送の
場合を示している。先ず、第２Ａ図において、波
形ａはクロツク回路１８から線２２、オーブン・
コレクタ・ゲート３８を介してクロツク線４に与
えられるクロツク信号を示している。この例では
クロツク信号の高レベル期間及び低レベル期間は
夫々100μsである。波形ｂはキーボードからデー
タ線２に与えられるデータ信号を示している。波
形ｃはデータ処理ユニツトからデータ線２に与え
られる信号を示している。第２Ａ図では便宜上波
形ｂ，ｃは別々に示されているが、データ線の電
圧レベルは実際には波形ｂ，ｃのANDになる。
一番上の数字１−９はクロツク・サイクルを示
し、１フレームのデータはサイクル８で終了し、
サイクル９はステータス検出／応答のために用い
られる。

キーボードでは、各クロツク・サイクル毎にク
ロツク回路１８からのサンプル・パルスＳにより
サンプル回路４０でデータ線２をサンプルし、ス
テータス信号がないかを調べる。波形ｄはサンプ
ル・パルスＳによるサンプル時間を示している。
ステータス信号は低レベルであり、低レベルのス
テータス信号を検出するためにはキーボードはサ
ンプル時間にデータ線を高レベルにする必要があ
る。従つてデータ信号は、参照番号６０で示すよ
うに、データ・ビツトの値に関係なくサンプル時
点を含む所定期間高レベルに駆動される。

クロツク信号ａの低レベルの遷移はカウンタ４
６でカウントされる。また、データ信号ｂはクロ
ツク信号ａの低レベルの遷移でサンプルされシフ
ト・レジスタ４４にロードされる。従つて、デー
タ信号はクロツク信号ａの低レベルへの遷移の時
点で既に有意データ・レベルを持つている必要が
ある。クロツク信号ａは、この位相関係を与える
ように線２０のクロツク信号から遅延されてい
る。

キーボードでは各クロツク・サイクルでデータ
線をサンプルするが、サイクル７まではステータ
ス信号が検出されないから、直列データ・ビツト
を送り続ける。サイクル８でカウンタ４６はカウ
ント８の出力を発生し、波形ｃの６１のようにデ
ータ線を所定期間低レベルにし、１フレームの受
信完了を合図するステータス信号をキーボードに
返送する。

サンプル回路４０はサイクル９のサンプルでス
テータス信号の低レベルを検出し、このときカウ
ンタ２４はカウント９を出力しているから、ステ
ータス判定回路２６は線２８を介してデータ線を
高レベル（波形ｂの６２）に駆動し、肯定応答信
号をデータ処理ユニツトに返す。

データ処理ユニツトのカウンタ４６はサイクル
９のクロツク・パルスの低レベルへの遷移でカウ
ント９の出力を発生し、このときはAND回路５
４が肯定応答信号及びカウント９に応答して出力
を発生する。

第２Ｂ図はノイズ・パルス６３によつて誤伝送
が生じた場合を例示している。データ処理ユニツ
トのシフトレジスタ４４はクロツク・サイクル４
のクロツク・パルス及びノイズ・パルス６３の
夫々の低レベル遷移でデータ・ビツト０を２度サ
ンプルし同じデータを２度取り込む。従つてデー
タ・エラーが生じる。このときカウンタ４６もク
ロツク・サイクル４のクロツク・パルス及びノイ
ズ・パルス６３の夫々の低レベル遷移で２回カウ
ントするから、カウンタ４６はクロツク・サイク
ル７でカウント８出力を発生し、ステータス信号
は波形ｃの６４のようにクロツク・サイクル７で
発生される。

キーボードではステータス信号はクロツク・サ
イクル８のサンプルで検出される。このときカウ
ンタ２４はカウント９出力を発生したいないか
ら、ステータス判定回路２６は線３０を介してデ
ータ線を低レベルに駆動し（波形ｂの６５）、否
定応答信号を与える。

データ処理ユニツトではカウンタ４６はクロツ
ク・サイクル８のクロツク・パルスでカウント９
出力を発生し、AMD回路５６が出力を発生す
る。

ステータス判定回路２６からの否定応答信号は
クロツク回路１８及びキー走査コード検出回路１
２に進られ、キーボード・データを再伝送するよ
うに制御する。

静電放電によるノイズ・パルスの持続時間は10
−100ns程度であり、また経験によると、大体少
なくとも10ｍｓ以上の間隔で生じる。この間隔は
この例のように１クロツク・サイクル＝200μsに
したときの１フレームの伝送時間プラスステータ
ス検出／応答／再伝送に要する時間よりも相当長
く、再伝送によつて再び誤伝送が検出されること
はまれであり、再伝送が何度も反復して生じるこ
とがないことが判明した。勿論ノイズ・パルスの
間隔は環境によつて変わりうるから、起りうるノ
イズ・パルスの間隔に合わせてクロツク周波数を
選ぶ必要がある。

上述したキーボード・データの伝送、ステータ
ス情報の返送、ステータス情報の検出／肯定／否
定の応答及び再伝送の諸機能はマイクロプロセツ
サ及びマイクロコードを用いて実施することもで
きる。第３図はこの場合の実施例を示している。
キーボードはキーマトリクス１０、マイクロプロ
セツサ６８、オーブン・コレクタ・ゲート７０，
７２を含み、データ処理ユニツトはマイクロプロ
セツサ７４、オーブン・コレクタ・ゲート７６、
割込みラツチ７８を含む。ゲート７０は第１図の
オーブン・コレクタ・ゲート３４，３６に対応
し、ゲート７２は第１図のオーブン・コレクタ・
ゲート３８に対応し、ゲート７６は第１図のゲー
ト５２に対応する。従つて第１図のキーボードの
キー・マトリクス１０及びゲート３４，３６，３
８以外の機能手段はすべてマイクロプロセツサ６
８によつて行なわれる。第１図のデータ処理ユニ
ツトのゲート５２以外の機能手段はマイクロプロ
セツサ７４、割込みラツチ７８によつて行なわれ
る。

マイクロプロセツサ６８は例えばインテル社の
8048のようなマイクロプロセツサであり、キー・
マトリクス１０と共に自己走査直列キーボードを
構成している。マイクロプロセツサ７４は例えば
モトローラ社の6800のようなマイクロプロセツサ
である。マイクロプロセツサ６８，７４によつて
行なわれる機能は第１図及び第２図に関して説明
した機能に対応する。プログラム制御を用いたこ
とに基づく動作上の１つの特徴は割込みの使用で
ある。第１図ではクロツク信号の低レベルに基づ
いてデータ・ビツトを自動的に直列―並列レジス
タ４４に取込むと共に、カウンタ４６によつてク
ロツク信号の低レベルをカウントしているが、第
３図の実施例ではクロツク信号の低レベルに基づ
いてラツチ７８をセツトしてマイクロプロセツサ
７４にキーボード割込み要求を出し、この割込み
によつてデータ信号のサンプル及びビツトのカウ
ントを行なつている。キーボード割込み発生時に
行なわれるデータ・サンプル動作、ビツト・カウ
ント動作等の終了時にラツチ７８がリセツトさ
れ、プログラムはリターン動作を行なつてマイク
ロプロセツサ７４は割込み前のデータ処理に戻
り、次のクロツク・サイクルにおけるクロツク信
号の低レベルによつて再びキーボード割込み要求
が出されるまでそのデータ処理を続ける。

第４Ａ図、第４Ｂ図、第４Ｃ図は第３図のシス
テムにおいて上述の機能を行なうための制御プロ
グラムのフロー・チヤートである。キーボード側
では、ステツプ９０で動作し、ステツプ９２で１
フレームのキーボード・データの最初のビツトを
データ線２に印加する。これは第２Ａ図の波形ｂ
のクロツク・サイクル１における低レベルへの遷
移に対応する。ステツプ９４でクロツク線４を
100μsだけ低レベルにする。これは第２Ａ図の波
形ａのコード・サイクル１における低レベルに対
応する。ステツプ９６でデータ線及びクロツク線
を高レベルにする。クロツク線は各クロツク・サ
イクルの終了時に高レベルにされ、またデータ線
はステータス信号のサイクルリングのため、デー
タ・ビツトの値に関係なく各クロツク・サイクル
の前半の期間に所定時間だけ必ず高レベルにされ
る。ステツプ９８でデータ線をサンプルする。ス
テツプ１００で、サンプリングの結果ステータス
信号が検出されたかが判定される。

ステツプ１００でステータス信号が検出されな
かつたときはステツプ９２に戻り、動作を繰返
す。これは第１図においてサンプル回路４０でス
テータス信号が検出されない限りカウンタ２４の
カウント出力１−８に基づいてデータ・ビツトを
送出することに対応する。ステツプ１００でステ
ータス信号が検出されたときはステツプ１０４へ
進み、８番目のデータ・ビツトの伝送の結果ステ
ータス信号が検出されたか否かが判定される。
YESであれば（第４Ｂ図）へ進み、NOであれ
ば（第４Ｃ図）へ進む。

一方、データ処理ユニツトでは、ステツプ９４
におけるクロツク線の低レベルの遷移によつてラ
ツチ７８がセツトされ、キーボード割込み要求を
発生する。これによりクロツク信号低レベル期間
の初期に直ちにキーボード線２をサンプルすると
共に受信データ・ビツトのカウントを１プラスす
る。ステツプ１１０でデータ・ビツト・カウント
＝８かが調べられる。カウント≠８であればステ
ツプ１１４へ進み、プログラム・リターン動作が
行なわれる。即ち、マイクロプロセツサ７４は割
込み前のプログラム処理に戻り、次のキーボード
割込みまでその処理を続ける。ステツプ１１０で
カウント＝８が検出されたときはステツプ１１２
へ進み、データ線を低レベルにしてキーボードへ
ステータス信号を送出し、次にステツプ１１４の
リターン動作へ進む。

８番目のビツトの送出後にステータス信号が検
出された場合はステツプ１０４から第４Ｂ図へ進
み、キーボードはステツプ１１６でデータ線を高
レベルに駆動し、肯定応答信号を与える（第２Ａ
図の波形ｂの６２）。次にステツプ１１８でクロ
ツク線を100μs低レベルにする。

データ処理ユニツトでは、ステツプ１１８のク
ロツク線抵レベルによりステツプ１２４でキーボ
ード割込みを生じ、ステツプ１２６でデータ線を
サンプルする。このとき高レベルが検出されるか
ら、これは正しい受信を表わし、ステツプ１２８
で受信走査コードを取込み、ステツプ１３０で次
のキーボード・データの受信に備えて受信パラメ
ータの初期化を行ない、ステツプ１３２でリター
ン動作に入る。

キーボードではステツプ１２０において、
100μsの後にクロツク線を高レベルにすると共に、
データ線を高レベルにし、ステツプ１２２で次の
キーボード・データの伝送まで待機する。

クロツク線にノイズ・パルスが生じた場合はノ
イズ・パルスによつて割込みが生じ、同一ビツト
について２度データ・サンプリング動作及びビツ
ト・カウント１プラス動作が生じる。従つてキー
ボードが８番目のデータを送出しないうちにデー
タ処理ユニツトではデータ・カウント＝８にな
る。従つてこの場合は第４Ａ図のステツプ１０４
でNOとなり、第４Ｃ図へ進む。

キーボードはステツプ１３４でデータ線を抵レ
ベルに駆動し、否定応答信号を与える（第２Ｂ図
の波形ｂの６５）。次にステツプ１３６でクロツ
ク線100μs低レベルにする。

データ処理ユニツトではステツプ１３６のクロ
ツク線低レベルによりステツプ１４２で割込みを
生じ、ステツプ１４４でデータ線をサンプルす
る。このとき低レベルが検出されるから、これは
正しくない受信を表わし、ステツプ１４６で受信
走査コードを廃棄し、ステツプ１４８で再伝送に
備えて受信パラメータの初期化を行ない、ステツ
プ１５０でリターン動作に入る。

キーボードではステツプ１３８で、100μsの後
にクロツク線を高レベルにすると共に、データ線
を高レベルにし、ステツプ１４０で再伝送動作に
入る。

【図面の簡単な説明】

第１図は肯定／否定応答をデータ線に与えるよ
うにした、ハードウエアで実施された第１の実施
例、第２図は動作波形図、第３図はマイクロプロ
セツサを用いた第２の実施例、第４Ａ図―第４Ｃ
図は肯定／否定応答をデータ線に与える場合の第
３図のマイクロプロセツサの制御プログラム・フ
ロー・チヤートである。２……データ線、４……クロツク線、１０……
キー・マトリクス、１２……キー走査コード検出
回路、１４……シフト・レジスタ、１８……クロ
ツク回路、２４，４６……カウンタ、２６……ス
テータス判定回路、４０……サンプル回路、５０
……ステータス駆動回路、６８，７４……マイク
ロプロセツサ。

Claims

【特許請求の範囲】１直列キーボードとデータ処理ユニツトとを、
キーボード・クロツク信号を伝送するクロツク線
とキーを表わすキー走査コードを含む直列フレー
ム・ビツトを前記クロツク信号と同期して伝送す
るデータ線とを介して接続したデータ処理装置の
ための直列キーボード・インタフエース・システ
ムにして、前記データ処理ユニツトと関連して設けられ、
前記クロツク信号に応答してカウントを進めるカ
ウント手段と、前記データ処理ユニツトと関連し
て設けられ、前記カウント手段が１フレームの予
定ビツト数に等しい数だけカウントしたことに応
答して、１フレームのビツトの受信を示すステー
タス信号を前記データ線に印加する手段と、前記
キーボードと関連して設けられ、１フレームの伝
送が完了する前に前記ステータス信号を受取つた
とき前記データ線に否定応答信号を印加する手段
と、前記キーボードと関連して設けられ、前記否
定応答信号に応答して同一フレームのキー走査コ
ードを再伝送する手段とを有する直列キーボー
ド・インターフエース・システム。