JPH02166529A - 擬障発生回路 - Google Patents
擬障発生回路Info
- Publication number
- JPH02166529A JPH02166529A JP63323138A JP32313888A JPH02166529A JP H02166529 A JPH02166529 A JP H02166529A JP 63323138 A JP63323138 A JP 63323138A JP 32313888 A JP32313888 A JP 32313888A JP H02166529 A JPH02166529 A JP H02166529A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- fault
- signal
- operating state
- pseudo fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 241000219112 Cucumis Species 0.000 description 2
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 2
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置の擬障発生回路に関する0
〔従来の技術〕
近年、電子計算機の応用分野が飛躍的拡大を遂げるに伴
い、システムの高信頼性の要求は年々高くなっている。
い、システムの高信頼性の要求は年々高くなっている。
そのため、計算機に障害回復機能を設けるようになって
きた。
きた。
データ処理装置の障害回復機能の診断を行うために、人
為的に擬障を発生する擬障発生回路を内蔵することがあ
る。このような擬障発生回路では、擬障発生要求信号の
みに従って、擬障を発生する方法が用いられてきた。
為的に擬障を発生する擬障発生回路を内蔵することがあ
る。このような擬障発生回路では、擬障発生要求信号の
みに従って、擬障を発生する方法が用いられてきた。
上述した従来の擬障発生回路は、装置の動作状態とは無
関係に擬障を発生させるため、例えば装置が例外処理中
に擬障を発生させたい場合など、特定のフェーズを狙う
ことが困難であるという問題点がある。
関係に擬障を発生させるため、例えば装置が例外処理中
に擬障を発生させたい場合など、特定のフェーズを狙う
ことが困難であるという問題点がある。
このような問題点を解決するため、本発明の擬障発生回
路は、データ処理装置において、装置の動作状態を記憶
する状態レジスタと、擬障の発生フェーズを規定するレ
ジスタと、装置の動作状態と規定された擬障の発生フェ
ーズとを比較し、両者が一致した場合に擬障発生許可信
号を発生する比較回路と、擬障発生要求を表示する信号
と、該信号によシ擬障発生の要求があった場合に擬障発
生許可信号に従って擬障を発生する擬障発生器とを有す
るものである。
路は、データ処理装置において、装置の動作状態を記憶
する状態レジスタと、擬障の発生フェーズを規定するレ
ジスタと、装置の動作状態と規定された擬障の発生フェ
ーズとを比較し、両者が一致した場合に擬障発生許可信
号を発生する比較回路と、擬障発生要求を表示する信号
と、該信号によシ擬障発生の要求があった場合に擬障発
生許可信号に従って擬障を発生する擬障発生器とを有す
るものである。
したがって、本発明においては、擬障発生の要求があっ
た場合にその信号にランダムな信号を選ぶことによシ、
装置の特定の動作状態を狙ってランダムに擬障を発生す
ることが可能に&る。
た場合にその信号にランダムな信号を選ぶことによシ、
装置の特定の動作状態を狙ってランダムに擬障を発生す
ることが可能に&る。
図は本発明による擬障発生回路の一実施例を示すブロッ
ク図である。本実施例の回路は、装置の動作状態を記憶
する状態レジスタ1と、発生フェーズを規定するレジス
タ2と、比較回路3と、ANDゲート4と、擬障発生器
5とから構成されている。
ク図である。本実施例の回路は、装置の動作状態を記憶
する状態レジスタ1と、発生フェーズを規定するレジス
タ2と、比較回路3と、ANDゲート4と、擬障発生器
5とから構成されている。
ここで、擬障の発生を要求する擬障発生要求信号10は
ANDゲート4を通して擬障発生器5に接続されておシ
、状態レジスタ1には、擬障発生要求信号10とは無関
係に装置の動作状態が記憶されるものどなっている。し
かして、装置の特定の動作状態で擬障を発生させたい場
合には、発生フェーズを規定するレジスタ2に擬障を発
生しようとする特定の動作状態をセットする。すると、
比較回路3は、装置の動作状態と1発生フェーズを規定
するレジスタ2にセットされた動作状態とを比較し、両
者が一致した場合には擬障発生許可信号20を「1」に
、一致しない場合は信号20をrOJにする。そして、
この擬障発生許可信号20は瓜ゲート4に接続されてい
る。
ANDゲート4を通して擬障発生器5に接続されておシ
、状態レジスタ1には、擬障発生要求信号10とは無関
係に装置の動作状態が記憶されるものどなっている。し
かして、装置の特定の動作状態で擬障を発生させたい場
合には、発生フェーズを規定するレジスタ2に擬障を発
生しようとする特定の動作状態をセットする。すると、
比較回路3は、装置の動作状態と1発生フェーズを規定
するレジスタ2にセットされた動作状態とを比較し、両
者が一致した場合には擬障発生許可信号20を「1」に
、一致しない場合は信号20をrOJにする。そして、
この擬障発生許可信号20は瓜ゲート4に接続されてい
る。
したがって、擬障発生要求信号10が発生した場合、擬
障発生許可信号20が「1」であるときのみ、擬障発生
器5は学障を発生する。これによシこの擬障発生要求信
号10にランダムな信号を選ぶことによ)、装置の特定
の動作状態を狙ってランダムに擬障を発生することがで
きる。また、比較回路3の出力である擬障発生要求信号
10をマスクすることによシ、装置の動作状態とは無関
係に擬障を発生することも可能である。
障発生許可信号20が「1」であるときのみ、擬障発生
器5は学障を発生する。これによシこの擬障発生要求信
号10にランダムな信号を選ぶことによ)、装置の特定
の動作状態を狙ってランダムに擬障を発生することがで
きる。また、比較回路3の出力である擬障発生要求信号
10をマスクすることによシ、装置の動作状態とは無関
係に擬障を発生することも可能である。
以上説明したように1本発明の擬障発生回路によれば、
装置の特定の動作状態に擬障を発生させることにより、
データ処理装置の障害回復機能の診断を容易にできる効
果がある。
装置の特定の動作状態に擬障を発生させることにより、
データ処理装置の障害回復機能の診断を容易にできる効
果がある。
図は本発明の一実施例を示すブロック図である。
1・・・・状態レジスタ、2・・・・発生フェーズを規
定するレジスタ、3・・・・比較回路、4・・・・瓜ゲ
ート、5・・・・擬障発生器、10・・・−擬障発生要
求信号、20・・・・擬障発生許可信号。
定するレジスタ、3・・・・比較回路、4・・・・瓜ゲ
ート、5・・・・擬障発生器、10・・・−擬障発生要
求信号、20・・・・擬障発生許可信号。
Claims (1)
- データ処理装置において、装置の動作状態を記憶する状
態レジスタと、擬障の発生フェーズを規定するレジスタ
と、装置の動作状態と規定された擬障の発生フェーズと
を比較し、両者が一致した場合に擬障発生許可信号を発
生する比較回路と、擬障発生要求を表示する信号と、該
信号により擬障発生の要求があつた場合に擬障発生許可
信号に従つて擬障を発生する擬障発生器とを有すること
を特徴とする擬障発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323138A JPH02166529A (ja) | 1988-12-21 | 1988-12-21 | 擬障発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323138A JPH02166529A (ja) | 1988-12-21 | 1988-12-21 | 擬障発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02166529A true JPH02166529A (ja) | 1990-06-27 |
Family
ID=18151509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63323138A Pending JPH02166529A (ja) | 1988-12-21 | 1988-12-21 | 擬障発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02166529A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08292903A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 情報処理装置 |
-
1988
- 1988-12-21 JP JP63323138A patent/JPH02166529A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08292903A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110032883B (zh) | 区块链中实现隐私保护的方法、系统和节点 | |
| CN108885675A (zh) | 包括电路编码变换函数的加密asic | |
| Sabbagh et al. | A novel GPU overdrive fault attack | |
| CN116471103B (zh) | 基于边界网络的内外网数据安全交换方法、装置及设备 | |
| DE102018005101A1 (de) | Feld-Systemtest-Sicherheit | |
| EP1022639A2 (en) | Method and apparatus for limiting security attacks via data copied into computer memory | |
| CN110263543B (zh) | 基于代码标注的对象级收据存储方法和节点 | |
| JP2015007978A (ja) | データ処理システム、データ処理システムの初期化方法及びコンピュータプログラムプロダクト | |
| CN108959980A (zh) | 安全芯片的公钥防护方法及公钥防护系统 | |
| CN117155543A (zh) | 一种车载bms功能安全信号控制方法 | |
| JPH05173892A (ja) | ファイルロード方式 | |
| JPH02166529A (ja) | 擬障発生回路 | |
| US4224681A (en) | Parity processing in arithmetic operations | |
| US12362933B2 (en) | Scheme for transferring and authenticating data | |
| JPH09330274A (ja) | ダイナミックram内のパリティ検査論理回路用装置及び方法 | |
| EP3907633A1 (en) | System and method for obfuscating opcode commands in a semiconductor device | |
| Eleftherakis et al. | Model checking safety critical systems specified as X-machines | |
| JPH04209035A (ja) | 疑似障害発生回路 | |
| US20040143614A1 (en) | Hiding the internal state of a random number generator | |
| CN116302622B (en) | Memory inspection method, device, equipment and medium | |
| Bozzano et al. | Formal Specification and Synthesis of FDI through an Example | |
| CN120470598A (zh) | 数据处理方法、控制器、车辆及存储介质 | |
| Leveugle | Embedded Tutorial: Integrated System Hardening Seen from a Security Point of View: Dream or Nightmare? | |
| JP2928128B2 (ja) | Cpu周辺装置のシミュレーション方式およびその方法 | |
| JPH0294100A (ja) | メモリic試験装置 |