JPH0687568B2 - データ伝送装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明はデータ伝送装置に関し、特に、複数の並列な
入力側伝送路を介して伝送されてきたパケットデータを
直列的に出力側の伝送路に任意のワード数からなるパケ
ット単位のデータを伝送するようなデータ伝送装置の改
良に関する。

＜従来の技術＞ 電子計算機などを用いたデータ処理装置においては、複
数の処理装置をデイジタル信号による通信によって結合
している。そして、データ処理を複数の処理装置で分散
して処理したとき、各処理装置で得られた結果は、これ
らの処理装置群とは異なる第２の処理装置に送られ、こ
の第２の処理装置では、受信した複数の結果を用いて処
理を実行する。例えば特願昭61−17543の装置がある。

＜発明が解決しようとする問題点＞ 上述の各処理装置において、分散されたデータを処理す
るのに要する時間は、受信したデータや該装置に要求さ
れる処理の内容によってことなり、それぞれにおいて処
理された結果データ群が常に同じ順序でしかも同じ時間
間隔で送信されるとは限らない。また、第２の処理装置
における処理時間のばらつきから生じる送信データ群の
滞留を極力緩和するようなバッファ機能を伝送路自体に
持たすことができるならば、処理装置のハードウエア量
を減少させることができる。

それゆえに、この発明の主たる目的は、複数の並列な入
力側伝送路を介して伝送されてきたデータを、伝送路の
収容能力の限界まで受理することができ、しかも送信デ
ータ群の到着順に出力側伝送路に伝送し、送信データ群
の滞留がある場合は出力の調停を行い出力側伝送路に任
意のワード数からなるパケット単位のデータを伝送でき
るようなデータ伝送装置を提供することである。

＜問題点を解決するための手段＞ この発明にかかるデータ伝送装置は、各伝送路に固有の
時間間隔以上の任意の時間間隔でしかもお互いに非同期
に伝送されてきた複数のパケットデータを、複数の並列
な入力側伝送路MIDESを追加して伝送路の物理的な収容
能力の限界まで受理することができる。しかもパケット
データの到着順およびパケットデータが滞留した場合は
滞留を極力緩和するように直列的に出力側の伝送路に任
意のワード数からなるパケット単位のデータを伝送でき
る。このために、データ伝送装置は、複数の並列な伝送
路にMIDESを追加することで伝送路の物理的な収容能力
を上げ、複数の並列な伝送路の任意の２組のそれぞれに
対応して設けられる競合検知機能を有するデータ伝送手
段と、出力側の伝送路から送信許可信号が送られてきた
ことに応じて、前記競合検知機能を有するデータ伝送手
段をパケットデータに到着順におよびパケットデータが
滞留した場合は滞留を極力緩和するように調停を行い、
直列的に出力側の伝送路に任意のワード数からなるパケ
ット単位のデータを伝送するための調停制御手段とから
構成される。

＜作用＞ この発明にかかるデータ伝送装置は、複数の並列な伝送
路にMIDESを追加したことで伝送路の物理的な収容能力
を上げ、出力側の伝送路から送信許可信号が送られてき
たことに応じて、競合検知機能を有する複数の伝送手段
をパケットデータの到着順におよびパケットデータが滞
留した場合は滞留を極力緩和するように調停を行い、対
応する伝送路から送られてきたパケットデータを、伝送
路の物理的な収容能力の限界まで受理し、かつ調停制御
に要する遅延時間が全くなく、伝送路固有の転送時間内
で出力側伝送路に任意のワード数からなるパケット単位
のデータを順次伝送させることができる。

＜実施例＞ 第１図はこの発明の一実施例の概略ブロック図である。
この第１図に示す実施例では、２つのデータ伝送路10,2
0,30,200および40,50,60,300が並列的に設けられ、デー
タ伝送路200および300からの出力であるパケットデータ
１およびパケットデータ２の到着時間差が一定時間差の
範囲内にあるかどうかを競合検知部70で検知し、一定時
間差の範囲外であれば時間調整は行わず、一定時間差の
範囲内であれば時間調整を行うため到着の遅い方のパケ
ットデータをデータ伝送路20もしくは50で一定時間差の
範囲になるまで一時停止させる。ワード数計数部800で
は、データ伝送路20およびデータ伝送路50を通過するデ
ータを計測しパケット単位のパルスを生成する。調停制
御部80では、出力側伝送路である伝送路100から送信許
可信号が送られてきたことに応じて、並列な入力側伝送
路のそれぞれのパケットデータの混み具合により出力順
を調停し任意のワード数からなるパケット単位のデータ
をデータ伝送路100に出力する。

次に、第１図に示した実施例の具体的な動作について説
明する。初期状態においては、出力側のデータ伝送路10
0はパケットデータの受信が可能な状態であり、ACK信号
AK100が調停制御部80に対して返送されている。調停制
御部80は出力側のデータ伝送路100からのACK信号AK100
を受け、データ伝送路30および60にACK信号AK30およびA
K60を出力する。ACK信号AK30およびAK60は、同時にデー
タ伝送路100への送出を許可するのではなく、どちらか
一方がデータ伝送路100への送出を許可するようになっ
ている。本実施例では、例えばデータ伝送路60が許可さ
れデータ伝送路30が禁止されている状態を考える。

データ伝送路200にパケットデータ１′の先頭語が到着
した場合、該先頭語データおよび送信信号C10はMIDES20
0,データ伝送路10および20を介し、データ伝送路30へ伝
送されると共に送信信号C10はワード数計数部800に伝送
される。ワード数計数部800では、データ伝送路20を通
過するデータを計測しパケット単位のパルスを生成して
調停制御部80へ伝送する。調停制御部80では、データ伝
送路60にパケットデータがないことを確認し、パケット
データがない場合はデータ伝送路30に対し、データ伝送
路100へのデータ伝送を許可するとともにデータ伝送路6
0に対し、データ伝送路100へのデータ伝送を禁止する。
データ伝送路30は、データ伝送路100への伝送を許可さ
れたので任意のワード数からなるパケット単位のデータ
をデータ伝送路100へ伝送する。そして、該データがデ
ータ伝送路100を通過した時ACK信号AK30がデータ伝送路
100から調停制御部80を介してデータ伝送路30へ返送さ
れ、データ伝送路30からデータ伝送路100に対してパケ
ットデータの送出を許可する。

次に、データ伝送路300にパケットデータの先頭語が到
着した時、該先頭語データおよび送信信号C20はMIDES30
0、データ伝送路40および50を介し、データ伝送路60へ
伝送されると共に送信信号C20はワード数計数部800に伝
送される。ワード数計数部800では、データ伝送路50を
通過するデータを計測しパケット単位のパルスを生成し
て調停制御部80へ伝送する。調停制御部80では、データ
伝送路30にデータがないことを確認し、データがない場
合はデータ伝送路60に対し、データ伝送路100へのデー
タ伝送を許可するとともにデータ伝送路30に対し、デー
タ伝送路100へのデータ伝送を禁止する。データ伝送路6
0は、データ伝送路100への伝送を許可されたので任意の
ワード数からなるパケット単位のデータをデータ伝送路
100へ伝送する。そして、データ伝送路100を前記パケッ
トデータが通過した時ACK信号AK60がデータ伝送路100か
ら調停制御部80を介してデータ伝送路60へ返送されデー
タ伝送路60からのデータの送出を許可する。

次に、MIDES300の出力であるパケットデータ２がMIDES2
00の出力であるパケットデータ１にくらべ少し遅れて入
力された場合について説明する。パケットデータ１′の
先頭語がMIDES200を介しデータ伝送路10に伝送された場
合、その送信信号C10はデータ伝送路20へ送られると共
に競合検知部70へも送られる。その結果競合検知部70で
は一定時間差をおいてデータ伝送路40にもパケットデー
タが転送されていることをを検知した場合はパケットデ
ータ２をデータ伝送路50で一時停止させるとともに、パ
ケットデータ１がデータ伝送路20を通過した後、データ
伝送路50で停止していたパケットデータ２を転送させ
る。このように競合検知部70では、パケットデータ１お
よびパケットデータ２の競合具合を検知し到着時間の遅
いパケットデータをデータ伝送路20もしくはデータ伝送
路50で一時停止させ、調停制御部80での誤動作を防止す
る。

第２図は２つの独立した２ワード構成のパケットデータ
を調停する実施例の具体的な回路図である。なお、第２
図の具体例に於いては、データ伝送路20及び50より出力
される送信信号を直接語数計数部800に入力する構成で
はなく、該送信信号に基づく信号であるデータ伝送路30
及び60よりの送信許可信号を語数計数部800に入力する
構成としている。

まず、第２図を参照して、構成について説明する。第１
図のデータ伝送路10乃至30および40乃至60はそれぞれ、
転送制御部11乃至31および41乃至61とデータ保持手段12
乃至32および42乃至62とで構成される。また、データ伝
送路100は転送制御部101とデータ保持手段102とで構成
される。転送制御部11,21,31,41,51および61は各々１本
の送信信号入力,1本の送信許可信号入力,1本の送信信号
出力，および１本の送信許可信号出力によってハンドシ
ェイク転送制御を行う。但し、転送制御部21および51は
送信禁止信号入力により、自立的な転送制御を強制的に
禁止し、送信信号を送出しない機能が追加されている。
また、転送制御部101は２本の異なる送信信号入力に対
して論理和をとる機能を内蔵しており、転送制御として
は転送制御部11,31,41および61と同様のハンドシェイク
制御を行う。転送制御部11,31,41および61の詳細回路を
第４図に、転送制御部21および51の詳細回路を第５図
に、転送制御部101の詳細回路を第６図に示す。データ
保持手段12,22,32,42,52,62及び102はクロックパルスの
立ち下がり時にDiの内容をQiに転送する構成となってい
る。

MIDES200および300のブロック図を第３図に示す。構成
手段としてはデータ伝送路10などと同様に転送制御部20
1,211,221,231,241,251,261,271とデータ保持手段202,2
12,222,232,242,252,262,272とデータの空／塞を判定す
る論理手段とからなる。転送制御としては転送制御部1
1,31,41および61と同様のハンドシェイク制御を行う。
転送制御部201,211及び221の詳細回路を第７図に、転送
制御部231及び241の詳細回路を第８図に、転送制御部25
1,261及び271の詳細回路を第９図に示す。全体動作につ
いては、データがDATA INに転送制御パルスがC INに与
えられると転送制御部201ではノアゲート291および292
の出力により転送制御部211および271が空き状態である
か否かを検知し、転送制御部271が塞り状態の場合は転
送制御部211に転送制御パルスを伝送し、転送制御部271
が空き状態の場合は出口側の転送制御部271に転送制御
パルスを伝送する。転送制御部211に該パルスが伝送さ
れた場合は転送制御部211でも同様に転送制御部221およ
び261にデータが存在するか否かをノアゲート293で検知
し前述と同様に動作する。このようにデータ量に応じて
データ伝送路の段数が可変にすることができ、システム
の規模に応じて総段数を決定すればデータの溢れを防止
することができる。MIDES200および300からの出力信号
であるEMPTY1およびEMPTY2は、当該MIDESへの書き込み
可能状態を表す信号であり、該出力信号が書き込み可能
状態を示しかつ送信許可状態を示している場合に限り、
MIDESへの入力が可能である。

競合検知部70はＤタイプフリップフロップ71および72と
インバータ73および74とアンドゲート75および76とから
構成される。Ｄタイプフリップフロップ71および72はク
ロックパルスの立ち下がり時にＤ入力の内容をＱ出力に
出力する構成となっている。調停制御部80はナンドゲー
ト81,82,83および84とアンドゲート85および86とＤタイ
プフリップフロップ87および88とノアゲート89および90
とから構成される。Ｄタイプフリップフロップ87および
88はクロックパルスの立ち下がり時にＤ入力の内容をＱ
出力に出力する構成となっている。ワード数計数部800
はＤタイプフリップフロップ801,802,803および804とノ
アゲート805および806とから構成される。Ｄタイプフリ
ップフロップ801および802はクロックパルスの立ち下が
り時にＤ入力（Q₂＝_１）の内容をQ₁出力に出力する構
成となっており、Ｄタイプフリップフロップ803および8
04はクロックパルスの立ち上がり時にＤ入力（Q₂＝
_１）の内容をQ₁出力に出力する構成となっている。

次に、第２図に示した実施例の動作について説明する。
初期状態において、リセット信号RESET（“L"レベル）
が転送制御部11,21,31,41,51,61および101とアンドゲー
ト75,76,85および86とナンドゲート82および83とMIDES2
00および300とＤタイプフリップフロップ801,802,803お
よび804とに与えられる。それによって、転送制御部11,
21,31,41,51および61がそれぞれ初期リセットされ、そ
れぞれのQ1出力が“H"レベルになり、Q2出力も“H"レベ
ルになる。転送制御部101がリセットされるとQ1出力は
“H"レベルになり、Q2出力は“L"になる。転送制御部21
および51は、インヒビット信号INHにより次段へのデー
タ伝送を禁止することができる。MIDES200および300の
転送制御部では初期リセットされるとQ1出力は“H"レベ
ルになり、Q2出力は“L"になる。また、Ｄタイプフリッ
プフロップ801,802,803および804はリセット信号により
Q1出力を“H"レベルにQ2出力を“H"レベルにする。Ｄタ
イプフリップフロップ71および72はリセット信号により
Ｑ出力を“H"レベルにする。Ｄタイプフリップフロップ
87および88はリセット信号によりＱ出力を“L"レベルに
する。ナンドゲート82はリセット信号により出力が“H"
となり、フリップフロップを構成しているナンドゲート
81に入力される。ナンドゲート81の残りの入力は、Ｄタ
イプフリップフロップ801および803のQ2出力が共に“L"
であるために“H"となりナンドゲート81の出力は“L"と
なりナンドゲート81および82で構成された前段のフリッ
プフロップは安定する。ナンドゲート83および84で構成
された後段のフリップフロップは前段の出力を受けると
共にナンドゲート83にリセット信号が入力されているた
めナンドゲート83の出力は“H"となり、ナンドゲート84
の出力は“L"となり後段のフリップフロップも安定す
る。ナンドゲート83の出力はノアゲート84の入力に与え
られたことによりノアゲート89の出力は“L"となりデー
タ伝送路30より伝送路100へのデータ伝送を禁止状態と
する。ナンドゲート84の出力はノアゲート90の入力に与
えられたことによりノアゲート90の出力は“H"となりデ
ータ伝送路60より伝送路100へのデータ伝送を可能とす
る。

この状態において、パケットデータ１′の先頭語および
パルス信号C10（“L"レベル）がそれぞれMIDE200を介し
てデータ保持手段12および転送制御部11に与えられる
と、転送制御部21のQ2出力が“H"であるため、転送制御
部11は該Q1出力を“L"レベルにして、転送制御部21に伝
達するとともにデータ保持手段12のクロックパルスとな
りデータ１の内容をデータ保持手段12のQiに出力する。
転送制御部21は転送制御部31のQ2出力が“H"であるた
め、そのQ1出力を“L"レベルにし、転送制御部21のQ1出
力が転送制御部31に伝達されるとともにデータ保持手段
22のクロックパルスとなりデータ保持手段12のQiの内容
をデータ保持手段22のQiに出力する。Ｄタイプフリップ
フロップ801及び803とノアゲート805は転送制御部31のQ
2出力を２分周し、その出力はナンドゲート81の入力と
なる。このようにナンドゲート81に入力されるパルスは
転送制御部31のQ2出力を任意に分周することで任意のワ
ード数から成るパケット単位のデータについて調停制御
することができる。ノアゲート805の出力はナンドゲー
ト81の入力となり、ナンドゲート81の出力を“L"から
“H"に変化させ、この出力は、ナンドゲート82および83
の入力となる。ナンドゲート82は入力がすべて“H"にな
ったことにより出力が“L"となり前段のフリップフロッ
プを安定させる。また、これにより、後段のフリップフ
ロップは、ナンドゲート84の出力は“H"、ナンドゲート
83の出力は“L"となって安定する。ナンドゲート83の出
力“L"はノアゲート89の入力となり、転送制御部101か
らの送信許可信号をアクティブとしたことにより転送制
御部31のQ1出力を“L"レベルにし転送制御部101に伝達
され送信許可信号AKが“H"の場合は転送制御部101のQ1
出力は“L"となると共にデータ保持手段102のクロック
パルスとなりデータ保持手段102のDiの内容がQiに出力
される。転送制御部31から転送制御部101に出力されて
いる期間は、ナンドゲート84の出力“H"が後段のフリッ
プフロップ出力として保持されてノアゲート90に入力さ
れるのでノアゲート90の出力は“L"を保持し、転送制御
部61から転送制御部101への出力を禁止するとともに、
転送制御部31の出力でＤタイプフリップフロップ88の出
力を“L"とすることによりデータ保持手段62の出力Qiを
ハイインピーダンスにしデータ保持手段32のQi出力と衝
突しないようにしている。

次に、パケットデータ２′の先頭語およびパルス信号C2
0がMIDES300に与えられた場合は上記のデータ１の入力
に伴う動作説明と全く同様であるので省略する。

次に、初期状態の後MIDES300からの出力であるパケット
データ２がMIDES200からの出力であるパケットデータ１
にくらべ少し遅れてデータ伝送路40に出力された場合に
ついて説明する。パケットデータ１の先頭語およびパル
ス信号C11がMIDES200を介してそれぞれデータ保持手段1
2および転送制御部11に与えられるとともにインバータ7
3に与えられ、パルス信号C11が“L"から“H"へ再び戻る
までにパケットデータ１よりやや遅れてMIDES300からの
出力であるパケットデータ２の先頭語がデータ保持手段
42に与えられ、パルス信号C21が転送制御部41に与えら
れるとＤタイプフリップフロップ72のＤ入力は“L"であ
るので、パルス信号C11が“L"から“H"へ再び戻る時Ｄ
タイプフリップフロップ72のＱ出力は“L"となり転送制
御部51まで伝送されたパルスを転送制御部61に送らず転
送制御部51で停止させる。転送制御部11のQ1出力が転送
制御部21に伝送されるとアンドゲート76の出力が“L"と
なりＤタイプフリップフロップ72のＱ出力をセットし、
転送制御部51で停止したパルスが再び転送を許可され転
送制御部61に伝送される。パケットデータ１がパケット
データ２よりもやや遅れてMIDES200より出力された場合
も全く同様に説明できるので省略する。

２つのパケットデータ１およびデータ２が競合してMIDE
S200および300より出力された場合は、ナンドゲート81
および82のフリップフロップおよびナンドゲート83およ
び84のフリップフロップによって遅く入力されたパケッ
トデータを一時停止させる。

上述のごとく、この実施例によれば、出力側の伝送路10
0が空いている状態において、片側の伝送路上にのみパ
ケットデータが存在する場合は当該伝送路上のパケット
データが順次出力される。また、両伝送路上にパケット
データが存在しかつ各々がデータ伝送路の最大転送能力
で伝送されてきた場合には、出力側データ伝送路100の
処理能力が追いつかないためデータ伝送路30,20,10およ
びMIDES200そしてデータ伝送路60,50,40およびMIDES300
にパケットデータを一時記憶するとともに、データ伝送
路100からの送信許可信号AKに応じてデータ伝送路30お
よびデータ伝送路60が交互に各伝送路上のパケットデー
タをデータ伝送路100へパケット単位のデータとして伝
送する。

＜発明の効果＞ 以上のように、この発明によれば、複数の並列な伝送路
のデータが任意な時間間隔でかつお互いに非同期に伝送
されてきた場合でも、出力側のデータ伝送路から送信許
可信号が送られてきたことに応じて、調停制御部で調停
を行うことにより、伝送路の物理的収容能力の限界まで
受理し、かつ調停制御に要する遅延時間が全くなく、ワ
ード数計数部での計数結果にしたがってパケット単位の
データを出力側伝送路に順次伝送させることができる。
したがって高速伝送とともに信頼性の高い調停機構が実
現できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。
第２図は２つのデータ伝送路から送られてきたデータを
出力側のデータ伝送路に伝送する例の詳細な回路図であ
る。第３図はMIDESのブロック図である。第４図，第５
図，第６図，第７図，第８図および第９図は転送制御部
の一実施例の回路図である。 図において、10,20,30,40,50,60,100はデータ伝送路、7
0は競合検知部、80は調停制御部、200,300はMIDES、800
はワード数計数部、11,21,31,41,51,61,101は転送制御
部、12,22,32,42,52,62,102はデータ保持手段、71,72,8
7,88,801,802,803,804はＤタイプフリップフロップ、7
3,74はインバータ、75,76,85,86はアンドゲート、81,8
2,83,84はナンドゲート、89,90,805,806はノアゲートを
示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の並列な入力側伝送路を介して転送さ
   れてきた複数のパケットデータを直列的に出力側の伝送
   路に伝送するためのデータ伝送装置であって、 前記複数の並列な伝送路が最少遅延エラスティク緩衡機
   構（Minimum Delay Elastic Store以下MIDESと呼ぶ）手
   段を備え、 前記複数の並列な伝送路のうち任意の２組の伝送路上に
   ２組のパケットデータが存在し、かつ２組の該パケット
   データの到着時間差が一定時間差の範囲内にあることを
   検知する競合検知手段、および 前記出力側の伝送路から送信許可信号が送られてきたこ
   とに応じて、前記競合検知手段を有するデータ伝送手段
   を前記複数の並列な入力側伝送路のそれぞれのパケット
   データの混み具合により出力順を調停し、前記出力側の
   伝送路に予め設定した任意のワード数からなるパケット
   単位のデータを伝送するための調停制御手段を備えたこ
   とを特徴とするデータ伝送装置。