JPH02168754A - クロックスキュー補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はデジタル信号処理システム、具体的にはタイミ
ング変動を受けるデジタル信号をクロックするための回
路に関する。

［従来技術の説明］ データ処理及び通信システムは通常、相互接続されたモ
ジュール群からなり、それぞれのモジュールは、１つあ
るいはそれ以上の回路ユニットを含んでいる。周波数同
期クロック回路では、クロックは所定の周波数で動作し
、異なるモジュールで行われる処理動作を統合するため
に用いられる。

クロックの動作速度は固定されているが、システムモジ
ュールの様々な場所でのクロックとデジタル信号との間
の相対タイミングはがなり異なることがある。公知のよ
うに、クロック及び信号分布の伝搬時間変動は、モジュ
ールからモジュールへ及びモジュール内の回路ユニット
から回路ユニットへの伝送の際、信号とクロックパルス
間の位相にかなりの差を生じさせる。クロックに対する
ブタ信号タイミングの位相差あるいはスキューは、デジ
タル信号がシステムの１つの部分がら他の部分へ伝送さ
れるとき、所定の点でタイミング変動を受けるデジタル
信号をリタイミングあるいはクロッキングすることによ
って克服できる。モジュールの選択された点でのデジタ
ル信号のクロッキングは、スキューが除去されるように
デジタル信号とクロックパルスとの間に適当な位相関係
を再構成する。

前述のデジタル信号処理システムでのスキューは、一般
には製造プロセスの許容誤差により集積回路チップ間に
現れる伝搬時間変動、及び信号パルスとクロックパルス
に対する変調バスにょる伝搬時間変動の結果である。ス
キューを最小にする公知の１つの方法は、アメリカ特許
節４，４４７，８７０号に示されており、他はクロック
分配システムの手動調整に依存する。このような手動に
よる制御装置の調整はかなりの時間、労力、費用とを必
要とし、システムの要素が変われば、再調整されなけれ
ばならない。

アメリカ特許節４，４８２，８１９号はデータプロセッ
サシステムクロック検査回路を開示し、そこでは中央ク
ロックジェネレータは、等長ラインで複数のモジュール
に分配される複数の奇数と偶数クロックパルス及び変長
ラインで複数のゲートパルスを発生する。モジュールの
検出回路は、ゲートパルスとクロックパルスが適当な順
序で発生及び終了するかどうかを検出し、不適当な順序
の指摘を提供する。このプロセッサシステムは、不適当
な順序を表わす信号の出現時に停止される。しかし、こ
の配置は、モジュールに入ってくるデータ信号とモジュ
ールクロックとの間のスキューを自動的に補正しない。

アメリカ特許節４，４７９，２１６号は集積回路チップ
のためのスキューフリークロック回路を示し、そこでは
、スキューされたクロックパルス源からスキューされな
いクロックパルスを提供するために、演算増幅フィード
バック回路が用いられている。

クロックインパルスのスキューは、出力クロックパルス
の平均電圧の変化をもたらし、この平均電圧は参照電圧
と比較される。比較により得られた制御信号は、出力の
平均電圧を調整する。しかし、フィードバック及び比較
回路の動作は、信号の高速可変変化に適応できるほど十
分速くできない。

アメリカ特許節４，６３７，０１８号に示されるクロッ
クスキューに対する他の方法は、フィードバック回路を
用い、それは位相比較器と共にマルチタップ遅延ライン
及び正確な定数遅延を含み、クロック分配システムによ
って提供される出力クロックに、メインシステムクロッ
クに対して実質上同じ値の所定遅延を提供するように各
クロック分配チップ伝搬遅延を自動的に調整する。しか
し、このような自動調整を行なう回路配置は複雑で、デ
ータ信号の伝搬遅延が非常に不確定な装置ではうまく動
作しない。本発明の目的は、データ信号とクロックパル
スとの間の可変スキューに迅速に適応できる改善された
スキュー補正回路を提供することである。

（発明の概要） 前述の目的は、データ信号の状態が不確定のとき所定の
時限を認識し、クロック遷移の附近にいつ不確定間隔が
現れるかを検出し、クロック遷移から不確定間隔を除去
するためにデータ信号をシフトすることによって実現さ
れる。さらに、検出とシフティングは複雑なフィードバ
ック回路なしに自動スキュー補正を提供する。

本発明はクロックに対するスキューを除去するように入
力データストリームをクロッキングする回路に関し、そ
こでは所定の遅延を有する入カデタの変形（ｖｅｒｓｉ
ｏｎ）が発生される。入力データあるいは遅延された入
力データがクロックされるように選択される。選択され
たデータ及び選択されたデータの遅延された変形は所定
のクロック遷移で比較される。選択されたデータ信号の
状態が選択されたデータ信号の遅延されたものの状態と
異なるとき、不確定信号は発生され、他の入カデタ信号
及び所定の遅延を有する入力データ信号が選択される。

（実施例の説明） 第１図はデジタル信号処理回路の一般ブロック図を示し
、そこでは割当てられたタスクを行なうために複数のモ
ジュールが相互接続されている。

図示されているように、１０１−１からｌ［ｌ］＝Ｎの
データ信号送信装置は、１０５−］から１．０５−Ｎの
ラインを介してデータ処理モジュール１１０に接続され
ている。第１図の配置はデータ処理システムを構成でき
、そこでは１０１−１から１０］、−Ｎのデータ信号送
信装置は周辺デバイスで、そのそれぞれが独立にデータ
処理モジュール１１０に接続される。また第１−図の配
置は通信システムであることもでき、そこでは、Ｌｏｔ
−１から１０１−Ｎのデータ信号送信装置は、通信スイ
ッチとして動作するデータ処理モジュール１１０に接続
されるでいる独立なリモートターミナルである。別々の
データストリームパスを提供するために、データ信号送
信装置はライン１０Ｇ−１を介してプロセッサモジュー
ルに接続されている。

第１図の各データ信号送信装置とデータ処理モジュール
１１０は局部的に発生されたクロック信号の制御の元で
動作する。クロックジェネレータ１３０はデータ処理モ
ジュー１１０でクロック信号ｃｋＭを提供する。それぞ
れのデータ信号送信装置は、クロック信号ｃｋｌ、ｃｋ
２．・・・、　ｃｋＮを提供するための局部クロックジ
ェネレータを含む。全てのクロック信号は、公知の回路
によって同一周波数で動作し、従って周波数同期である
。データ処理システムでは、全てのクロック信号は公知
のクロック分配回路によって１個のクロック送信装置か
ら得られることができる。通信システムでは、リモート
タミナルでの周波数同期クロック信号は、多くの公知の
クロック再生法の１つによって得られる。ブタ信号送信
装置１０１−１は、クロック信号ｃｋｌによって操作さ
れ、第１図のデータ信号送信装置１０１、−Ｎはクロッ
ク信号ｃｋＮによって操作され、ブタ処理モジュール１
】０はクロック信号ｃｋＭによって操作される。

ｃｋｌからｃｋＮまで及びｃｋＭのクロック信号は、全
て同じ遷移速度で動作するが、クロック信号の位相は、
個々のクロック信号パスの遅延の変動のため、かなり変
動する。１０５−］から１０５−Ｎまでのラインに沿う
パス長が異なるため、異なるデータ信号モジュールから
データ処理モジュール１１０に到着するデータ信号スト
リームの位相とクロックｃｋＭとの関係も変動を受ける
。従って、クロックデータ信号スキューを除去するため
に、各データ信号送信装置からデータ処理モジュール１
１０に入るデータ信号の位相を調整する必要がある。各
データ信号送信装置に対して一般にスキューは異なるが
、クロックに対するこのようなデータ信号スキューは通
常動作のときには普通一定である。従って、スキューに
対する補正は、システムあるいは１つないしそれ以上の
モジュールが動作したときにのみ行われる。これは、シ
ステムあるいはモジュールが動作されたときに特殊な信
号を用いる、あるいはモジュール間のデータ伝送のとき
に初期データ信号を用いることによって行われることが
できる。

第１図の回路では、１．０１−１から１０１−Ｎまでの
データ信号送信装置のそれぞれからのデータ信号は、そ
れに対応する１、２Ｑ−１から１２（１−Ｈのスキュー
補正回路を介して処理モジュールに入る。補正回路の１
つは第３図に詳細に示されている。第３図のスキュー補
正回路は、データ信号がその状態を不確定すルような遷
移プロセスにあるとき、所定の時限を識別し、不確定性
時限が所定のクロック遷移の近傍に現れているかどうか
を検出するように動作する。クロック遷移時のデータ信
号遷移の発生はクロックされたデータ信号出力を不確定
にする。

データ信号遷移が所定のクロック遷移の近傍にある所で
は、処理モジュールに入るデータ信号は位相シフトされ
、クロック遷移発生時のデータ信号不確定時限を除去す
る。

第２図は、クロック遷移近傍でのデータ信号不確定性の
発生を検出するために改良された回路の詳細ブロック図
、第６図と第７図はその動作を表わす波形を示す。第２
図の回路は遅延線２０９、データタイプフリップフロッ
プ２１５と２２０、及び排他的ＯＲゲート２２５からな
る。遅延線２０９は個別デバイスとして示されているが
、遅延機能はフリップフロップ２１５の動作時間とフリ
ップフロップ２２０の動作時間との差を用いても得るこ
とができる。従って遅延線２０９は動作原理を明確に説
明するために含めたもので、実際の回路では、必要とさ
れないかも知れない。

第２図ではデータ信号送信装置、例えば、送信装置１．
０Ｌ−１からのデータ信号ストリームは、導線２０５と
２０７を介してフリップフロップ２２０のＤ即ちデータ
入力端に与えられ、導線２０５、遅延線２０９と導線２
１０を介してフリップフロップ２１５のデータ入力端に
与えられる。これらのフリップフロップのそれぞれは、
処理モジュールのクロック信号ｃｋ１１１の正の立上が
り遷移によってトリガされる。

第６図の波形は第２図の回路の動作を示す。導線２０５
へのデータ信号入力（波形６０５）は送信モジュールの
クロック（ｃｋｌ）及びライン１−０５−１を介し］６ てデータ処理モジュール１１０へのパスを通る伝搬時間
によって決まる時刻で遷移できる。データ処理モジュー
ル１１０のクロック信号ｃｋＭは波形６０１に示されて
いる。波形６０１のｔｃｏ　、ｔｅｌＳｔｃ２、・・・
、の時刻での上向きの矢印は、各フリップフロップ２１
５と２２０がクロック信号の正の遷移でそのデータ入力
の状態にトリガされることを表わす。

データ信号送信装置ｔｏｉ−ｔからフリップフロップ２
２０のデータ入力端及び遅延線２０９の入力端に与えら
れたデータ信号は波形６０５で示される。波形６１０は
遅延線２０９からフリップフロップ２１５のデータ入力
端に与えられた遅延されたデータ信号を示す。フリップ
フロップ２１５の出力は波形６１５で示される。フリッ
プフロップ２２０の出力は波形６２０で示され、排他的
ＯＲゲート２２５の出力は波形６２５で示される。公知
のように、排他的ＯＲゲト２２５の出力は、その入力が
異なる状態にあるときに１の状態、例えば、ハイ（ｈｉ
ｇｈ）で、２つの入力が同じ状態にあるときに反対の状
態、ロー（ｌｏｗ）である。

第６図のデータ信号波形６０５は、波形６０１の正のク
ロック遷移ｔｅｌより先に時刻ｔｌで正の遷移を行ない
、また遅延された波形６１０も時刻ｔｅｌでの正の遷移
より先に時刻ｔ２で正になる。データ入力のハイ状態に
応答して、フリップフロップ２１５のＱ出力（波形６１
５）は、クロックの遷移時刻ｔｃ１でハイになる。フリ
ップフロップ２２０へのブタ入力は時刻ｔ２てハイにな
り、またクロ・ツクの遷移時刻ｔｅｘのときにもハイで
ある。２つのフリップフロップ２１５と２２０は、時刻
ｔｃ２でのクロックの次の正の遷移まてハイ状態にある
。第２図の２つのフリップフロップは時刻ｔｅｌとｔｃ
２の間では共にハイ状態であるため、排他的ＯＲゲート
２２５への入力状態は同じ（共にハイ）で、ロー出力（
波形６２５）が得られる。従って、状態か不確定である
時刻ｔ１とｔ２との間の時間間隔として定義されるデー
タ信号の遷移間隔は、モジュールのクロック信号の遷移
時刻ｔｅｌを含まない。不確定時限では正の立上り遷移
は現れないため、排他的ＯＲゲート２２５はローのまま
で、データ信号の位相の調整が必要とされない。

第７図は、異なるデータ信号入力に対する第２図の回路
の動作を表わす波形を示し、そこでは、正の立上りクロ
ック遷移はデータ信号の不確定遷移時に現れる。導線２
０５でのデータ信号に対応する第７図の波形７０５は、
波形７０１の正の立上りクロック遷移ｔｃ１の直前の時
刻ｔ１で正の遷移を行ない、また遅延線２０９の出力に
対応する遅延されたデータ信号（波形７１０）は、時刻
ｔｅｌでの正の遷移の直後の時刻ｔ２で正になる。フリ
ップフロップ２２０のＱ出力を示す波形７２０で示され
るように、時刻ｔｅｌでのフリップフロップ２２０のデ
ータ入力のハイ状態はそこに記憶される。しかし、フリ
ップフロップ２１５への遅延されたデータ信号入力は時
刻ｔｅｌではローで、フリップフロップ２１５のＱ出力
（波形７１５）は時刻ｔｃ２でのクロックの次の正の遷
移までローのままである。時刻ｔｅｌと、ｔｃ２の間で
は、第２図の１つのフリップフロップはロー状態にあり
、もう１一つのフリップフロップはハイ状態にあるため
、排他的ＯＲゲート２２５への入力］９ 状態は異なり、時刻ｔｅｌとｔｃ２との間ではハイ出力
（波形７２５）が得られる。従って、時刻ｔｅｌとｔｃ
２の間では、データ信号の不確定間隔において正の立上
りクロックの遷移の発生か横用される。同様に、排他的
ＯＲゲート２２５の出力は、クロック遷移時刻ｔｃ２と
ｔｃ３との間ではハイとなり、データ信号不確定間隔に
おける時刻ｔｃ２でのクロック遷移の発生を表わし、ま
たクロック遷移時刻ｔｃ４とｔｃ８との間でもハイとな
り、データ信号不確定間隔における時刻ｔｃ４とｔｃ５
でのクロック遷移の発生を表わす。

本発明では、第２図の回路の信号入力がクロック信号の
正の遷移より先に遷移を有し、かつそれに対応する遅延
されたデータ信号の遷移がクロック信号の正の遷移後に
現れるとき、第２図の回路は排他的０ゲート２２５から
不確定信号を提供する。

この場合には、所定の正の立上りクロック遷移でのデー
タ信号の状態に関して不確定か存在し、従って、データ
信号位相の改良が必要である。この不確定間隔は遅延線
２０９の遅延、あるいはフリップフロップ２１５と２２
０との間の遅延時間差によって制御される。データ信号
の遷移及び遅延されたデータ信号の遷移が共にクロック
前、あるいは共に遷移後に現れるとき、データ信号はデ
ータ信号の位相を変化せずにクロックすることができる
。

第３図は、第２図の不確定検出器を組込まれた第１図の
１２０−１から１２０−Ｎまでのスキュー補正回路の１
つとして利用できる構成の詳細プロ・ツク図を示す。第
３図によれば、遅延線３０２は一般のＡＮＤゲート３０
１を介して第１図のデータ信号送信装置１０１−１よう
な送信装置からデータ信号を受信し、データ信号の位相
を所定量シフトする。マルチプレクサ３１０はＡＮＤゲ
ート３０１を介してライン１．０５−１からデータ信号
を、また遅延線３０２から位相シフトされたデータ信号
を受信し、フリップフロップ３２５と３３０及び排他的
ＯＲゲート３３５からなる不確定検出器にデータ信号と
位相シフトされたデータ信号の選択された１つを与える
。フリップフロップ３３０の出力は、データ処理モジュ
ール１１０のクロックｃｋＭによってクロックされたデ
２〕 一夕信号で、このクロックｃｋＭは第１図のデータ処理
モジュール１１０に用いるために適当にタイミングを合
わせられる。データ信号遷移間隔がモジュール１］０の
クロックｃｋＭの正の立上り遷移を含むように検出され
た場合、排他的ＯＲゲートの出力はトグルフリップフロ
ップ３４０の状態を変化させる。マルチプレクサ３１０
は、フリップフロップ３４０のトゲリングに応じて他の
データ信号及び位相シフトされたデータ信号を出力する
。

第８図は第３図のスキュー補正回路の動作を表わす波形
を示す。波形８０１はデータ処理モジュールのクロック
ｃｋＭに対応し、そこの上向きの矢印は時刻ｔｅｌ　、
ｔｃ２　、・・・、ｔｃ７ての正の立上りクロック遷移
を示す。波形８０５はデータ信号送信装置１０１−］の
ようなリリモートモモジューから来るブタ信号パターン
を示し、波形８１０は遅延線３０２の出力から得られた
位相シフトされたデータ信号を示す。遅延線３０２によ
って提供された位相シフトはデータ信号に交互クロック
時刻を提供するのに十分である。第８図に示されたよう
に、データ信号（波形８０５）は正のクロック遷移ｔｅ
ｌの直前の時刻ｔ１で最初の正の立りり遷移を有する。

説明のため、マルチプレクサ３１０がデータ信号（波形
８０５）をライン１０５−１から直接その出力へ伝送す
るように、選択制御によって初期条件付けられたとする
。マルチプレクサの出力は波形８１５に示されている。

遅延線３２０は短い遅延を提供し１、それがデータ信号
の不確定間隔を決定する。この遅延は第３図中に示され
、独立なユニットとして示されているが、フリップフロ
ップ３２５と３３０との間の信号伝搬差は通常不確定間
隔を決定するのに十分で、従って遅延線３２０　！；ｌ
省略できる。遅延線３２０の出力でのデータ信号に対応
する波形８２０は、クロック遷移時刻ｔｅｌの直後の時
刻ｔ２で最初の正の立上り遷移を有する。マルチプレク
サ３１０の出力でのデータ信号に対応する波形８１５は
、クロック遷移時刻ｔｅｌの直前の時刻ｔ１で第１の正
の立上りを有する。

マルチプレクサ３１０の出力はデータフリップフロップ
３３０のＤ入力に与えられ、遅延線３２０の出２′３ 力はデータフリップフロップ３２５のＤ入力に与えられ
る。波形８３０に示されるように、フリップフロップ３
３０は、そのＤ入力のデータ信号がハイであるため、ク
ロック遷移ｔｅｌで状態が変化する。

フリップフロップ３２５のＤ入力は時刻ｔＣ２まではロ
ーであるため、フリップフロップ３２５のＱｌｌ力（波
形８２５）はｔｅｌとｔｃ２の間隔ではロー状態を保つ
。第２図で述べたように、時刻ｔｅｌでのクロック遷移
の直後のフリップフロップ３３０からのハイ信号（波形
８３０）、及びフリップフロップ３２５からのロー信号
（波形８２５）に応答して、排他的ＯＲゲート３３５（
波形８３５）はハイとなり、時刻ｔｃ２でのクロック遷
移の直後までハイのままである。排他的ＯＲケート３３
５からのハイ信号（波形８３５）はトグルフリップフロ
ップ３４０のＴ入力に与えられ、また抑止ＡＮＤゲート
３０１にフィードバックされる。排他的ＯＲゲート３３
５からフィードバックされたハイ信号（波形８３５）は
時刻ｔｃ２でのクロック遷移の直後までＡＮＤゲート３
０１の出力をローに抑止する。これはフリップフロップ
３３０（波形８３０）はこの間隔でハイを保つからであ
る。従って、マルチプレクサ３１０と遅延線３２０の出
力をそれぞ示す波形８１５と８２０は、排他的ＯＲゲー
ト３３５（波形８３５）がクロック遷移時刻ｔｅｌとｔ
Ｃ２との間でハイになった後、ローになり、ローを保つ
。

クロック遷移時刻ｔｃ２では、トグルフリップフロップ
３４０のＴ入力に現れる排他的ＯＲゲート３３５の出力
でのハイ信号（波形８３５）は、ｌ・グルフリップフロ
ップをロー状態からハイ状態に変化させる。フリップフ
ロップ３４０のハイ出力はマルチプレクサ３１０の選択
入力（Ｓ　Ｅ　Ｌ）に与えられ、クロック遷移時刻ｔｃ
２の直後に、波形８１５で示されるように、遅延線３０
２からの位相シフトされたデータ信号がその出力に現れ
るようにマルチプレクサの動作を修正する。位相シフト
されたデータ信号は処理モジュークロックｃｋＭの遷移
時刻ｔＣ３、ｔＱ４　、・・・、ｔｃ７、・・・より置
換された遷移を有し、従ってこれらのクロック遷移時刻
データ信号の状態に対するような不確定性が存在しない
。クロック遷移時刻ｔｃ３とｔｃｆｉでは、例えば、マ
ルチブレクザ３１０の出力（波形８１５）と遅延３２０
の出力（波形８２０）は共にローで、排他的ＯＲゲー１
−３３５の出力はローのままである。同様にクロック遷
移時刻ｔｃ４　、ｔｃ５とｔｃ７では波形８１５と８２
０は共にハイで、従って排他的ＯＲゲート３３５はハイ
状態へ変化しない。このように位相シフトされたデータ
信号はクロック遷移時刻ｔｃ３以降適当にクロックされ
、データ信号送信装置１−０１−１からの信号と処理モ
ジュールクロックｃｋＭとの間のスキュー影響はフリッ
プフロップ３３０の出力では除去される。

第４図は第１図の１２０−１から１２０−Ｎのスキュー
補正回路に結合できる他の回路の詳細ブロック図を示す
。第４図では、位相シフトされたデータ信号は第３図の
ような遅延よりも入力レジスタ回路（２段並列レジスタ
４］０と４１５）の使用によって得られ、従ってスキュ
ー補正回路は集積回路の形で簡単に実現される。並列レ
ジスタ４１０は個別の４１０−１段と４１０−２段から
なり、並列レジスタ４１５は個別の４１５（段と４１５
−２段からなる。第４図の回路は短い遅延線４０５を含
み、前述のように、それがレジスタ４１０の各段とレジ
スタ４１５の各段の間の信号伝搬時間差を表わす。第４
図の回路はマルチプレクサ４２０、排他的ＯＲゲート４
２５、データフリップフロップ４３０、トグルフリップ
フロップ４３５とＡＮＤゲート４４０をも含む。

第４図を参照すれば、ＡＮＤゲー１−４４０は常開、第
１図のデータ信号送信装置ｉｏ＋−１のような所定の送
信装置からのデータ信号がレジスタ４．１０−２とレジ
スタ４１５−２のＤ１人力に与えられ、遅延線４０５か
らの遅延されたデータ信号がレジスタの４１０１と４１
５−１のＤｏ大入力与えられるようにできる。

マルチプレクサ４２０はＯＡとＩＡ入力端ではレジスタ
４１．０−１のＱＯ比出力レジスタ４１０−２のＱ１出
力を受信し、またＯＢとＩＢ入力端ではレジスタ４１．
５−１のＱＯ比出力レジスタ４１５−２のＱ１出力を受
信する。マルチプレクサは選択された信号セット、ＯＡ
とＩへ入力端あるいはＯＢとＩＢ入力端の信号のどちら
かを信号ＯＹとＩＹとして排他的ＯＲゲート４２５に与
える。排他的ＯＲゲート４２５は、データ信号遷移が処
理モジュールのクロックｃｋＭの所定の遷移の所定時限
内に現われるかどうかを決める。またマルチプレクサの
］Ｙ出力はデターノリップフロップ４３０のＤ入力にも
与えられる。デ・−タフリップ−７０ツブ４３０の出力
（波形９６０）は第１図のデータ処理モジュール１１０
に利用できるｃｋＭでクロッ「７されたデータ信号であ
る。トグルフリップフロップ４３５はマルチプレクサ４
２０でレジスタ４１０　、！＝４！：ｉのＯＡ、ＩＡ及
び０Ｂ１１Ｂ出力の選択を制御するように動作し、排他
的ＯＲケ−１−４２５の状態に応答する。ＡＮＤゲート
４４０は排他的ＯＲゲート４２５のハイ出力によって抑
止される。

第１図のスキュー補正回路の動作を表わす波形は第９図
に示される。波形９０１は処理モジュールのクロックｃ
ｋＭに対応し、上向きの矢印は時刻ｔｃＯ、ｔｃ２　、
ｔｃ４　、ｔｃ８　、ｔｃ８、・、での正のクロック遷
移の出現を表わし、それらはそれぞれレジスタ４１０−
１と４１．０−２のＤＯとＤ１人力のデータ信号と遅延
されたデータ信号をクロックする。波形９０１の下向き
の矢印は時刻ｔＣ１、ｔＣ３、ｔＣ５、・・での負のク
ロック遷移の出現を表わし、それらはそれぞれレジスタ
４１５−１と４１５−２のＤＯとＤ１人カデータ信号と
遅延されたデータ信号をクロックする。波形９０５はデ
ータ信号送信装置１２０−１のようなリモートモジュー
ルから来るデータストリームを示す。ＡＮＤゲート４４
０は時刻ｔｃＯでデータストリームをバスさせるように
、初期化されているとすると、波形９１０はＡＮＤゲー
ト４４０の出力を示し、それがフリップフロップ４．１
（１−２と４１５−２のＤ１人力に与えられる。波形９
１５は遅延線４０５の出力から得られるデータ信号を示
し、データフリップフロップ４１．０−１と１５−１の
ＤＯ人力に与えられる。

第９図に示されるように、データストリーム信号（波形
９０５）は正のクロック遷移ｔｃ２の直前の時刻ｔｉで
第１の正の立上り遷移を有する。レジスタ４１０−２の
Ｄ１人力（波形９１０）はクロ・ツク遷移時刻ｔＣ２て
はハイて、従ってそのＱ１出力（波形９２５）は時刻ｔ
ｃ２ではハイになるが、レジスタ４１．０−１のＤＯ人
力での遅延されたデータ信号（波形９１５）は時刻ｔｃ
２ではローて、よってレジスタ４１０−１のＱＯ比出力
ローである（波形９２０）。ＡＮＤゲート４４０と遅延
４０５の出力は負のクロック遷移時刻ｔＣ】、↑Ｃ３と
ｔｃ５てはローであるため、データレジスタフリップフ
ロップ４１５−１と４１５−２は波形９３０と９３５に
示されるようにロー状態を保つ。説明のため、マルチプ
レクサ４２０は、トグルフリップフロシブ４３５のロー
状態（波形９５５）に対応して、レジスタ４１０−１と
４１．０−２からのＱＯとＱ１信号をそのＯＹとＩＹ比
出力伝送するように初期化されているとする。マルチプ
レクサ４２０のＯＹとＩＹ比出力それぞれ波形９４０と
９４５に示される。従って、レジスタ４１．０−１に対
応するマルチプレクサのＯＹ■力はローである。レジス
タ４１．０−２に対応するマルチプレクサのＩＹ比出力
ｔｃ２とｔｃ４との間ではハイである。

排他的ＯＲゲート４２５は、その入力（波形９４０と９
４５）の異なる状態のため、ｔｃ２とｔｃ４との間では
ハイになる（波形９５０）。排他的ＯＲゲート４２５か
らのハイ信号はＡ、　Ｎ　Ｄゲート４４０を通って来る
データストリーム信号を抑止し１、よって波形９１［）
と９１５は時刻ｔ２　　の後と時刻ｔｃ４の前てローｆ
ニー、　ｆ、ｉる。トグルフリップフロップ４３５のＴ
入力に現れる排他的ＯＲゲート４２５からのノ＼イ信号
は、トグルフリップフロップ４３５を丁のクロ・ツク遷
移時刻ｔｃ４でそのハイ状態にスイッチさせる。これＬ
ｌまだマルチプレクサ４２０の動作を改善し、従って、
レジスタ４．１５−１と４１．５−２のＱＯとＱ１出力
は排他的ＯＲゲート４２５の人力に結合される。

前述したように、データ信号とその遅延されたものは負
のクロック遷移時刻ｔｅｌ　、ｔｃ３　、ｔｃ５でレジ
スタ４１５にクロックされ、レジスタ旧５−１と４１５
−２のＤｏとＤ１人力に加えられるこのデータ信号とそ
の遅延されたものは時刻ｔｃＯ、ｔｃ、２　、ｔｃ４、
ｔｃ６、・・・、でクロック遷移に関して異なる位相で
、レジスタにクロックされる。この位相関係では、奇数
クロック遷移の附近ではデータ信号遷移カ存在しない。

クロック遷移時刻ｔｃ５とｔｅｌｌテは、例えば、デー
タ信号とその遅延されたものはレジスタ４１５−１　と
４１５−２のＤＯとＤ］人力で共に０−である。同様に
、クロック遷移時刻ｔｃ７とｔｃ９では、データ信号と
その遅延されたものはレジスタ４１５−１　と４１５−
２のＤＯとＤ１人力で共にハイである。従って、クロッ
ク遷移時刻でデータ信号の状態の不確定性を横用する排
他的ＯＲゲート４２５はローのままで、スキュー補正が
達成される。

第３図と第４図の回路は、処理モジュールのクロックと
処理モジュールに入るデータ信号間のスキューを補正す
るように動作する。データ信号が第１図の処理モジュー
ル１１０とそれに接続されている送信装置１．０１−１
のようなリモートモジュールとの間に交換される場合、
処理モジュールで双方向のスキュー補正を提供するため
に、送信装置から処理モジュールへの信号のタイミング
を処理モジュールのクロックに調整し、モジュールから
出たデータ信号のタイミングを送信装置のクロックに調
整することが有用である。第５図は、送信装置、例えば
、］、０１ｉから処理モジュール、例えば１１０に接続
される信号及び処理モジュール１１０から同じ送信装置
１０１−１に行くデータ信号にスキュ−補正を提供する
回路のブロック図で、第１０図は第５図の回路の動作を
表わす波形を示す。本発明のスキュー補正回路は双方向
スキュー補正を行なうのに利用できる。これは１つの方
向のスキューは他の方向のスキューに対して固定されて
いるからである。

第５図では、リモート送信装置（例えば、第１図の送信
装置１旧刊）からのデータストリームＲＤ■はライン１
０５−１を介してスキュー補正回路１２０］に入力され
、データ処理モジュール１１０から送信装置へ行くデー
タストリームＲＤＯはライン１０６−１を通じてリモー
ト送信装置１０１．−１に与えられる。第１０図の波形
１００１に示される送信装置１．０１．−１からのクロ
ック信号は正の立上り遷移を用いて信号をクロックする
。データ処理モジュール１１０にある局部クロック信号
ＬＣは波形１１】５に示される。

リモート送信装置とプロセッサの局部クロ・ツク信号は
同じ周波数で動作するが、波形１００］と１１１５に示
されるように両者間の位相関係は制限されない。

スキュー補正回路１２０−１は両方のデータストリーム る。

第５図と第１０図を参照すれば、第１０図の波形１００
５に示されるデータ信号ＲＤＩは７１１７１７口・ツブ
５０１のＤ入力に与えられる。フリップフロップ５０】
はリモートクロックＲＣ（波形１００１　）の合圧の遷
移でのデータ信号ＲＤＩの状態を記憶するように動作す
る。フリップフロップ５０１は時刻ｔｒｃｌ、ｔｒｃ３
、ｔｒｃ４、ｔ　ｒｃ８てハイ状態に置かれ、時刻ｔｒ
ｃｏ、ｖｒｃ２、ｔｒｃ５、ｔｒｃ７てロー状態に置か
れ、またＱ出力に波形１０１０に示されるような信号を
提供する。

クロックされたＲＤＩデータストリームは、通常の常開
のＡ、　Ｎ　Ｄゲート５０３を介してフリップフロップ
５０１のＱ出力から直接データフリップフロップ５１１
　と５１６のＤ入力に、またＡＮＤゲート５０３と遅延
線５０５を介してデータフリップフロップ５１０と５］
５のＤ入力に与えられる。フリップフロップ５１０と５
月は処理モジュールクロックＬＣ（波形］、　ｉ　１．
５　）によって合圧の遷移でクロックされる。

フリップフロップ５１５と５１６は、フｌルソプフ口・
ソプ５１０と５１１と１８０度位相の異なる処理モジュ
ルクロックＬＣの各員の遷移でクロックされる。

後述のように、遅延線５０５を通る時間遅延は、処理モ
ジュール１１０で発生されたデータ信号がフリップフロ
ップ５５０、マルチプレクサ５５５とフリップフロップ
５６０を通る伝搬遅延に対応するようにセットされる。

波形１０２０はリモートモジュールクロックＲＣによっ
てクロックされ、ＡＮＤゲート５０３の出力からフリッ
プフロップ５１１と５１６のＤ入力に与えられるリモー
トデータストリームを示す。波形１０２５はリモートモ
ジュールクロックＲＣによってクロックされ、遅延線５
０５の出力からフリップフロップ５１０と５１５のＤ入
力に与えられる遅延されたリモートデータストリームを
示す。フリップフロップ５１１のＤ入力は時刻ｔ１では
ハイ（波形１０２０）で、このフリップフロップ５１１
は波形１０３５に示されるように、正のクロックの遷移
時刻ｔｌｃ３でそのＤ入力にハイ状態を記憶する。フリ
ップフロップ５１０は遅延線５０５からの遅延されたリ
モートデタストリーム（波形＋０２５）を受信し、それ
がクロック遷移１１ｃ３から時刻ｔ２までローのままで
ある。

従って、フリップフロフプ５１０（波形１．０３０　）
はクロック遷移１１Ｃ３の後にロー状態を保つ。フリッ
プフロップ５］５と５１６はクロック信号ＬＣの負の遷
移でクロックされ、それらのＱ出力（波形１０４０と１
０４５）は時刻ｔｌｃ３でローを保つ。マルチプレクサ
５２０は、トグル−７リツプフロツプ５３５のＱ出力か
らの選択信号ＳＳによってデータフリップフロップ５１
０と５１１、あるいはデータフリップフロップ５１５と
５１６のＱ出力を・くスするように制御される。

トグルフリップフロップ５３５は時刻ｔｌｃ５以前では
ロー状態にある。マルチプレクサ５２０の出力信号ＯＹ
とＩＹはそれぞれ波形１０５０と１０５５で示される。

マルチプレクサ５２０は、ロー選択信号ＳＳによって、
マルチプレクサの入力ＯＡとＩＡでフリップフロップ５
１０と５１１のＱ出力を排他的ＯＲゲート５２５の入力
ヘパスするように調整される。

排他的ＯＲゲート５２５の出力（波形］、０６０　）は
、時刻ｔｌｃ３とｔｌｃ５との間ではハイで、１つの入
力は０−、もう１つはハイであることに対応する。排他
的ＯＲゲート５２５のハイ出力はトグルフリップフロッ
プ５３５のＴ入力及びＡＮＤゲート５０３の抑止入力に
与えられる。ＡＮＤゲート５０３はＬＣクロック（波形
１１１５）の正のクロック遷移ｔｃ１３の直後に抑止さ
れ、従って、フリップフロップ５１０．５１１．５１５
と５１６へのデータストリーム入力（波形１０２０と１
０２５）はローになる。時刻Ｎｃ５ては、トグルフリッ
プフロップ５３５は、そのＴ入力がｔｌｃ５の正のクロ
ック遷移でハイであるため、ハイ状態に置かれる。従っ
て、排他的ＯＲゲート５２５のハイ出力に対応して、ハ
イＳＳ信号が得られる。フリップフロップ５１１はｔｌ
ｃ５の直後にロー状態に戻り、よって排他的ＯＲゲート
５２５の出力はローになる。ＡＮＤゲート５０３はもは
や抑止されない。

時刻ｔｌｃ５の後では、トグルフリップフロップ５３５
からの信号ＳＳはハイで、フリップフロップ５１５と５
１６のＱ出力（波形１０４０と１．０４５）は、マルチ
プレクサ５２０のＯＢと１Ｂ入力を通じて排他的ＯＲゲ
ート５２５の入力に与えられる。本発明では、処理モジ
ュールクロックＬＣの正の遷移の特定時間間隔に現れる
データ遷移は検出され、正の遷移の出現時刻からデータ
ストリームの遷移を除去するために、データストリーム
は位相シフトされる。

時刻ｔｌｃ５の後では、ハイ選択信号ＳＳはフリップフ
ロップ５１５と５１６のＱ出力を排他的ＯＲゲト５２５
に与える。これらのフリップフロップは局部クロックＬ
Ｃ（波形１１１５　）の負の遷移によってクロックされ
る。入力データストリームのタイミングは、局部クロッ
クＬＣの正の遷移の附近でのデータ遷移の検出に応答し
てシフトされる。波形１０２０と１０２５かられかるよ
うに、データフリップフロップ５１５と５１６のＤ入力
は時刻ｔｌｃ６とｔｌｃｌ２で共にローで、時刻ｔｌｃ
８、ｔｌｃｌ、０と、ｔｌｃｌ、４でハイである。デー
タフリップフロップ５１５と５１６のＱ出力（波形］０
４０と１０４５）からの排他的ＯＲゲート５２５への入
力は同じ状態にあるため、排他的ＯＲゲート５２５の出
力（波形１．０８０）は時刻ｔｌｃ５の後ではローを保
ち、トグルフリップフロップ５３５のＱ出力（波形１０
８５　）はハイ状態を保つ。スキュー補正回路の出力は
波形１０７０で示されるフリップフロップ５３０からの
信号ＬＤＯである。フリップフロップ５３０はマルチプ
レクサ５２０のＩ　Ｙ出力（波形１０５５）からそのＤ
入力を受信し、局部クロックＬＣ（波形１０１５）の正
の遷移によってクロックされる。スキュー補正は時刻ｔ
１とｔｌｃ［ｌｉとの間に行ない、従って、正確にクロ
ックされたデータ信号は時刻ｔｌｃ［ｉで保証される。

処理モジュール１１０で発生され、リモートモジュール
１０１−１へ送信されるデータストリームＬＤＩは波形
］０７５で示される。データストリームＬＤ１は直接に
マルチプレクサ５５５のＡ入力及びデータフリップフロ
ップ５５０のＤ入力に与えられる。

フリップフロップ５５０はクロックＬＣ（波形１０１５
）の負の遷移によってクロックされ、そのＱ出力は、波
形１０８５で示される。従って、マルチプレクサ５５５
のへ入力はクロックＬＣの正の遷移によってクロックさ
れるデータストリームを受信し、マルチプレクサ５５５
のＢ入力は、データフリップフロップ５５０がクロック
ＬＣの負の遷移によってり０ツクされるため、データ信
号の位相シフトされたものを受信する。マルチプレクサ
５５５の出力は波形１　Ｇ　９　Ｑで示される。時刻ｔ
ｌｅ５の前では、マルチプレクサ５５５はトグルフリッ
プフロップ５３５からの信号ＳＳのロー状態によって、
そのＡ入力のデーストリーム（波形１．０７５＞をデー
タフリップフロップ５６０ヘバスするように調整される
。トグルフリップフロップ５３５が時刻ｔｌｃ５でハイ
状態に置かれた後、マルチプレクサ５５５はそのＢ入力
の位相シフトされたデータ信号（波形１０８５）をフリ
ップフロップ５６０のＤ入力へパスする。

データフリップフロップ５６０は正の遷移で状態が変化
するように、リモートモジュール１０１−１からのクロ
ック信号（波形１００１）によってクロックされる。時
刻ｔｌｃ５の後では、データ信号とプロセッサモジュー
ルクロックＬＣとの間には適当な位相関係が立てられる
。この関係は処理モジュール】１０からリモートモジュ
ールへのデータ信号伝送に対しても補正されており、従
って第）０図のスキュー補正回路はリモートモジュール
へ伝送されるＬＤＩデータ信号からのスキューを除去す
るのにも動作する。時刻ｔｌｃ５の後でマルチプレクサ
５５５の出力（波形１０９０）では、リモートクロック
ＲＣの正の遷移でデータストリーム不確定性がなく、リ
モートクロックＲＣによってクロックされるフリップフ
ロップ５６０の出力は正確に波形１０７５の出力データ
スＩ・リームＲＤＯに従う。

本発明は特定の実施例について説明、記述された。しか
し、ここで理解されたいのは様々な変更や修正は当業者
によって、本発明の精神と範囲と離れずに行われること
ができることである。

尚、特許請求の範囲に記載した部品番号は審査官あるい
は第三者の理解を容易にするためで、本発明の範囲を限
定するものではないことは言うまでもない。

【図面の簡単な説明】

第１図は、本発明のスキュー補正回路を含むデジタル処
理モジュールのブロック図； 第２図は、本発明でデータ信号ストリームの不確定時限
を決めるための回路のブロック図第３図は、本発明で処
理モジュールに入ってくるデータ信号のスキューを補正
する回路のブロック図； 第４図は、本発明で処理モジュールに入るデータ信号に
対してスキュー補正を提供する他の回路のブロック図； 第５図は、本発明で処理モジュールに人出するデータ信
号に対してスキュー補正を提供する他の回路のブロック
図； 第６図と第７図は、第２図の回路の動作波形を示す図； 第８図は、第３図の回路の動作波形を示す画策９図は、
第４図の回路の動作波形を示す図；第１０図は、第５図
の回路の動作図である。 １［］］、−］、、１［）］−Ｎ・・・データ信号送信
装置１０５−１．．１．０５−Ｎ、１０６−］・・・ラ
イン１１０・・・データ処理モジュール １、２０−１．　、１．２Ｍ　・・スキュー補正回路１
３０・・・クロックジェネレータ ２０５．２０７．２１０・・・導線 ２０９，３０２，３２０，４０５，５０５・・・遅延線
２１５、２２０．３２５，３３０．３４．０．４．３０
，４３５．５０１、５］、０．５１．１．．５１５．５
１６，５３５，５５０，５６０・・・フリップフロップ
２２５．３３５，４２５，５２５・・・排他的ＯＲゲー
ト３０１．４４０，５０３・・・ＡＮＤゲート３１０．
４２０，５２０．５５５・・マルチプレクサ４１０．４
１５・・・レジスタ 出　願　人：アメリカン　テレフォン アンド ■２ ＦＩＧ、６ ＦＩＧ。 ？ ＦＩＧ。

Claims (8)

【特許請求の範囲】
1. （１）所定のクロック遷移速度でクロック信号を発生す
   る手段（１３０）、及び デジタル処理モジュールで入力データ信号を受信する手
   段（２０５）とを有し、 受信されたデータ信号が所定のクロック遷移速度にクロ
   ックされ、クロックされたデジタル処理モジュールでデ
   ータ信号のタイミングを調整するクロックスキュー補正
   回路において、 入力データ信号に対して所定の遅延を有するデータ信号
   を発生する遅延線（２０９）； クロック信号に遷移が発生したときの入力データ信号の
   状態を記憶する、第１記憶手段（２２０）；クロック信
   号に遷移が発生したときの所定の遅延を有するデータ信
   号の状態を記憶する第２記憶手段（２１５）； 遷移時に所定の遅延を有するデータ信号の状態と入力デ
   ータ信号の状態の相異に応答して、クロック信号に遷移
   が発生したときの入力データ信号の不確定状態を表わす
   信号を発生する装置（２２５）を有することを特徴とす
   るクロックスキュー補正回路。
2. （２）第１記憶手段は、クロック信号の所定の遷移に応
   答して、所定の遷移でデータ信号の状態を記憶する第１
   フリップフロップ（３３０）を有し、第２記憶手段は、
   クロック信号の所定の遷移に応答して、所定の遷移で所
   定の遅延を有するデータ信号の状態を記憶する第２フリ
   ップフロップ（３２５）を有することを特徴とする請求
   項１に記載のクロックスキュー補正回路。
3. （３）クロック信号の所定の遷移の発生時に入力データ
   信号の不確定状態を表わす信号は、デジタル回路（３３
   ５）によって発生され、この回路（３３５）は、所定の
   クロック遷移のときに第１フリップフロップ（３３０）
   の記憶された状態を受信する入力、及び所定のクロック
   遷移のときに第２フリップフロップ（３２５）の記憶さ
   れた状態を受信する入力を有し、第１及び第２フリップ
   フロップに記憶された状態の差に応答して、不確定を表
   わす信号を発生することを特徴とする請求項２に記載の
   クロックスキュー補正回路。
4. （４）デジタル回路は排他的ＯＲ回路であることを特徴
   とする請求項３に記載のクロックスキュー補正回路。
5. （５）入力データ信号またはその入力データ信号に対し
   て所定の遅延を有するデータ信号を選択する選択手段（
   ３１０）；と デジタル（３３５）での不確定を表わす信号の発生に応
   答して、入力データ信号及びその入力データ信号に関連
   する所定の遅延を有するデータ信号の他の１つを選択す
   る手段（３４０、３１０）とを有することを特徴とする
   請求項１に記載のクロックスキュー補正回路。
6. （６）入力データ信号は、他の同一遷移速度で発生され
   るクロック信号のデジタル処理モジュール（１０１−１
   ）から受信され、 １つの処理モジュール内の手段（１０５−１、５０１）
   は、他の処理モジュールから入力データ信号及びクロッ
   ク信号（ＲＣ）を受信し、他の処理モジュールから受信
   されたクロック信号（ＲＣ）の遷移に同期するように入
   力信号をクロックし； 入力データ信号に対して所定の遅延を有するデータ信号
   は遅延線（５０５）によって、他の処理モジュール（１
   ０１−１）から受信されたクロック信号（ＲＣ）に同期
   するようにクロックされた入力データ信号に応答して形
   成され； 装置（５２０）は処理モジュールによってクロックされ
   る入力データ信号、あるいはこの処理モジュールによっ
   てクロックされる入力データ信号に対して所定の遅延を
   有し他の処理モジュールによってクロックされるデータ
   信号のいずれかを選択し；手段（５２５）は、１つの処
   理モジュールのクロック信号（ＬＣ）の遷移発生時に、
   選択された他の処理モジュールによってクロックされる
   入力データ信号の記憶された状態が、１つの処理モジュ
   ールのクロック信号（ＬＣ）の遷移発生時に、選択され
   ない他の処理モジュールによってクロックされる入力デ
   ータ信号の記憶された状態と異なることに応答して、不
   確定信号を発生し； 装置（５３５、５２０）は、発生した不確定信号に応答
   して、処理モジュールによってクロックされる他の入力
   データ信号、及びその処理モジュールによってクロック
   される入力データ信号に対して所定の遅延を有する入力
   データ信号の他のものを選択することを特徴とする請求
   項１に記載のクロックスキュー補正回路。
7. （７）手段（５５５）は、１つの処理モジュールから他
   の処理モジュールへ送出するデータ信号（ＬＤＩ）を受
   信し； 手段（５５０）は、送出データ信号（ＬＤＩ）に応答し
   て、受信された送出データ信号（ＬＤＩ）に対して所定
   の遅延を有する送出データ信号を発生し； 手段（５５５）は、受信された送出データ信号または不
   確定信号に応答して、受信された送出データ信号に対し
   て所定の遅延を有する送出データ信号を選択し； 手段（５６０）は、他の処理モジュールクロック信号に
   応答して、送出データ信号、及び受信された送出データ
   信号に対して所定の遅延を有する送出データ信号のうち
   の選択された１つをクロックし；手段（１０６−１）は
   、送出データ信号、及び受信された送出データ信号（Ｒ
   ＤＯ）に対して所定の遅延を有する送出データ信号のう
   ちのクロックされ選択された１つを他の処理モジュール
   へ伝送することを特徴とする請求項６に記載のクロック
   スキュー補正回路。
8. （８）手段（５０５）は、選択された入力データ信号を
   所定の時限で遅延させ； 手段（５１１、５１６）は、ある処理モジュールのクロ
   ック信号（ＬＣ）の遷移発生時に、選択された入力デー
   タ信号の状態を記憶する； 手段（５１０、５１５）は、ある処理モジュールのクロ
   ック信号（ＬＣ）の遷移発生時に、選択された入力デー
   タ信号の遅延されたものの状態を記憶する；手段（５２
   ５）は、選択された入力データ信号の記憶された状態が
   選択された入力データ信号の遅延されたものの記憶され
   た状態と異なることに応じて、ある処理モジュールのク
   ロック信号（ＬＣ）の遷移発生時に、選択された入力デ
   ータ信号の状態で不確定を表わす信号を発生することを
   特徴とする請求項６あるいは７に記載のクロックスキュ
   ー補正回路。