JPH02170415A - 任意の個所に任意の不純物濃度をもつエピタキシャル層を作る方法 - Google Patents
任意の個所に任意の不純物濃度をもつエピタキシャル層を作る方法Info
- Publication number
- JPH02170415A JPH02170415A JP32398288A JP32398288A JPH02170415A JP H02170415 A JPH02170415 A JP H02170415A JP 32398288 A JP32398288 A JP 32398288A JP 32398288 A JP32398288 A JP 32398288A JP H02170415 A JPH02170415 A JP H02170415A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- epitaxial
- impurity
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、エピタキシャル層の製造方法に関するもので
ある。
ある。
（従来の技術）
要求する伝導型で、要求する不純物濃度を持つ高品質半
導体膜を得る方法として、エピタキシャル成長がある。
導体膜を得る方法として、エピタキシャル成長がある。
そしてこの方法を用いて得たエピタキシャル層は、バイ
ポーラ及びユニポーラ素子の製造に応用されている。
この場合、要求する伝導型で要求する不純物濃度を持つ
エピタキシャル層を得るために、エピタキシャル成長時
に添加するドーピングガスの種類と添加量をコントロー
ルするエピタキシャル成長装置（例えば、右高正俊［Ｌ
ＳＩプロセス工学Ｊ （１９８５年９月）。
ポーラ及びユニポーラ素子の製造に応用されている。
この場合、要求する伝導型で要求する不純物濃度を持つ
エピタキシャル層を得るために、エピタキシャル成長時
に添加するドーピングガスの種類と添加量をコントロー
ルするエピタキシャル成長装置（例えば、右高正俊［Ｌ
ＳＩプロセス工学Ｊ （１９８５年９月）。
オーム社、 ＰＩＬ８）が使用されている。
（発明が解決しようとする問題点）
前述のような製造方法を用いた場合に生じる問題として
次のような点がある。
次のような点がある。
不純物濃度の高いエピタキシャル層を得るために多量の
ドーピングガスを添加すると、エピタキシャル成長装置
の反応系がドーピングガスに汚染される。そのため不純
物濃度の高いエピタキシャル層を１１造した後で、同一
の装置で不純物濃度の低いエピタキシャル層を成長する
ことは困難である。また、 このように反応系が汚染さ
れるので、同一のエピタキシャル成長装置を使用して反
対の伝導型をもつエピタキシャル層を成長するためには
これまでの添−加量以上に逆の伝導型を作るドーピング
ガスを添加しなければならず、不純物補償度の低い高品
質のエピタキシャル層を連続して成長することは困難で
ある。そのために大きく具なる不純物濃度のエピタキシ
ャル層を作ったり、両方の伝導型のエピタキシャル層を
作るために東複数台のエピタキシャル成長装置が必要と
なる。
ドーピングガスを添加すると、エピタキシャル成長装置
の反応系がドーピングガスに汚染される。そのため不純
物濃度の高いエピタキシャル層を１１造した後で、同一
の装置で不純物濃度の低いエピタキシャル層を成長する
ことは困難である。また、 このように反応系が汚染さ
れるので、同一のエピタキシャル成長装置を使用して反
対の伝導型をもつエピタキシャル層を成長するためには
これまでの添−加量以上に逆の伝導型を作るドーピング
ガスを添加しなければならず、不純物補償度の低い高品
質のエピタキシャル層を連続して成長することは困難で
ある。そのために大きく具なる不純物濃度のエピタキシ
ャル層を作ったり、両方の伝導型のエピタキシャル層を
作るために東複数台のエピタキシャル成長装置が必要と
なる。
本発明の目的は、上記の問題点をなくしたエピタキシャ
ル層の製造方法を提供するものである。
ル層の製造方法を提供するものである。
（問題を解決するための手段）
本発明のエピタキシャル層の製造方法は、以下に示すよ
うな手順となっている。 まず半導体基板上にエピタ
キシャル成長装置を用いて、エピタキシャル層を成長す
る。その後、要求する伝導型と不純物濃度を得るに必要
な不純物を、先に成長したエピタキシャル層内の必要と
する個所に必要とする量だけ導入する０表面の結晶の乱
れを取り除いた後に、再びエピタキシャル層を成長する
。
うな手順となっている。 まず半導体基板上にエピタ
キシャル成長装置を用いて、エピタキシャル層を成長す
る。その後、要求する伝導型と不純物濃度を得るに必要
な不純物を、先に成長したエピタキシャル層内の必要と
する個所に必要とする量だけ導入する０表面の結晶の乱
れを取り除いた後に、再びエピタキシャル層を成長する
。
要求するエピタキシャル層の厚さが得られるまで、エピ
タキシャル成長と不純物の導入を繰り返す。
タキシャル成長と不純物の導入を繰り返す。
その後、エピタキシャル層内に導入した不純物の分布を
均一化するために、熱処理を行なう。
均一化するために、熱処理を行なう。
（作用）
本発明による手順を用いると、エピタキシャル成長時に
添加する不純物ではなく、エピタキシャル成長後に導入
する不純物でエピタキシャル層の伝４型と不純物濃度が
決まる。そのために、不純物濃度の高い層を作る場合に
おいても、エピタキシャル成長装置の反応系の汚染がな
く、広い不純物１度の範囲でエピタキシャル層を任意の
個所に任意の不純物濃度で自由に作ることができる。ま
た、同様な理由から一台の成長装置で両方の伝導型のエ
ピタキシャル層を作ることができる。 さらに、伝導型
の異なる２種類の不純物を導入することによって、同一
平面内に伝導型の異なるエピタキシャル層を１回の成長
プロセスで作ることかでき る。
添加する不純物ではなく、エピタキシャル成長後に導入
する不純物でエピタキシャル層の伝４型と不純物濃度が
決まる。そのために、不純物濃度の高い層を作る場合に
おいても、エピタキシャル成長装置の反応系の汚染がな
く、広い不純物１度の範囲でエピタキシャル層を任意の
個所に任意の不純物濃度で自由に作ることができる。ま
た、同様な理由から一台の成長装置で両方の伝導型のエ
ピタキシャル層を作ることができる。 さらに、伝導型
の異なる２種類の不純物を導入することによって、同一
平面内に伝導型の異なるエピタキシャル層を１回の成長
プロセスで作ることかでき る。
（実施例）
以下に１本発明の詳細な説明する。実施例の途中経過の
断面図を第１図に、完成時の断面図を第２図に示す。
断面図を第１図に、完成時の断面図を第２図に示す。
基板として不純物濃度がｌＸｌ０”ｃｍ−’で厚さが３
５０μｍのリンドープＮ型シリコン基板１０１を用いる
。シリコン基板１０１の表面に不純物濃度がｌＸｌ０”
ｃｍ−”で厚さが１μｍのＮ型エピタキシャル層１０２
をエピタキシャル成長装置を用いて成長した。エピタキ
シャル層１０２の所定の個所に選択的に不純物を導入す
るために。
５０μｍのリンドープＮ型シリコン基板１０１を用いる
。シリコン基板１０１の表面に不純物濃度がｌＸｌ０”
ｃｍ−”で厚さが１μｍのＮ型エピタキシャル層１０２
をエピタキシャル成長装置を用いて成長した。エピタキ
シャル層１０２の所定の個所に選択的に不純物を導入す
るために。
フォトレジスト１０３を１μｍの厚さで全面に堆積した
。 フォトリソグラフィーにて不純物導入窓１０４を形
成した。その後、イオン打ち込み装置を用いてホウ素を
１８０ｋａＶの加速電圧の下で５ Ｘ Ｉ Ｏ１３ｃ
ｍ−’の量だけエピタキシャル層１゜２内に導入し、
Ｐ型不純物導入層１０５を形成した。不純物導入のマス
クとして用いたフォトレジスト１０３をプラズマアッシ
ング装置を用いで除去した。Ｐ型拡散層１０５と別の場
所に反対の伝導型の不純物を導入するために、 フォト
レジスト１０６を１μｍの厚さで全面に堆積した。 フ
ォトリソグラフィーにて不純物導入窓１０７を形成した
。その後、イオン打ち込み装置を用いてリンを１８０ｋ
ａＶの加速電圧の下でｌＸｌ０”ａｍの量だけエピタキ
シャル層１０２内に導入し、 Ｎ型不純物導入Ｊ！５１
０８を形成した。不純物導入のマスクとして用いたフォ
トレジスト１０６をプラズマアッシング装置を用いて除
去した。エピタキシャル層１０２の表面の結晶の乱れを
取り除くために、 ８００℃の窒素雰囲気中で１時間ア
ニールした。エピタキシャル層の厚さが３μｍに達する
まで、エピタキシャル成長、不純物導入窓の形既イオン
打ち込み、 プラズマアッシング及びアニルを繰り返し
、エピタキシャルＪ１１０９．１１２Ｐ型不純物導入層
１１０、１１３及びＮ型不純物導入Ｊｌｌ１１． １１
４を作った。全てのエピタキシャル層内に導入したＰ型
及びＮ型不純物濃度を均一にするために、 １１００℃
の窒素雰囲気中で４時間アニールを行い、 Ｐ型エピタ
キシャル層２０３及びＮ型エピタキシャル層２０４を作
った。
。 フォトリソグラフィーにて不純物導入窓１０４を形
成した。その後、イオン打ち込み装置を用いてホウ素を
１８０ｋａＶの加速電圧の下で５ Ｘ Ｉ Ｏ１３ｃ
ｍ−’の量だけエピタキシャル層１゜２内に導入し、
Ｐ型不純物導入層１０５を形成した。不純物導入のマス
クとして用いたフォトレジスト１０３をプラズマアッシ
ング装置を用いで除去した。Ｐ型拡散層１０５と別の場
所に反対の伝導型の不純物を導入するために、 フォト
レジスト１０６を１μｍの厚さで全面に堆積した。 フ
ォトリソグラフィーにて不純物導入窓１０７を形成した
。その後、イオン打ち込み装置を用いてリンを１８０ｋ
ａＶの加速電圧の下でｌＸｌ０”ａｍの量だけエピタキ
シャル層１０２内に導入し、 Ｎ型不純物導入Ｊ！５１
０８を形成した。不純物導入のマスクとして用いたフォ
トレジスト１０６をプラズマアッシング装置を用いて除
去した。エピタキシャル層１０２の表面の結晶の乱れを
取り除くために、 ８００℃の窒素雰囲気中で１時間ア
ニールした。エピタキシャル層の厚さが３μｍに達する
まで、エピタキシャル成長、不純物導入窓の形既イオン
打ち込み、 プラズマアッシング及びアニルを繰り返し
、エピタキシャルＪ１１０９．１１２Ｐ型不純物導入層
１１０、１１３及びＮ型不純物導入Ｊｌｌ１１． １１
４を作った。全てのエピタキシャル層内に導入したＰ型
及びＮ型不純物濃度を均一にするために、 １１００℃
の窒素雰囲気中で４時間アニールを行い、 Ｐ型エピタ
キシャル層２０３及びＮ型エピタキシャル層２０４を作
った。
この方法によって、 Ｎ型半導体基板上の所定の個所に
不純物濃度が５Ｘ１０”ａｍ−’のＰ型エピタキシャル
層とｌＸｌ０”ａｍ−’のＮ型エピタキシャル層及び深
さ方向に不純物濃度や伝導型の異なるエピタキシャル層
を得た。
不純物濃度が５Ｘ１０”ａｍ−’のＰ型エピタキシャル
層とｌＸｌ０”ａｍ−’のＮ型エピタキシャル層及び深
さ方向に不純物濃度や伝導型の異なるエピタキシャル層
を得た。
（発明の効果）
以上のように本発明を用いれば、単一のエピタキシャル
成長系で広い不純物濃度の範囲のエピタキシャル層を任
意の個所に自由に作ることができる。 また、選択不純
物導入の技術を応用することによって、同一半導体基板
上に種々の伝導型と不純物濃度をもつエピタキシャル層
を得ることかでき る。
成長系で広い不純物濃度の範囲のエピタキシャル層を任
意の個所に自由に作ることができる。 また、選択不純
物導入の技術を応用することによって、同一半導体基板
上に種々の伝導型と不純物濃度をもつエピタキシャル層
を得ることかでき る。
第１図は実施例の途中経過を説明するための断面図であ
る。 （ａ）は１回目のＰ型不純物の導入が完了するまでの経
過を説明するための断面図であり、 （ｂ）は１回目の
Ｎ型不純物の導入が完了するまでの経過を説明するため
の断面図である。 （Ｃ）は全ての不純物導入が完了し
た状態を説明するための断面図である。 Ｎ型シリコン単結晶基板 Ｎ型エピタキシャル成長１ フォトレジスト Ｐ型不純物導入窓 Ｐ型不純物導入層 フォトレジスト Ｎ型不純物導入窓 Ｎ型不純物導入層 Ｎ型エピタキシャル成長層 Ｐ型不純物導入層 Ｎ型不純物導入１ Ｎ型エピタキシャル成長層 Ｐ型不純物導入層 Ｎ型不純物導入層 第２図は実施例の完成時の断面図である。 第１図 Ｎ型シリコン単結晶基板 Ｎ型エピタキシャル成長層 Ｐ型エピタキシャル層 Ｎ型エピタキシャル層 （ａ） ｉ−一一一一一一一す ｌ ゛ ■ （ｂ） （Ｃ）
る。 （ａ）は１回目のＰ型不純物の導入が完了するまでの経
過を説明するための断面図であり、 （ｂ）は１回目の
Ｎ型不純物の導入が完了するまでの経過を説明するため
の断面図である。 （Ｃ）は全ての不純物導入が完了し
た状態を説明するための断面図である。 Ｎ型シリコン単結晶基板 Ｎ型エピタキシャル成長１ フォトレジスト Ｐ型不純物導入窓 Ｐ型不純物導入層 フォトレジスト Ｎ型不純物導入窓 Ｎ型不純物導入層 Ｎ型エピタキシャル成長層 Ｐ型不純物導入層 Ｎ型不純物導入１ Ｎ型エピタキシャル成長層 Ｐ型不純物導入層 Ｎ型不純物導入層 第２図は実施例の完成時の断面図である。 第１図 Ｎ型シリコン単結晶基板 Ｎ型エピタキシャル成長層 Ｐ型エピタキシャル層 Ｎ型エピタキシャル層 （ａ） ｉ−一一一一一一一す ｌ ゛ ■ （ｂ） （Ｃ）
Claims (1)
- 半導体基板上に作り付けるエピタキシャル層の製造方法
において、エピタキシャル成長と不純物導入を繰り返す
ことによって、任意の伝導型で、任意の不純物濃度をも
つエピタキシャル層を任意の個所に作ることができるこ
とを特徴とするエピタキシャル層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32398288A JPH02170415A (ja) | 1988-12-22 | 1988-12-22 | 任意の個所に任意の不純物濃度をもつエピタキシャル層を作る方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32398288A JPH02170415A (ja) | 1988-12-22 | 1988-12-22 | 任意の個所に任意の不純物濃度をもつエピタキシャル層を作る方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170415A true JPH02170415A (ja) | 1990-07-02 |
Family
ID=18160797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32398288A Pending JPH02170415A (ja) | 1988-12-22 | 1988-12-22 | 任意の個所に任意の不純物濃度をもつエピタキシャル層を作る方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170415A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013504217A (ja) * | 2009-09-03 | 2013-02-04 | ビシャイ‐シリコニックス | 半導体デバイス形成方法 |
-
1988
- 1988-12-22 JP JP32398288A patent/JPH02170415A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013504217A (ja) * | 2009-09-03 | 2013-02-04 | ビシャイ‐シリコニックス | 半導体デバイス形成方法 |
| US9230810B2 (en) | 2009-09-03 | 2016-01-05 | Vishay-Siliconix | System and method for substrate wafer back side and edge cross section seals |
| US10546750B2 (en) | 2009-09-03 | 2020-01-28 | Vishay-Siliconix | System and method for substrate wafer back side and edge cross section seals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2031253A1 (en) | Method of producing bipolar transistor | |
| JPS62501320A (ja) | 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| TW202130845A (zh) | 磊晶晶圓之製造方法及磊晶晶圓 | |
| JPH03173420A (ja) | 半導体内壁に対する不純物の注入方法 | |
| JPH02170415A (ja) | 任意の個所に任意の不純物濃度をもつエピタキシャル層を作る方法 | |
| JP3097107B2 (ja) | エピタキシャル成長方法 | |
| JPS6134921A (ja) | 半導体装置の製造方法 | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JPH0533527B2 (ja) | ||
| JP2747919B2 (ja) | 埋込拡散層を有する半導体集積回路の製造方法 | |
| JPH05291134A (ja) | エピタキシャル層の形成方法 | |
| JP2934665B2 (ja) | 半導体装置の製造方法 | |
| JP2876414B2 (ja) | 拡散抵抗素子の製造方法 | |
| JPH08288214A (ja) | 半導体基板の製造方法 | |
| JPH0256925A (ja) | 半導体装置の製造方法 | |
| JPS62128531A (ja) | シリコン基板およびその製造方法 | |
| JPS63148616A (ja) | 半導体装置の製造方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JPS62291017A (ja) | 半導体装置の製造方法 | |
| JPH01107552A (ja) | 半導体装置の製造方法 | |
| JPS6126212A (ja) | Ｐｎ接合の形成方法 | |
| JPH01120074A (ja) | パーミアブル・ベース・トランジスタの製造方法 |