JPH01107552A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01107552A JPH01107552A JP26513287A JP26513287A JPH01107552A JP H01107552 A JPH01107552 A JP H01107552A JP 26513287 A JP26513287 A JP 26513287A JP 26513287 A JP26513287 A JP 26513287A JP H01107552 A JPH01107552 A JP H01107552A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- single crystal
- substrate
- oxygen ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、半導体装置の製造方法に関するもので、特
に、半導体装置の素子量分M領域の形成方法に特徴を有
する半導体装置の製造方法に関するものである。
に、半導体装置の素子量分M領域の形成方法に特徴を有
する半導体装置の製造方法に関するものである。
(従来の技術)
IC,LSI等の半導体装置においでは、基板に形成さ
れた各素子を互いに電気的に分離する必要があり、この
ため、基板の各素子間には素子分離技術が設けられてい
る。そして、半導体装置の集積度向上を図るためには、
素子の小型化は勿論のこと、この素子分離領域の面積を
いかに小ざくするかが重要になる。
れた各素子を互いに電気的に分離する必要があり、この
ため、基板の各素子間には素子分離技術が設けられてい
る。そして、半導体装置の集積度向上を図るためには、
素子の小型化は勿論のこと、この素子分離領域の面積を
いかに小ざくするかが重要になる。
従来から知られている素子分離技術の一つに、し0(:
O3(フィリップス社の技術)と称されるものがある。
O3(フィリップス社の技術)と称されるものがある。
以下、第2図(A)〜(G)を讐照してこの技術につき
簡単に説明する。尚、第2図(A)〜(G)は、LOに
O3ニJ: ッT:素子’y[IWIFftを形成する
工程図であり、工程中の主な工程毎での半導体装置の様
子をその一素子部分に着目して断面図を用いて概略的に
示したものである。
簡単に説明する。尚、第2図(A)〜(G)は、LOに
O3ニJ: ッT:素子’y[IWIFftを形成する
工程図であり、工程中の主な工程毎での半導体装置の様
子をその一素子部分に着目して断面図を用いて概略的に
示したものである。
先ず、11で示す単結晶シリコン基板に、常法によって
13で示す熱酸化膜を例えば360大の膜厚に形成する
(第2図(A))、次に、この熱酸化膜13上に、減圧
CVD法によって15で示す窒化膜を成長させる(第2
図(B))、次に、基板11の、トランジスタの活性領
域形成予定領域に対応する部分の窒化膜部分上に、17
で示すレジスト膜を形成しく第2図(C)) 、次いで
、異方性プラズマエツチング法を用いレジスト膜17ヲ
マスクとして窒化膜15及び熱酸化膜13のマスクから
露出している部分をそれぞれ除去し、基板11の一部を
露出させる(第2図(D))。
13で示す熱酸化膜を例えば360大の膜厚に形成する
(第2図(A))、次に、この熱酸化膜13上に、減圧
CVD法によって15で示す窒化膜を成長させる(第2
図(B))、次に、基板11の、トランジスタの活性領
域形成予定領域に対応する部分の窒化膜部分上に、17
で示すレジスト膜を形成しく第2図(C)) 、次いで
、異方性プラズマエツチング法を用いレジスト膜17ヲ
マスクとして窒化膜15及び熱酸化膜13のマスクから
露出している部分をそれぞれ除去し、基板11の一部を
露出させる(第2図(D))。
次に、レジスト膜17ヲ好適な薬剤によって除去し、窒
化膜の残存部分15aの表面を露出させる(第2図(E
)。
化膜の残存部分15aの表面を露出させる(第2図(E
)。
次に、この窒化膜の残存部分15a @マスクとして、
基板11の露出部分に対し熱酸化処理を施し、19で示
すフィールド酸化膜を形成する。ここで、この熱酸化処
理の工程においては、窒化膜の残存部15aの周囲から
この窒化膜の残存部15aの下側に、フィールド酸化膜
19の一部が入り込み、いわゆるバーズビーク(Bir
d’s beak)が形成される(第2図(F))。
基板11の露出部分に対し熱酸化処理を施し、19で示
すフィールド酸化膜を形成する。ここで、この熱酸化処
理の工程においては、窒化膜の残存部15aの周囲から
この窒化膜の残存部15aの下側に、フィールド酸化膜
19の一部が入り込み、いわゆるバーズビーク(Bir
d’s beak)が形成される(第2図(F))。
次に、フィールド酸化膜の形成中に窒化膜の残存部15
a上に生じた+5bで示す薄い酸化膜を希フッ酸を用い
て除去し、窒化膜の残存部15a %約170℃の温度
に熱したリン酸中に入れて除去し、次いで、この基板を
希フッ酸中に窒化膜の残存部15a下の酸化膜が除去出
来る程度の時間浸漬し、よって、基板11の活性領域に
対応する領域21を露出させる。このような方法によっ
て、活性領域21が得られ、換言すれば、この活性領域
の周囲に素子分離領域が形成される。
a上に生じた+5bで示す薄い酸化膜を希フッ酸を用い
て除去し、窒化膜の残存部15a %約170℃の温度
に熱したリン酸中に入れて除去し、次いで、この基板を
希フッ酸中に窒化膜の残存部15a下の酸化膜が除去出
来る程度の時間浸漬し、よって、基板11の活性領域に
対応する領域21を露出させる。このような方法によっ
て、活性領域21が得られ、換言すれば、この活性領域
の周囲に素子分離領域が形成される。
(発明が解決しようとする問題点)
しかしながら、上述した従来の製造方法では、窒化膜の
残存部15aの周囲からこの窒化膜の残存部15aの下
側に、フィールド酸化膜19の一部が入り込み、この部
分が、活性領域を狭くしてしまうという問題点があった
。即ち、出来上がった活性領域の幅は、当初のレジスト
膜17の幅よりも多少狭くなってしまう。この狭くなる
寸法値は、窒化膜の残存部15aの両側下への入り込み
分(第2図CG)中b1及びb2を付した部分)を足し
たものであり、一般には約0.7um程度である。従っ
て、レジストパターン寸法と、活性領域(逆に考えれば
、素子分離領域)の出来あがり寸法との差(これを変換
差と称することにする)は、従来方法では0.7um程
度ということになる。
残存部15aの周囲からこの窒化膜の残存部15aの下
側に、フィールド酸化膜19の一部が入り込み、この部
分が、活性領域を狭くしてしまうという問題点があった
。即ち、出来上がった活性領域の幅は、当初のレジスト
膜17の幅よりも多少狭くなってしまう。この狭くなる
寸法値は、窒化膜の残存部15aの両側下への入り込み
分(第2図CG)中b1及びb2を付した部分)を足し
たものであり、一般には約0.7um程度である。従っ
て、レジストパターン寸法と、活性領域(逆に考えれば
、素子分離領域)の出来あがり寸法との差(これを変換
差と称することにする)は、従来方法では0.7um程
度ということになる。
このような変換差があるため、レジスト膜の寸法をこの
変換差分だけ予め余裕をもたせておかなければならなく
なるから、レジストパターン上でのセル面積は大きなも
のになり、従って、半導体装置の高集積化の際に問題と
なってくる。
変換差分だけ予め余裕をもたせておかなければならなく
なるから、レジストパターン上でのセル面積は大きなも
のになり、従って、半導体装置の高集積化の際に問題と
なってくる。
この発明は、このような点に鑑みなされたものであり、
従って、この発明の目的は、変換差を考慮することなく
素子分離領域の形成を可能とし、よって、半導体素子の
高集積化が図れる半導体装置の製造方法を提供すること
にある。
従って、この発明の目的は、変換差を考慮することなく
素子分離領域の形成を可能とし、よって、半導体素子の
高集積化が図れる半導体装置の製造方法を提供すること
にある。
(問題点を解決するための手段)
この目的の達成を図るため、この発明の半導体装置の製
造方法によれば、半導体装置形成用単結晶基板の素子分
離領域形成予定領域に対し酸素イオンを供給する工程と
、酸素イオン供給済み前記単結晶基板上に半導体層をエ
ピタキシャル成長させる工程とを含むことを特徴とする
。
造方法によれば、半導体装置形成用単結晶基板の素子分
離領域形成予定領域に対し酸素イオンを供給する工程と
、酸素イオン供給済み前記単結晶基板上に半導体層をエ
ピタキシャル成長させる工程とを含むことを特徴とする
。
この発明の実施に当り、前述の酸素イオンの供給を酸素
イオン打込み、又は、酸素イオンビーム照射によって行
うのが好適である。
イオン打込み、又は、酸素イオンビーム照射によって行
うのが好適である。
又、この発明の実施に当り前述の単結晶基板を単結晶シ
リコン基板とするのが好適である。
リコン基板とするのが好適である。
(作用)
この発明の半導体装置の製造方法によれば、半導体装置
形成用単結晶基板の素子分離領域としたい部分に酸素イ
オンを供給することによって、この領域の多結晶化及び
又は非晶質化を図る。そして、このような多結晶化或は
非晶質化した部分を含む単結晶基板上に、半導体層をエ
ピタキシャル成長させた場合、多結晶化或は非晶質化し
た部分上には半導体層は成長しないことを利用して、素
子形成領域(活性領域)と、素子分離領域との区分けが
なされる。
形成用単結晶基板の素子分離領域としたい部分に酸素イ
オンを供給することによって、この領域の多結晶化及び
又は非晶質化を図る。そして、このような多結晶化或は
非晶質化した部分を含む単結晶基板上に、半導体層をエ
ピタキシャル成長させた場合、多結晶化或は非晶質化し
た部分上には半導体層は成長しないことを利用して、素
子形成領域(活性領域)と、素子分離領域との区分けが
なされる。
(実施例)
以下、第1図(A)〜(H)を譬照してこの発明の半導
体装置の製造方法の一実施例につき説明する。尚、第1
図(A)〜(H)は、実施例による素子分離領域の形成
工程図であり、工程中の主な工程毎での素子分離領域形
成の様子を半導体装置の一素子部分についで着目して断
面図を用いて示したものである。しかしながら、これら
図は、この発明が理解出来る程度に概略的に示しである
にすぎず、従って、各構成成分の寸法、形状及び配置関
係は、これら図に限定されるものではないことは理解さ
れたい、又、以下の説明中の数値的条件、使用薬品、使
用装置等は単なる例示にすぎず、この発明がこれら条件
にのみ限定されるものでないことは理解されたい。
体装置の製造方法の一実施例につき説明する。尚、第1
図(A)〜(H)は、実施例による素子分離領域の形成
工程図であり、工程中の主な工程毎での素子分離領域形
成の様子を半導体装置の一素子部分についで着目して断
面図を用いて示したものである。しかしながら、これら
図は、この発明が理解出来る程度に概略的に示しである
にすぎず、従って、各構成成分の寸法、形状及び配置関
係は、これら図に限定されるものではないことは理解さ
れたい、又、以下の説明中の数値的条件、使用薬品、使
用装置等は単なる例示にすぎず、この発明がこれら条件
にのみ限定されるものでないことは理解されたい。
先ず、半導体装置形成用単結晶基板を用意する。この実
施例の場合、この半導体装置形成用単結晶基板を単結晶
シリコン基板としており、第1図中において、31を付
しで示したものがこれに相当する。尚、この場合のシリ
コン基板とは、下地上に単結晶シリコン層をエピタキシ
ャル成長させたものも含む。
施例の場合、この半導体装置形成用単結晶基板を単結晶
シリコン基板としており、第1図中において、31を付
しで示したものがこれに相当する。尚、この場合のシリ
コン基板とは、下地上に単結晶シリコン層をエピタキシ
ャル成長させたものも含む。
このシリコン基板31上に、33で示す熱酸化膜を例え
ば250〜600人の膜厚で形成する(第1図(A))
。
ば250〜600人の膜厚で形成する(第1図(A))
。
次に、シリコン基板31上に、トランジスタ等の半導体
素子形成用の活性領域及びこれら素子間を電気的に分離
する領域を形成するため、この実施例では、以下のよう
な手順をとる。
素子形成用の活性領域及びこれら素子間を電気的に分離
する領域を形成するため、この実施例では、以下のよう
な手順をとる。
先ず、基板31上に、35で示すレジストパターンを形
成する(第1図(B))、この実施例の場合のレジスト
はポジ型レジストを用い、その膜厚を8000〜100
00人としている。ここで、基板31のレジスト膜35
で覆われでも)る部分が、活性領域形成予定領域に相当
し、レジスト膜35で覆われていない部分が素子分離領
域形成予定領域(第1図CB)中、35aで示す領域)
に相当することになる。
成する(第1図(B))、この実施例の場合のレジスト
はポジ型レジストを用い、その膜厚を8000〜100
00人としている。ここで、基板31のレジスト膜35
で覆われでも)る部分が、活性領域形成予定領域に相当
し、レジスト膜35で覆われていない部分が素子分離領
域形成予定領域(第1図CB)中、35aで示す領域)
に相当することになる。
次に、素子分離領域形成予定領域35aに対し酸素イオ
ン(第1図(C)中、Pを付して示す、)を供給する。
ン(第1図(C)中、Pを付して示す、)を供給する。
この実施例においでは、酸素イオン打込み(インプラン
テーション)によって行う。
テーション)によって行う。
このイオン打込み条件は、加速電圧を30 KeVとし
、イオン濃度を3 x l Q I 3イオン/cm2
とし熱酸化膜33I!介して打込むことによって行う、
この酸素イオン供給によって、基板31の素子分離予定
領域35aの部分は、多結晶又は非晶質状態、即ちS
iOxで示されるものになる(図中、37で示す領域)
。レジスト膜35を、好適な薬剤例えば、硫酸と過酸化
水素水との混合液を用いて除去する(第1図(D))。
、イオン濃度を3 x l Q I 3イオン/cm2
とし熱酸化膜33I!介して打込むことによって行う、
この酸素イオン供給によって、基板31の素子分離予定
領域35aの部分は、多結晶又は非晶質状態、即ちS
iOxで示されるものになる(図中、37で示す領域)
。レジスト膜35を、好適な薬剤例えば、硫酸と過酸化
水素水との混合液を用いて除去する(第1図(D))。
次に、希フッ酸を用い熱酸化膜33を除去し、酸素イオ
ンが供給された部分を含む基板31の表面を露出させる
(第1図(E))。
ンが供給された部分を含む基板31の表面を露出させる
(第1図(E))。
次に、酸素イオンが供給された部分を含む基板31上に
、例えばN十型のシリコンエピタキシャル層等のような
、活性領域となる半導体層をエピタキシャル成長させる
。
、例えばN十型のシリコンエピタキシャル層等のような
、活性領域となる半導体層をエピタキシャル成長させる
。
このエピタキシャル成長の手法としては、CVD法、分
子線エピタキシー層、或は液相エピタキシャル法等が考
えられるが、この実施例の場合、例えば文献(月刊セミ
コンダクク・ワールド。
子線エピタキシー層、或は液相エピタキシャル法等が考
えられるが、この実施例の場合、例えば文献(月刊セミ
コンダクク・ワールド。
1986年12月号、 PP、62〜67 r光CVO
低温Siエヒ’;Jキシャル成長」)に開示されている
方法を用いてシリコン層をエピタキシャル成長させてい
る。そして、具体的には、原料ガスを5i2He 、
5jH2F2/H2とし、用いる光源を低圧H9とし、
主成温度を約200℃とした条件で半導体層の成長を行
った。
低温Siエヒ’;Jキシャル成長」)に開示されている
方法を用いてシリコン層をエピタキシャル成長させてい
る。そして、具体的には、原料ガスを5i2He 、
5jH2F2/H2とし、用いる光源を低圧H9とし、
主成温度を約200℃とした条件で半導体層の成長を行
った。
エピタキシャル成長工程においては、酸素イオンが打込
まれた領域即ち素子分離領域予定領域は単結晶状態を失
しているため、又、低温成長であるためこの領域部分の
再結晶化が起こらないため、半導体層は、この領域上に
は成長せず、活性領域となる領域上にのみ成長する。こ
の性質を利用して、基板31の活性領域となる領域部分
にのみ、例えばフォスフインをドープした39で示すシ
リコシエピタキシャル層を例えば3μm程度の厚さに成
長させる(第1図(F))。
まれた領域即ち素子分離領域予定領域は単結晶状態を失
しているため、又、低温成長であるためこの領域部分の
再結晶化が起こらないため、半導体層は、この領域上に
は成長せず、活性領域となる領域上にのみ成長する。こ
の性質を利用して、基板31の活性領域となる領域部分
にのみ、例えばフォスフインをドープした39で示すシ
リコシエピタキシャル層を例えば3μm程度の厚さに成
長させる(第1図(F))。
次に、例えば減圧CVD法を用い基板31表面上に41
で示す絶縁層例えばSiO□膜を5〜6umの膜厚に成
長させる(第1図(G)’)。
で示す絶縁層例えばSiO□膜を5〜6umの膜厚に成
長させる(第1図(G)’)。
次に、例えばフロン系ガスを用いた異方性プラズマエツ
チングによってSiO□1141!平坦化しながら、シ
リコンエピタキシャル層39が露出するまで除去する。
チングによってSiO□1141!平坦化しながら、シ
リコンエピタキシャル層39が露出するまで除去する。
上述した方法によれば、43で示す素子分離領域と、4
5で示す活性領域とを変換差なしに共に形成することが
出来る(第1図(H)’)。
5で示す活性領域とを変換差なしに共に形成することが
出来る(第1図(H)’)。
尚、上述した実施例においては、半導体装置形成用単結
晶基板の素子分jIl領域形成予定領域への酸素イオン
供給を、イオン打込み技術を用いて行っている。これは
、半導体装置の製造ラインで使用されているイオン打込
み装置の利用を図ったためであるが、酸素イオン供給の
方法は、これに限定されるものではなく他の方法を用い
ても勿論良い、他の方法としては、例えば、酸素イオン
ビーム照射による方法が考えられる。尚、酸素イオンビ
ーム照射による方法の場合、ビームの制御を高精度に行
なうこととすれば、レジストsi用いなくとも良いこと
にもなる。
晶基板の素子分jIl領域形成予定領域への酸素イオン
供給を、イオン打込み技術を用いて行っている。これは
、半導体装置の製造ラインで使用されているイオン打込
み装置の利用を図ったためであるが、酸素イオン供給の
方法は、これに限定されるものではなく他の方法を用い
ても勿論良い、他の方法としては、例えば、酸素イオン
ビーム照射による方法が考えられる。尚、酸素イオンビ
ーム照射による方法の場合、ビームの制御を高精度に行
なうこととすれば、レジストsi用いなくとも良いこと
にもなる。
又、上述の実施例においては、単結晶基板をシリコン単
結晶基板とした例で説明しているが、半導体装置形成用
単結晶基板であって酸素イオンによって多結晶化又は非
晶質化される単結晶基板であれば、その基板を用いた半
導体装置の製造工程の素子分離領域形成にこの発明を適
用出来ること明らかである。
結晶基板とした例で説明しているが、半導体装置形成用
単結晶基板であって酸素イオンによって多結晶化又は非
晶質化される単結晶基板であれば、その基板を用いた半
導体装置の製造工程の素子分離領域形成にこの発明を適
用出来ること明らかである。
(発明の効果)
上述した説明からも明らかなように、この発明の半導体
装置の製造方法によれば、半導体装置形成用単結晶基板
の素子分離領域としたい部分に酸素イオンを供給するこ
とによって、この領域の多結晶化及び又は非晶質化を図
り、その後、選択成長によって素子形成領域(活性′#
域)と、素子分離領域とをそれぞれ形成する。この多結
晶化及び又は非晶質化を図る領域は、例えばレジストパ
ターンの寸法通りに精度良く規定することが可能である
から、この結果、変換差なしに素子分離領域及び活性領
域の形成が行なえる。
装置の製造方法によれば、半導体装置形成用単結晶基板
の素子分離領域としたい部分に酸素イオンを供給するこ
とによって、この領域の多結晶化及び又は非晶質化を図
り、その後、選択成長によって素子形成領域(活性′#
域)と、素子分離領域とをそれぞれ形成する。この多結
晶化及び又は非晶質化を図る領域は、例えばレジストパ
ターンの寸法通りに精度良く規定することが可能である
から、この結果、変換差なしに素子分離領域及び活性領
域の形成が行なえる。
これがため、半導体素子の高集積化が図れる半導体装置
の製造方法を提供することが出来る。
の製造方法を提供することが出来る。
第1図(A)〜(H)は、この発明の実施例の半導体装
置の製造方法の説明に供する製造工程図、 第2図(A)〜(G)は、半導体装置の従来の製造方法
の説明に供する製造工程図である。 31・・・半導体装置形成用単結晶基板33・・・熱酸
化膜、 35−・・レジストパターン35a・・・
素子分離領域形成予定領域37・・・多結晶化及び又は
非晶質化した領域39・・・半導体層(エピタキシャル
成長層)41・・・絶縁層(SiO2層) 43・・・素子分離領域、 45−・・活性領域。 31、半導体装置形成用単結晶基板 33、熱酸化膜 35;レジストパターン 35a・素子弁MM域形成予定領域 37:多結晶化及び又は非晶質化した領域この発明の製
造方法の説明に供する図 第1図 この発明の製造方法の説明に供する因 45:活性ll域 この発明の製造方法の説明に供する図 第1図 第2図 、t5a /3& 7/ 第2図
置の製造方法の説明に供する製造工程図、 第2図(A)〜(G)は、半導体装置の従来の製造方法
の説明に供する製造工程図である。 31・・・半導体装置形成用単結晶基板33・・・熱酸
化膜、 35−・・レジストパターン35a・・・
素子分離領域形成予定領域37・・・多結晶化及び又は
非晶質化した領域39・・・半導体層(エピタキシャル
成長層)41・・・絶縁層(SiO2層) 43・・・素子分離領域、 45−・・活性領域。 31、半導体装置形成用単結晶基板 33、熱酸化膜 35;レジストパターン 35a・素子弁MM域形成予定領域 37:多結晶化及び又は非晶質化した領域この発明の製
造方法の説明に供する図 第1図 この発明の製造方法の説明に供する因 45:活性ll域 この発明の製造方法の説明に供する図 第1図 第2図 、t5a /3& 7/ 第2図
Claims (4)
- (1)半導体装置形成用単結晶基板の素子分離領域形成
予定領域に対し酸素イオンを供給する工程と、 酸素イオン供給済み前記単結晶基板上に半導体層をエピ
タキシャル成長させる工程と を含むことを特徴とする半導体装置の製造方法。 - (2)前記酸素イオンの供給を、酸素イオン打込みによ
って行うことを特徴とする特許請求の範囲第1項記載の
半導体装置の製造方法。 - (3)前記酸素イオンの供給を、酸素イオンビーム照射
によって行うことを特徴とする特許請求の範囲第1項記
載の半導体装置の製造方法。 - (4)前記単結晶基板を単結晶シリコン基板としたこと
を特徴とする特許請求の範囲第1項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26513287A JPH01107552A (ja) | 1987-10-20 | 1987-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26513287A JPH01107552A (ja) | 1987-10-20 | 1987-10-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01107552A true JPH01107552A (ja) | 1989-04-25 |
Family
ID=17413062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26513287A Pending JPH01107552A (ja) | 1987-10-20 | 1987-10-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01107552A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086004A (en) * | 1988-03-14 | 1992-02-04 | Polaroid Corporation | Isolation of layered P-N junctions by diffusion to semi-insulating substrate and implantation of top layer |
-
1987
- 1987-10-20 JP JP26513287A patent/JPH01107552A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086004A (en) * | 1988-03-14 | 1992-02-04 | Polaroid Corporation | Isolation of layered P-N junctions by diffusion to semi-insulating substrate and implantation of top layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPH01107552A (ja) | 半導体装置の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS6358921A (ja) | 半導体装置の製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPH01179431A (ja) | 半導体装置の製造方法 | |
| JPH07183372A (ja) | 半導体基板の作成方法 | |
| JPS62104136A (ja) | 半導体装置の製造方法 | |
| JPS6281040A (ja) | 素子分離領域の形成方法 | |
| JPS5852340B2 (ja) | 半導体装置の製造方法 | |
| JPS6098640A (ja) | 半導体装置の製造方法 | |
| JPS58204553A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPH01208858A (ja) | 相補型集積回路の製造方法 | |
| JPS58177A (ja) | 半導体装置 | |
| JPH0256925A (ja) | 半導体装置の製造方法 | |
| JPS594048A (ja) | 半導体装置の製造方法 | |
| JPH0223631A (ja) | 集積回路の製造方法 | |
| JPS5984437A (ja) | 半導体装置の製造方法 | |
| JPS60127741A (ja) | 半導体装置の製法 | |
| JPS60254629A (ja) | 半導体装置の製造方法 | |
| JPH0399421A (ja) | Soi構造の形成方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JPH01181569A (ja) | Soi型の電界郊果トランジスタ |