JPH02268440A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02268440A JPH02268440A JP1090002A JP9000289A JPH02268440A JP H02268440 A JPH02268440 A JP H02268440A JP 1090002 A JP1090002 A JP 1090002A JP 9000289 A JP9000289 A JP 9000289A JP H02268440 A JPH02268440 A JP H02268440A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- film
- silicon
- contact
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に微細構造の
バイポーラトランジスタの製造方法に関する。
バイポーラトランジスタの製造方法に関する。
従来、この種の半導体装置の製造方法では、半導体基板
上の絶縁膜に設けられた開孔部に多結晶シリコンを充填
してエミッタ下層電極を形成する場合、多結晶シリコン
膜を全面に形成し、更に樹脂膜で覆い、エツチングバッ
ク方を用いてエツチングして開孔部に多結晶シリコンを
埋込む方法が提案されている。例えば、特願昭６１−１
５０７８５号。
上の絶縁膜に設けられた開孔部に多結晶シリコンを充填
してエミッタ下層電極を形成する場合、多結晶シリコン
膜を全面に形成し、更に樹脂膜で覆い、エツチングバッ
ク方を用いてエツチングして開孔部に多結晶シリコンを
埋込む方法が提案されている。例えば、特願昭６１−１
５０７８５号。
第３図（ａ）乃至（ｄ）は上述した方法をバイポーラト
ランジスタに適用した例である。
ランジスタに適用した例である。
先ず、第３図（ａ）のように、ベース領域２を形成して
いるシリコン基板１上に第１絶縁膜３と第２絶縁膜４を
形成した後、図外の樹脂膜をマスクにして反応性イオン
エツチング法により絶縁膜３．４に開孔部を形成する。
いるシリコン基板１上に第１絶縁膜３と第２絶縁膜４を
形成した後、図外の樹脂膜をマスクにして反応性イオン
エツチング法により絶縁膜３．４に開孔部を形成する。
続いて、ＣＶＤ法を用いて全面に多結晶シリコン膜１２
を成長させる。このとき、多結晶シリコン膜１２中にエ
ミッタの拡散源となる不純物として、リン（Ｐ）又は砒
素（Ａｓ）を添加する。更に、多結晶シリコン膜１２上
に樹脂膜１３を形成する。
を成長させる。このとき、多結晶シリコン膜１２中にエ
ミッタの拡散源となる不純物として、リン（Ｐ）又は砒
素（Ａｓ）を添加する。更に、多結晶シリコン膜１２上
に樹脂膜１３を形成する。
次に、第３図（ｂ）のように、反応性イオンエツチング
法を用いて樹脂膜１３及び多結晶シリコン膜１２を順次
エツチングして絶縁膜３，４の開孔部内のみに多結晶シ
リコン膜１２を残す。
法を用いて樹脂膜１３及び多結晶シリコン膜１２を順次
エツチングして絶縁膜３，４の開孔部内のみに多結晶シ
リコン膜１２を残す。
次に、第３図（Ｃ）に示すように、エミッタ領域形成用
の下層電極となる多結晶シリコン膜１２のみを樹脂膜１
４で覆い、ベース電極用開孔部の多結晶シリコン膜１２
を弗酸、硝酸系溶液を用いてエツチング除去する。これ
により、エミッタ相当箇所の開孔内にのみ多結晶シリコ
ン膜１２が残され、後にエミッタ下層電極として構成さ
れる。
の下層電極となる多結晶シリコン膜１２のみを樹脂膜１
４で覆い、ベース電極用開孔部の多結晶シリコン膜１２
を弗酸、硝酸系溶液を用いてエツチング除去する。これ
により、エミッタ相当箇所の開孔内にのみ多結晶シリコ
ン膜１２が残され、後にエミッタ下層電極として構成さ
れる。
次に、第３図（ｄ）に示すように、樹脂膜１４を酸素プ
ラズマ中で除去した後、高温度で熱処理し、残されてい
るエミッタ側の多結晶シリコン膜１２中の不純物をベー
ス領域２に拡散し、エミッタ領域９を形成する。
ラズマ中で除去した後、高温度で熱処理し、残されてい
るエミッタ側の多結晶シリコン膜１２中の不純物をベー
ス領域２に拡散し、エミッタ領域９を形成する。
（発明が解決しようとする課題〕
上述した従来の製造方法では、多結晶シリコン膜１２の
膜厚や樹脂膜１３の膜厚にばらつきが生じると、これに
伴ってエツチングすべき膜厚はウェハ面内及びウェハ間
によって相違される。このため、多結晶シリコン膜１２
と樹脂膜１３を同時にエツチングする第３図（ｂ）の工
程においては、上述した膜厚のばらつきによって、第４
図のように、多結晶シリコン膜１２にアンダーエツチン
グやオーバエツチングが発生する。また、場合によって
は、樹脂膜１３よりも多結晶シリコン膜１２のエツチン
グ速度が大きくなるような異常エツチングが発生するこ
ともある。
膜厚や樹脂膜１３の膜厚にばらつきが生じると、これに
伴ってエツチングすべき膜厚はウェハ面内及びウェハ間
によって相違される。このため、多結晶シリコン膜１２
と樹脂膜１３を同時にエツチングする第３図（ｂ）の工
程においては、上述した膜厚のばらつきによって、第４
図のように、多結晶シリコン膜１２にアンダーエツチン
グやオーバエツチングが発生する。また、場合によって
は、樹脂膜１３よりも多結晶シリコン膜１２のエツチン
グ速度が大きくなるような異常エツチングが発生するこ
ともある。
したがって、従来の製造方法では、エミッタ相当箇所の
開孔内に多結晶シリコン膜１２を好適に残すことが難し
くなり、所望するエミッタ領域９の形成、或いは好適な
エミッタ下層電極の形成を再現性良く行うことができな
いという問題がある。
開孔内に多結晶シリコン膜１２を好適に残すことが難し
くなり、所望するエミッタ領域９の形成、或いは好適な
エミッタ下層電極の形成を再現性良く行うことができな
いという問題がある。
本発明はエミッタ領域を良好に形成し、かつ好適なエミ
ッタ下層電極を形成することを可能にした半導体装置の
製造方法を提供することを目的とする。
ッタ下層電極を形成することを可能にした半導体装置の
製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、ベース領域を形成し
た半導体基板上に第１及び第２の絶縁膜を形成する工程
と、前記第２絶縁膜をエミッタコンタクト及びベースコ
ンタクトの相当箇所においてエツチングして開孔を形成
する工程と、前記第１絶縁膜をエミッタコンタクト箇所
においてエツチングして前記半導体基板の表面を露出さ
せる開孔を形成する工程と、このエミッタコンタクトの
開孔内に不純物を含むシリコンを選択的に成長させてエ
ミッタ下層電極を形成する工程と、前記ベースコンタク
ト箇所の第１絶縁膜をエツチングする工程と、前記エミ
ッタ下層電極から不純物を拡散してエミッタ領域を形成
する工程と、前記エミッタコンタクト及びベースコンタ
クト上に夫々エミッタ電極及びベース電極を形成する工
程とを含んでいる。
た半導体基板上に第１及び第２の絶縁膜を形成する工程
と、前記第２絶縁膜をエミッタコンタクト及びベースコ
ンタクトの相当箇所においてエツチングして開孔を形成
する工程と、前記第１絶縁膜をエミッタコンタクト箇所
においてエツチングして前記半導体基板の表面を露出さ
せる開孔を形成する工程と、このエミッタコンタクトの
開孔内に不純物を含むシリコンを選択的に成長させてエ
ミッタ下層電極を形成する工程と、前記ベースコンタク
ト箇所の第１絶縁膜をエツチングする工程と、前記エミ
ッタ下層電極から不純物を拡散してエミッタ領域を形成
する工程と、前記エミッタコンタクト及びベースコンタ
クト上に夫々エミッタ電極及びベース電極を形成する工
程とを含んでいる。
この場合、エミッタ下層電極は、不純物を含まないシリ
コンを成長した後に、イオン注入法または熱拡散法によ
り不純物を該シリコンに注入してもよい。
コンを成長した後に、イオン注入法または熱拡散法によ
り不純物を該シリコンに注入してもよい。
この製造方法では、エミッタコンタクト用の開孔内にの
み選択的にシリコンを成長させてエミッタ下層電極を構
成できるので、゛該シリコンをエミッタコンタクト用開
札内に好適に形成でき、所望のエミッタ下層電極を再現
性良く製造することができる。
み選択的にシリコンを成長させてエミッタ下層電極を構
成できるので、゛該シリコンをエミッタコンタクト用開
札内に好適に形成でき、所望のエミッタ下層電極を再現
性良く製造することができる。
次に、本発明を図面を参照して説明する。
第１図は本発明の製造方法により製造したバイポーラト
ランジスタの断面図である。
ランジスタの断面図である。
第１図において、シリコン基板１にはベース領域２とエ
ミッタ領域９とを形成し、その上に形成したシリコン酸
化膜３．シリコン窒化膜４からなる絶縁膜には、近接し
てベースコンタクト及びエミッタコンタクト用の各開孔
を開設している。そして、エミッタコンタクト用開孔の
内部には不純物添加された多結晶シリコン膜７を形成し
、これをエミッタ下層電極として構成している。
ミッタ領域９とを形成し、その上に形成したシリコン酸
化膜３．シリコン窒化膜４からなる絶縁膜には、近接し
てベースコンタクト及びエミッタコンタクト用の各開孔
を開設している。そして、エミッタコンタクト用開孔の
内部には不純物添加された多結晶シリコン膜７を形成し
、これをエミッタ下層電極として構成している。
また、このエミッタ下層電極７上にはエミ・ンタ電極１
０を形成し、かつベースコンタクト用開孔にはベース電
極１１を形成している。
０を形成し、かつベースコンタクト用開孔にはベース電
極１１を形成している。
第２図（ａ）乃至（ｅ）は第１図のバイポーラトランジ
スタの製造方法を工程順に示す断面図である。
スタの製造方法を工程順に示す断面図である。
先ず、第２図（ａ）のように、既にベース領域２を選択
形成しているシリコン基板１上に、第１絶縁膜としてシ
リコン酸化膜３を形成し、更にこの上に第２絶縁膜とし
てシリコン窒化膜４を形成する。その上で、樹脂膜５を
マスクにして反応性イオンエツチング法によりエミッタ
コンタクト及びベースコンタクト相当箇所を選択エツチ
ングし、第２絶縁膜４に開孔を設ける。このとき、第１
絶縁膜３は多少エツチングされてもよい。
形成しているシリコン基板１上に、第１絶縁膜としてシ
リコン酸化膜３を形成し、更にこの上に第２絶縁膜とし
てシリコン窒化膜４を形成する。その上で、樹脂膜５を
マスクにして反応性イオンエツチング法によりエミッタ
コンタクト及びベースコンタクト相当箇所を選択エツチ
ングし、第２絶縁膜４に開孔を設ける。このとき、第１
絶縁膜３は多少エツチングされてもよい。
次に、第２図（ｂ）のように、エミッタコンタクト用開
孔のみを開窓した樹脂膜６でシリコン基板１上を覆い、
この樹脂ｌ１６及び第２絶縁膜４をマスクにして第１絶
縁膜３を反応性イオンエツチング又はＨＦ系溶液により
選択エツチングしてエミッタコンタクトのみを開孔する
。このとき、最初にマスクとして用いた樹脂膜５を除去
し、後で樹脂膜６を形成しているが、場合によっては樹
脂膜５はそのままで、ベースコンタクト用開孔のみを樹
脂膜６で覆うようにしてもよい。
孔のみを開窓した樹脂膜６でシリコン基板１上を覆い、
この樹脂ｌ１６及び第２絶縁膜４をマスクにして第１絶
縁膜３を反応性イオンエツチング又はＨＦ系溶液により
選択エツチングしてエミッタコンタクトのみを開孔する
。このとき、最初にマスクとして用いた樹脂膜５を除去
し、後で樹脂膜６を形成しているが、場合によっては樹
脂膜５はそのままで、ベースコンタクト用開孔のみを樹
脂膜６で覆うようにしてもよい。
次に、第２図（Ｃ）のように、樹脂膜５，６の全てを０
２プラズマを用いて除去する。その後、例えばＳ ｉ
−Ｍ Ｂ Ｅ （Ｓｉｌｉｃｏｎ ｍｏｌｅｃｕｌａｒ
ｂｅａｍｅｐｉｔａｘｙ ：分子線エピタキシー）
等を用いて、４５０℃程度で多結晶シリコン膜７を成長
する。このとき、多結晶シリコン膜７はシリコン結晶表
面上にのみ成長されるため、エミッタ用コンタクト開孔
の内部のみに成長される。なお、このときエミッタの拡
散源としての砒素又はアンチモン（ｓｂ等を同時に添加
する。この多結晶シリコン膜７はエミッタ下層電極とし
て構成される。
２プラズマを用いて除去する。その後、例えばＳ ｉ
−Ｍ Ｂ Ｅ （Ｓｉｌｉｃｏｎ ｍｏｌｅｃｕｌａｒ
ｂｅａｍｅｐｉｔａｘｙ ：分子線エピタキシー）
等を用いて、４５０℃程度で多結晶シリコン膜７を成長
する。このとき、多結晶シリコン膜７はシリコン結晶表
面上にのみ成長されるため、エミッタ用コンタクト開孔
の内部のみに成長される。なお、このときエミッタの拡
散源としての砒素又はアンチモン（ｓｂ等を同時に添加
する。この多結晶シリコン膜７はエミッタ下層電極とし
て構成される。
次に、第２図（ｄ）のように、ベースコンタクト用開孔
のみを開窓した樹脂ＩＩ！８をマスクにしてベースコン
タクト用開孔内の第１絶縁膜３を反応性イオンエツチン
グ及びＨＦ系溶液を用いて除去し、ベースコンタクトを
開孔する。
のみを開窓した樹脂ＩＩ！８をマスクにしてベースコン
タクト用開孔内の第１絶縁膜３を反応性イオンエツチン
グ及びＨＦ系溶液を用いて除去し、ベースコンタクトを
開孔する。
しかる上で、第２図（ｅ）のように、樹脂膜８を０２プ
ラズマ中で除去した後、高温で熱処理し、多結晶シリコ
ン膜７中の不純物を拡散し、エミ・ンタ領域９を形成す
る。
ラズマ中で除去した後、高温で熱処理し、多結晶シリコ
ン膜７中の不純物を拡散し、エミ・ンタ領域９を形成す
る。
以下、全面にアルミニウム膜又は金膜を形成した後、こ
れをパターニングすることにより、第１図に示したエミ
ッタ電橋１０及びベース電極１１を形成し、バイポーラ
トランジスタが完成する。
れをパターニングすることにより、第１図に示したエミ
ッタ電橋１０及びベース電極１１を形成し、バイポーラ
トランジスタが完成する。
なお、エミッタ下層電極を構成する多結晶シリコンの代
わりにエピタキシャル成長した単結晶シリコン、或いは
アモルファスシリコンを用いてもよい。これらは、Ｓｔ
−ＭＢＨの成長温度、成長真空度等によって容易に変更
できる。
わりにエピタキシャル成長した単結晶シリコン、或いは
アモルファスシリコンを用いてもよい。これらは、Ｓｔ
−ＭＢＨの成長温度、成長真空度等によって容易に変更
できる。
また、エミッタ下層電極に添加する不純物は、イオン注
入法あるいは熱拡散法によって、エミッタ下層電極膜を
形成した後に注入してもよい。
入法あるいは熱拡散法によって、エミッタ下層電極膜を
形成した後に注入してもよい。
〔発明の効果］
以上説明したように本発明は、エミッタコンタクト用の
開孔内にのみ選択的にシリコンを成長させ、かつ不純物
を添加してエミッタ下層電極を形成しているので、該シ
リコンをエミッタコンタクト用開孔内に好適に形成して
所望のエミッタ下層電極を再現性良く形成することがで
き、特性の優れたバイポーラトランジスタを製造するこ
とができる効果がある。
開孔内にのみ選択的にシリコンを成長させ、かつ不純物
を添加してエミッタ下層電極を形成しているので、該シ
リコンをエミッタコンタクト用開孔内に好適に形成して
所望のエミッタ下層電極を再現性良く形成することがで
き、特性の優れたバイポーラトランジスタを製造するこ
とができる効果がある。
第１図は本発明の製造方法で形成したバイポーラトラン
ジスタの縦断面図、第２図（ａ）乃至（ｅ）は本発明の
一実施例を製造工程順に示す縦断面図、第３図（ａ）乃
至（ｄ）は従来の製造方法を工程順に示す縦断面図、第
４図は従来の問題点を説明するための工程途中の縦断面
図である。 ｌ・・・シリコン基板、２・・・ベース領域、３・・・
第１絶縁膜、４・・・第２絶縁膜、５．６・・・樹脂膜
、７・・・多結晶シリコン膜（エミッタ下層電極）、８
・・・樹脂膜、９・・・エミッタ領域、１０・・・エミ
ッタ電極、１１・・・ベース電極、１２・・・多結晶シ
リコン膜、１３．１４・・・樹脂膜。 第 ■ 図 第３ 図
ジスタの縦断面図、第２図（ａ）乃至（ｅ）は本発明の
一実施例を製造工程順に示す縦断面図、第３図（ａ）乃
至（ｄ）は従来の製造方法を工程順に示す縦断面図、第
４図は従来の問題点を説明するための工程途中の縦断面
図である。 ｌ・・・シリコン基板、２・・・ベース領域、３・・・
第１絶縁膜、４・・・第２絶縁膜、５．６・・・樹脂膜
、７・・・多結晶シリコン膜（エミッタ下層電極）、８
・・・樹脂膜、９・・・エミッタ領域、１０・・・エミ
ッタ電極、１１・・・ベース電極、１２・・・多結晶シ
リコン膜、１３．１４・・・樹脂膜。 第 ■ 図 第３ 図
Claims (1)
- 【特許請求の範囲】 １、ベース領域を形成した半導体基板上に第１及び第２
の絶縁膜を形成する工程と、前記第２絶縁膜をエミッタ
コンタクト及びベースコンタクトの相当箇所においてエ
ッチングして開孔を形成する工程と、前記第１絶縁膜を
エミッタコンタクト箇所においてエッチングして前記半
導体基板の表面を露出させる開孔を形成する工程と、こ
のエミッタコンタクトの開孔内に不純物を含むシリコン
を選択的に成長させてエミッタ下層電極を形成する工程
と、前記ベースコンタクト箇所の第１絶縁膜をエッチン
グする工程と、前記エミッタ下層電極から不純物を拡散
してエミッタ領域を形成する工程と、前記エミッタコン
タクト及びベースコンタクト上に夫々エミッタ電極及び
ベース電極を形成する工程とを含むことを特徴とする半
導体装置の製造方法。 ２、エミッタ下層電極は、不純物を含まないシリコンを
成長した後に、イオン注入法または熱拡散法により不純
物を該シリコンに注入してなる特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090002A JPH02268440A (ja) | 1989-04-10 | 1989-04-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090002A JPH02268440A (ja) | 1989-04-10 | 1989-04-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268440A true JPH02268440A (ja) | 1990-11-02 |
Family
ID=13986398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090002A Pending JPH02268440A (ja) | 1989-04-10 | 1989-04-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5695912A (en) * | 1990-10-08 | 1997-12-09 | Iwatsu Electric Co., Ltd. | Desensitizing solution for offset printing |
-
1989
- 1989-04-10 JP JP1090002A patent/JPH02268440A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5695912A (en) * | 1990-10-08 | 1997-12-09 | Iwatsu Electric Co., Ltd. | Desensitizing solution for offset printing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2982383B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH08139278A (ja) | 半導体装置の製造方法 | |
| JPS63174366A (ja) | 半導体装置の製造方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPS6024013A (ja) | 半導体装置の製造方法 | |
| JPH03235326A (ja) | 半導体装置の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPH03227023A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPH034514A (ja) | ウエハの製造方法 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| JPS6358921A (ja) | 半導体装置の製造方法 | |
| JPH04129215A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPS63233566A (ja) | 半導体装置の製造方法 | |
| JPS58110076A (ja) | 半導体装置の製造方法 | |
| JPH0258848A (ja) | 半導体装置の製造方法 | |
| JPS61274323A (ja) | 半導体装置の製造方法 | |
| JPS62104136A (ja) | 半導体装置の製造方法 |