JPH01120074A - パーミアブル・ベース・トランジスタの製造方法 - Google Patents
パーミアブル・ベース・トランジスタの製造方法Info
- Publication number
- JPH01120074A JPH01120074A JP62275705A JP27570587A JPH01120074A JP H01120074 A JPH01120074 A JP H01120074A JP 62275705 A JP62275705 A JP 62275705A JP 27570587 A JP27570587 A JP 27570587A JP H01120074 A JPH01120074 A JP H01120074A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- electrode
- mask
- metal silicide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/012—Manufacture or treatment of static induction transistors [SIT], e.g. permeable base transistors [PBT]
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は縦型トランジスタ′の一つであるパーミアブル
・ベース・トランジスタ（以下ＰＢＴと略称する）の製
造方法に係り、特にその電極を自己整合的に形成する方
法に関する。
・ベース・トランジスタ（以下ＰＢＴと略称する）の製
造方法に係り、特にその電極を自己整合的に形成する方
法に関する。
［従来の技術］
ＰＢＴの製造プロセスについては、例えばアイ・イー・
イー・イー、インターナショナル エレクトロン デバ
イス ミーティング、テクニカルダイジェスト、（１９
８２年）２７．３ 第６４６頁から第６４９頁（Ｉ Ｅ
Ｅ Ｅ 、 Ｉ ｎｔｅｒｎａｔｉｏｎａｌＥｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎ、Ｔｅｃｎｉ
ｃａｌ Ｄｉｇｅｓｔ（１９８２）２７．３ ｐｐ６４
６−６４９）に示されている。
イー・イー、インターナショナル エレクトロン デバ
イス ミーティング、テクニカルダイジェスト、（１９
８２年）２７．３ 第６４６頁から第６４９頁（Ｉ Ｅ
Ｅ Ｅ 、 Ｉ ｎｔｅｒｎａｔｉｏｎａｌＥｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎ、Ｔｅｃｎｉ
ｃａｌ Ｄｉｇｅｓｔ（１９８２）２７．３ ｐｐ６４
６−６４９）に示されている。
［発明が解決しようとする問題点］
しかし上記従来技術はＳＬのエツチングを基本としてい
るため複雑で、特にドライエツチング工程での重金属の
混入がトランジスタの劣化をもたらすなど多くの問題が
あった。また、基板の段差が大きくなるため、ＰＢＴに
よる三次元大規模集積回路を作成するには多くの困難が
伴っていた。
るため複雑で、特にドライエツチング工程での重金属の
混入がトランジスタの劣化をもたらすなど多くの問題が
あった。また、基板の段差が大きくなるため、ＰＢＴに
よる三次元大規模集積回路を作成するには多くの困難が
伴っていた。
本発明の目的は、上記問題点が本質的に生じないＰＢＴ
形成プロセスを提供することにある。
形成プロセスを提供することにある。
［問題点を解決するための手段］
上記目的は、Ｓｉ上に金属パターンを形成した基板上に
ネガ型ホトレジストを塗布後に試料全面に電子線照射を
行うと金属表面上でより強い電子の後方散乱が起こり、
金属パターン上のホトレジストが感光して残るという現
象を利用してＰＢＴを形成することにより達成される。
ネガ型ホトレジストを塗布後に試料全面に電子線照射を
行うと金属表面上でより強い電子の後方散乱が起こり、
金属パターン上のホトレジストが感光して残るという現
象を利用してＰＢＴを形成することにより達成される。
［作用］
本発明によるＰＢＴの製造方法は下層電極表面での電子
の後方散乱とホトレジストのりフトオフ法を利用してい
るため、上層電極は下層電極に対して自己整合的に形成
される。従って、プロセスが極めて単純であり、パター
ンの合わせが不必要なため、微細なＰＢＴが容易に得ら
れる。また、Ｓｉのエツチングの工程がないため、基板
の段差は下層電極の膜厚（５０ｎｍ）の程度であり、平
坦な構造のＰＢＴとなっている。このため三次元大規模
集積回路の製造方法に適している。
の後方散乱とホトレジストのりフトオフ法を利用してい
るため、上層電極は下層電極に対して自己整合的に形成
される。従って、プロセスが極めて単純であり、パター
ンの合わせが不必要なため、微細なＰＢＴが容易に得ら
れる。また、Ｓｉのエツチングの工程がないため、基板
の段差は下層電極の膜厚（５０ｎｍ）の程度であり、平
坦な構造のＰＢＴとなっている。このため三次元大規模
集積回路の製造方法に適している。
［実施例］
以下、本発明の一実施例を説明する。第１図は本実施例
の方法で形成されるＰＢＴの断面図を示したものである
。第２図ないし第５図は本実施例の工程を示す断面図で
ある。第２図に示すように。
の方法で形成されるＰＢＴの断面図を示したものである
。第２図ないし第５図は本実施例の工程を示す断面図で
ある。第２図に示すように。
比抵抗５Ｘ１０−３Ωｃｍ以下のｎ型低抵抗Ｓｉ基板１
上にエピタキシャル法によって比抵抗５Ωｃｏｗ。
上にエピタキシャル法によって比抵抗５Ωｃｏｗ。
厚さ３００ｎｍのｎ型窩抵抗ｓｉ暦２を成長させる。次
に、分子線エピタキシー（ＭＢＥ）法によりＮｉＳｉ２
．ＣｏＳｉ２などのＳｉとの格子定数がほぼ一致する金
属シリサイド膜を５０ｎｍの厚さに堆積するか、または
Ｎｉ、Ｇｏなどの金属を堆積後、Ｓｉと熱反応させてＮ
ｉＳｉ２．ＣｏＳｉ２を形成する。
に、分子線エピタキシー（ＭＢＥ）法によりＮｉＳｉ２
．ＣｏＳｉ２などのＳｉとの格子定数がほぼ一致する金
属シリサイド膜を５０ｎｍの厚さに堆積するか、または
Ｎｉ、Ｇｏなどの金属を堆積後、Ｓｉと熱反応させてＮ
ｉＳｉ２．ＣｏＳｉ２を形成する。
その後ホトエツチングにより、ゲート電極（下層電極）
３を形成する０次に第３図に示すようにＭＢＥ法により
単結晶Ｓｉ４を３００ｎｍの厚さに堆積後、ネガ型ホト
レジスト５を塗布する。この試料全面に電子線を照射す
ると、ゲート電極表面ではＳｉ上よりも強い電子の後方
散乱が起こるため、ゲート電極上のホトレジストが感光
して残る。
３を形成する０次に第３図に示すようにＭＢＥ法により
単結晶Ｓｉ４を３００ｎｍの厚さに堆積後、ネガ型ホト
レジスト５を塗布する。この試料全面に電子線を照射す
ると、ゲート電極表面ではＳｉ上よりも強い電子の後方
散乱が起こるため、ゲート電極上のホトレジストが感光
して残る。
この残ったホトレジスト５をマスクにしてリン。
ヒ素などのｎ型不純物をイオン打ち込み法で打ち込み、
ｎ型窩濃度Ｗ１６を形成する。この状態を示したのが第
４図である。次に第５図に示したようにＮｉＳｉ２．Ｃ
ｏＳｉ２などの金属シリサイドをホトレジスト５をマス
クにして堆積するか、あるいはＮｉ、Ｇｏなどの金属を
ホトレジスト５をマスクにして堆積後、Ｓｉと熱反応さ
せてＮｉＳｉ２．ＣｏＳｉ２とする。その後ホトレジス
ト５をリフトオフで除去し、高温で熱処理を加えてシリ
サイドからなるソース電極（上／Ｉ電極）７の形成と高
濃度層６中の不純物の活性化を行なうことにより、第１
図に示したようにソース６、グー１−３．ドレイン２を
有するＰＢＴが形成される。
ｎ型窩濃度Ｗ１６を形成する。この状態を示したのが第
４図である。次に第５図に示したようにＮｉＳｉ２．Ｃ
ｏＳｉ２などの金属シリサイドをホトレジスト５をマス
クにして堆積するか、あるいはＮｉ、Ｇｏなどの金属を
ホトレジスト５をマスクにして堆積後、Ｓｉと熱反応さ
せてＮｉＳｉ２．ＣｏＳｉ２とする。その後ホトレジス
ト５をリフトオフで除去し、高温で熱処理を加えてシリ
サイドからなるソース電極（上／Ｉ電極）７の形成と高
濃度層６中の不純物の活性化を行なうことにより、第１
図に示したようにソース６、グー１−３．ドレイン２を
有するＰＢＴが形成される。
［発明の効果コ
本発明によれば、Ｓｉをエツチングする工程がないため
に、重金属の混入のおそれがなく、トランジスタの劣化
をきたすことがない。また段差の小さいＰＢＴの電極を
自己整合的に形成できるた第１図は本発明の一実施例の
方法によって形成されるＰＢＴの断面図、第２図ないし
第５図は本発明の一実施例の方法におけるＰＢＴの製造
工程を示す断面図である。
に、重金属の混入のおそれがなく、トランジスタの劣化
をきたすことがない。また段差の小さいＰＢＴの電極を
自己整合的に形成できるた第１図は本発明の一実施例の
方法によって形成されるＰＢＴの断面図、第２図ないし
第５図は本発明の一実施例の方法におけるＰＢＴの製造
工程を示す断面図である。
１・・・Ｓｉ基板、２・・・Ｓｉエピタキシャル層、３
・・ゲート電極（下Ｍｆｊｌ極）、４・・・Ｓｉエピタ
キシャル層、５・・・ホトレジスト、６・・・ｎ型高濃
度層、７・・・ソース電極（上層電極）。
・・ゲート電極（下Ｍｆｊｌ極）、４・・・Ｓｉエピタ
キシャル層、５・・・ホトレジスト、６・・・ｎ型高濃
度層、７・・・ソース電極（上層電極）。
Claims (1)
- 【特許請求の範囲】 １、シリコン基板上に金属シリサイドからなる第１の電
極を形成する工程、分子線エピタキシー法により単結晶
シリコンを上記基板および上記第１の電極上に成長させ
る工程、上記単結晶シリコン上にネガ型ホトレジスト塗
布する工程、上記ホトレジストの全面に電子線を照射し
て上記第１の電極表面からの後方散乱をより強く起こさ
せることにより上記第１の電極上のホトレジストを感光
させ選択的にこれを残す工程、上記ホトジストをマスク
にしてｎ型不純物をイオン打ち込みする工程、上記ホト
レジストをマスクにして金属シリサイドからなる第２の
電極を形成する工程、上記ホトレジストを除去する工程
、上記第２の電極を熱処理する工程を含むパーミアブル
・ベース・トランジスタの製造方法。 ２、特許請求の範囲第１項において、上記金属シリサイ
ドがニッケルシリサイドまたはコバルトシリサイドであ
ることを特徴とするパーミアブル・ベース・トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275705A JPH01120074A (ja) | 1987-11-02 | 1987-11-02 | パーミアブル・ベース・トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275705A JPH01120074A (ja) | 1987-11-02 | 1987-11-02 | パーミアブル・ベース・トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120074A true JPH01120074A (ja) | 1989-05-12 |
| JPH0334235B2 JPH0334235B2 (ja) | 1991-05-21 |
Family
ID=17559217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62275705A Granted JPH01120074A (ja) | 1987-11-02 | 1987-11-02 | パーミアブル・ベース・トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120074A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831329A (en) * | 1993-04-07 | 1998-11-03 | Forschungszentrum Julich Gmbh | Layered system with an electrically activatable layer |
-
1987
- 1987-11-02 JP JP62275705A patent/JPH01120074A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831329A (en) * | 1993-04-07 | 1998-11-03 | Forschungszentrum Julich Gmbh | Layered system with an electrically activatable layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334235B2 (ja) | 1991-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816421A (en) | Method of making a heteroepitaxial structure by mesotaxy induced by buried implantation | |
| US3890169A (en) | Method of forming stable native oxide on gallium arsenide based compound semiconductors by combined drying and annealing | |
| JPH01120074A (ja) | パーミアブル・ベース・トランジスタの製造方法 | |
| US4479830A (en) | Method of manufacturing a semiconductor device using epitaxially regrown protrusion as an alignment marker | |
| JPH01136373A (ja) | 薄膜型半導体装置の製法 | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JPS58199537A (ja) | 高抵抗半導体層の製造方法 | |
| JPH02250315A (ja) | 半導体装置の製造方法 | |
| JPS6336579A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPS59127874A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0360118A (ja) | コンタクト電極の形成方法 | |
| JPS60226174A (ja) | 金属硅化物の形成方法 | |
| JPH02291120A (ja) | ＧａＡｓ電界郊果トランジスタの製法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JPS62193118A (ja) | 半導体装置の製造方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JPS6356959A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59194431A (ja) | 半導体基板へのイオン注入方法 | |
| JPS58212132A (ja) | 化合物半導体装置の製造方法 | |
| JPH0362947A (ja) | 半導体装置及びその製造方法 | |
| JPS60254672A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS59127872A (ja) | 半導体装置の製造方法 | |
| JPS6240782A (ja) | 半導体装置の製造方法 | |
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH01194361A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |