JPH02172218A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に係わり、例えば半導
体表面に形成した金属、あるいは金属シリサイド膜の下
の半導体内に導電不純物を導入する方法に関する。

（従来の技術） 従来、半導体装置においては、シリコン基板、もしくは
シリコン薄膜に不純物を導入して形成した電気抵抗の低
い不純物拡散層が、素子や配線に使用されてきた。しか
し、高集積化、高速化の要求から素子の微細化が進んで
いる現在、この不純物拡散層もその寸法を縮少する必要
がある。その際、問題となるのが、寸法を縮少したこと
による拡散層の抵抗の増大である。この抵抗の増大を防
ぐ手段として、シリコン基板、あるいはシリコン薄膜に
形成した不純物拡散層の上に、さらに電気抵抗の低い金
属、あるいは金属シリサイド層を形成して、二層構造に
する方法が良く知られている。

この不純物拡散層上に、金属、あるいは金属シリサイド
層を形成して二層構造にする工程をＭＯＳＦＥＴの製造
工程を例として、第３図に示す。ｎ型シリコン基板を用
いて、まず、通常の工程によって素子分離を行なって素
子領域を形成し、続いて、ゲート酸化膜１３及び多結晶
シリコン膜からなるゲート電極１４を形成する。

さらにＣＶＤシリコン酸化膜の被着及びその後に続く反
応性イオンエツチングにより、ゲート電極の側壁にシリ
コン酸化膜１５を形成する（第３図（ａ））。

次いで、イオン注入法により硼素をシリコン基板に導入
し、その後９５０℃、６０分の熱処理を行なって、Ｐ型
不純物拡散層１９．２０．すなわちソース・ドレイン領
域を形成する。この後、全面にチタン膜１６を蒸着する
（第３図（ｂ））、その後７００℃、１０分の熱処理を
行なって、前記チタン膜１６をシリコン基板１１および
多結晶シリコン膜１４と反応させ。

Ｐ型不純物拡散層１９．２０およびゲート電極１４上に
チタンシリサイド膜１７を形成する。続いて、酸系の処
理によってシリコン酸化謹上の未反応のチタン膜１６を
除去する（第３図（Ｃ））。その後周知のメタライゼー
ション工程により、引き出し電極、および配線２２を形
成してＰ型不純物拡散層１９．２０及び多結晶シリコン
ゲート電極１４上にチタンシリサイド膜１７を形成した
ＰチャンネルＮＯ８！−ランジスタが完成する（第３図
（ｄ））。

この例の場合、Ｐ型不純物拡散層１９．２０の深さをあ
る程度深く形成しなければ、シリサイド形成時に、チタ
ン膜との反応によりＰ型不純物拡散層が完成に消費され
て基板のＮ型導電層と短絡してしまうおそれがある。し
かし、Ｐ型不純物拡散層の深さを深くすることは、素子
の微細化の大きな障害となる。

上記の例では、不純物拡散層上に金属シリサイド層を形
成する例を示したが、第４図は、不純物拡散層上に金属
層を形成する例を示す。Ｐ型不純物層１９．２０を形成
するまでは第３図の例と同様に行う（第４図（ａ））。

次いで、六弗化タングステンとシランを原料ガスに用い
た減圧気相化学成長法（ＬＰ−ＣＶＤ）により、Ｐ型不
純物拡散層１９．２０およびゲート電極１４上に選択的
にタングステンｌ１％２３を形成する（第４図（ｂ））
。

その後、第３図の例と同様に周知のメタライゼーション
工程により、引き出し電極、および配線２２を形成して
ＰチャンネルＭＯＳトランジスタが完成する（第４図（
Ｃ））。

この例の場合でもＰ型不純物拡散層１９．２０の深さを
ある程度深く形成しなければ、タングステン膜形成時に
、基板と六弗化タングステンが反応して、タングステン
がＰ型不純物拡散層を突き抜けて形成されるおそれがあ
り、素子の微細化の障害となる。

また本発明のように、金属、または金属シリサイド薄膜
を形成した後に不純物を導入して導電層を形成する場合
でも、不純物の導入方法として従来のイオン注入法では
、注入エネルギーによって定まる射影飛程を考慮したあ
る厚さ以上の金属。

あるいは金属シリサイド膜を形成しなくてはならないた
め、金属、または金属シリサイド薄膜の膜厚を含めた実
効的な導電層の深さを深くする必要がある。さらに金属
、または金属シリサイド薄膜の膜厚を厚くすると、上記
例のようなＭＯＳトランジスタの多結晶シリコンゲート
電極の厚さもある程度厚くしなければ、シリサイド形成
、あるいはタングステン膜形成時に、その反応でゲート
電極下のゲート酸化膜に損傷をあたえるおそれがある。

これも、素子の平坦性を損ない、微細化の障害となる。

（発明が解決しようとする課題） このように従来方法では、シリコン基板もしくはシリコ
ン薄膜表面の導電不純物拡散層と、その上の金属、もし
くは金属シリサイド膜との二層構造を形成する場合、深
さの浅い不純物拡散層を再現性良く形成することが困難
であった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、深さの浅い導電不純物拡散層上に、
金属、もしくは金属シリサイド膜のある二層構造を、制
御性良く形成することができ、素子を微細化することに
より集積回路の高密度化。

及び高速化に寄与し得る半導体装置の製造方法を提供す
ることにある。

〔発明の構成〕

（課題を解決するための手段） 本発明の骨子は、シリコン基板、もしくはシリコン薄膜
の表面上に、金属、もしくは金属シリサイド薄膜を形成
した後、導電層を形成する不純物の化合物ガスを含む雰
囲気において、前記金属、もしくは金属シリサイド薄膜
上で、前記不純物化合物ガスを分解させて不純物を金属
、もしくは金属シリサイド薄膜にのみ選択的に吸着、拡
散させる事にある。

（作用） 本発明を用いることにより、深さの浅いＰ型あるいはＮ
型導電層上に金属、もしくは金属シリサイド薄膜を有す
る二層構造を形成することが可能となる。

すなわち本発明では、予めシリコン表面上に、金属、も
しくは金属シリサイド薄膜を形成した後にＰ型あるいは
Ｎ型導電層を形成する不純物を導入するため、従来例の
ように金属、あるいは金属シリサイド形成反応時に、形
成した導電層内のシリコンを消費することが無いため導
電層の深さを深くする必要がない。

また、本発明は、金属、または金属シリサイド薄膜を形
成した後に不純物を導入して導電層を形成する方法を採
っているが、不純物の導入方法が従来のイオン注入法で
は、注入エネルギーによって定まる射影飛程を考慮した
ある厚さ以上の金属、あるいは金属シリサイド膜を形成
しなくてはならないが、本発明のように、金属、あるい
は金属シリサイド薄膜上で、不純物化合物ガスを分解さ
せて不純物を前記金属、もしくは金属シリサイド薄膜に
のみ選択的に吸着、拡散させる方法のため、金属、もし
くは金属シリサイド薄膜の膜厚を比較的薄く形成する事
ができ、金属、金属シリサイド薄膜の膜厚を含めた実効
的な導電層の深さを深くする必要がない。さらに金属、
または金属シリサイド薄膜の膜厚を厚くする必要がない
ため、ＭＯＳトランジスタの場合、シリサイド形成、あ
るいは金属膜形成時に、その反応でゲート電極下のゲー
ト酸化膜に損傷をあたえないために、多結晶シリコンゲ
ート電極の厚さを厚くする必要がない。

これらのことから、本発明は素子の微細化、集積回路の
高密度に極めて有効である。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図（ａ）〜（ｄ）は、本発明の一実施例方法に係わ
るＭＯＳトランジスタ製造工程を示す断面図である。ま
ず、第１図（ａ）に示す如く、周知の工程で、ｎ型単結
晶シリコン基板１１にフィールド絶縁膜１２を選択的に
形成し、該絶縁膜１２で囲まれた素子領域を形成する。

続いて、素子領域上にゲート酸化膜１３及び結晶シリコ
ン膜からなるゲート電極１４を形成する。さらに、ＣＶ
Ｄシリコン酸化膜の被着及びその後に続く反応性イオン
エツチングにより、ゲート電極１４の側壁にシリコン酸
化膜１５を形成する。その後。

膜厚１０００Ａのチタン膜１６を全面にスパッター法に
より形成する。

次いで、真空中で７００℃、３０分の熱処理を行ない、
シリコン基［１１上、および多結晶シリコンゲート電極
１４上にのみチタンシリサイド膜１７を形成する。絶縁
膜上の未反応のチタン膜は、引き続き行なう酸系の処理
によって取り除く。

次いで、ヘリウムガス雰囲気中において、６００℃に該
シリコン基板１１を加熱した後、その温度に保持しなが
ら、ジボラン（ｓａｌｌＧ）を０．２５％含む圧力１　
ｔｏｒｒのヘリウムガス雰囲気に晒す事により１表面上
でＢ１１．を分解し、該チタンシリサイド膜１７上にの
み選択的に、ボロン１８を吸着させる。ここでの圧力は
１０−２〜１０２ｔｏｒｒの範囲に設定する事が好まし
い（第１図（ｂ））。

次いで、アルゴンガス雰囲気中で９００℃、６０分の加
熱処理を行うことによって、該チタンシリサイド膜１７
上の吸着ボロン１８をチタンシリサイド層を通して、該
シリコン基板１１および該多結晶シリコンゲート電極１
４中で拡散させて、Ｐ型導電層１９゜２０を形成する。

ここでの温度は第１図（ｂ）に示した工程での温度（分
解温度）以上保持する事が好ましい（第１図（Ｃ））。

なお、上記の拡散熱処理における温度は、低過ぎると拡
散が不十分となり、逆に高過ぎると拡散距離も長くなり
、実用的な温度範囲として、６００〜１２００℃を選択
すればよい。

次いで、第１図（ｄ）に示す如く、全面にＣＶＤシリコ
ン酸化膜２１を被着し、電極用孔を開けた後。

アルミニウムで電極層２２を形成する。これにより、ソ
ース、ドレイン、ゲートにシリサイド膜１７が形成され
、その下に浅いＰ型溝電層１９．２０を持つｐチャネル
ＭＯＳトランジスタが完成することになる。

かくして１本実施例方法によれば、ＭＯＳ）−ランジス
タのソース、ドレインとなる領域は、浅いＰ型溝電層１
９．２０とチタンシリサイド膜１７から構成され、低抵
抗、かつ微細なトランジスタの形成に極めて有効である
。

上記実施例では、金属シリサイド層上に不純物を吸着さ
せる例を示したが、金属層上に不純物を吸着させる例と
して、例えば六弗化タングステンとシランを原料ガスに
用いた減圧気相化学成長法（ＬＰ−ＣＶＤ）により、シ
リコン基板のソース／トレイン領域およびゲート電極上
に選択的にタングステン膜を形成するＭＯＳトランジス
タの製造工程がある。この例では１例えばヘリウムガス
雰囲気中において、６００℃に該シリコン基板１１を加
熱した後、その温度に保持しながら、ジボラン（Ｂ、Ｈ
，）を０．２５％含む圧力１　ｔｏｒｒのヘリウムガス
雰囲気に晒す事により、表面上でＨ２Ｈ，を分解し、該
タングステン膜２３上にのみ選択的に、ボロン１８を吸
着させ（第２図（ａ））、次いで、アルゴンガス雰囲気
中で９００℃、６０分の加熱処理を行うことによって、
該タングステン膜２３上の吸着ボロン１８をタングステ
ン膜を通して、該シリコン基板１１および該多結晶シリ
コンゲート電極１４中に拡散させて。

Ｐ型溝電層１９．２０を形成する（第２図（ｂ））。こ
の後は、上記例と同様に周知のメタライゼーション工程
を経て浅いＰ型溝電層１９．２０とタングステン膜２３
から構成され、低抵抗、かつ微細なトランジスタが完成
する（第２図（Ｃ））。

上記実施例では、不純物をボロンとして不純物ガスとし
てジボラン（Ｂｗｎｓ）を用いたが、ボロンの化合物ガ
スであれば、何を用いても構わない。また不純物として
は、ボロンを含めたＰ、Ｎ型導電層を形成する不純物に
限らず、シリコン基板、金属、または金属シリサイドの
特性（例えば電気抵抗、欠陥抑制、加工容易性、耐熱性
、耐薬品性など）を向上させる物質で、その化合物ガス
が上記金属、または金属シリサイド上で分解、吸着する
ものであればよく例えば、カリウム、ヒ素、リン、アン
チモンの水素化物、ハロゲン化合物、或は有機化合物等
が挙げられる。

また、上記実施例では、熱分解によって化合物ガスを分
解、吸着しているが、光エネルギーにより分解、吸着し
てもよい。さらに化合物ガスをプラズマ化して、金属、
または金属シリサイド上に分解、吸着してもよい。

〔発明の効果〕

本発明によれば、金属、または金属シリサイド層を形成
した後に、不純物化合物ガスを金属、または金属シリサ
イド上で分解、吸着、拡散して。

その下のシリコン基板、あるいはシリコン薄膜に浅いＰ
、またはＮ型導電層を形成できるため、浅い導電層と金
属、金属シリサイド層の二層構造の低抵抗、かつ微細な
配線層を形成することが可能となる。したがって、サブ
ミクロントランジスタを始めとして、素子の微細化が進
む各種半導体装置の製造に多大な効果がある。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例によるＭＯＳト
ランジスタの工程断面図、第３図および第４図は従来例
によるＭＯＳトランジスタの工程断面図である。 １１・・・シリコン基板 １２・・・フィールド酸化膜 １３・・・ゲート酸化膜 １４・・・多結晶シリコンゲート電極 １５・・・側壁酸化膜 １６・・・チタン膜 １７・・・チタンシリサイド膜 １８・・・吸着ボロン層 １９、２０・・・Ｐ型溝電層 ２１・・・ＣＶＤシリコン酸化膜 ２２・・・電極層 ２３・・・タングステン膜 代理人　弁理士　則　近　憲　佑 同　　松山光之 第 図

Claims (1)

1. 【特許請求の範囲】 シリコン層の表面上に、金属、もしくは金 属シリサイド薄膜を形成する工程と、形成された金属、
   もしくは金属シリサイド薄膜の下の前記シリコン層に、
   Ｐ型あるいはＮ型導電層を形成する工程とを含む半導体
   装置の製造方法において、前記Ｐ型あるいはＮ型導電層
   を形成する工程として、前記シリコン層の表面上に、前
   記金属、もしくは金属シリサイド薄膜を形成した後、前
   記Ｐ型あるいはＮ型導電層を形成する不純物の化合物ガ
   スを含む雰囲気において、前記不純物化合物ガスを分解
   させ得る温度に表面を保持する事により、前記金属、も
   しくは金属シリサイド薄膜上で前記不純物化合物ガスを
   熱分解させ、分解した不純物を前記金属、もしくは金属
   シリサイド薄膜にのみ選択的に吸着、拡散させる工程を
   有することを特徴とする半導体装置の製造方法。