JPH02172319A - アナログスイッチ回路 - Google Patents
アナログスイッチ回路Info
- Publication number
- JPH02172319A JPH02172319A JP63326204A JP32620488A JPH02172319A JP H02172319 A JPH02172319 A JP H02172319A JP 63326204 A JP63326204 A JP 63326204A JP 32620488 A JP32620488 A JP 32620488A JP H02172319 A JPH02172319 A JP H02172319A
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- terminal
- transistor
- switch circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はゲート電圧の調整によりオン抵抗を可変できる
アナログスイッチ回路に関する。
アナログスイッチ回路に関する。
（従来技術）
ＭＯＳ）ランジスタを用いたアナログスイッチのオン抵
抗のバラツキによる入出力信号変動を補正する方法とし
て、従来は外部抵抗によって入出力信号レベルを調整し
ていた。したがって、扱う信号数だけ調整が必要になる
欠点があった。
抗のバラツキによる入出力信号変動を補正する方法とし
て、従来は外部抵抗によって入出力信号レベルを調整し
ていた。したがって、扱う信号数だけ調整が必要になる
欠点があった。
（発明の目的）
そこで本発明は、アナログスイッチのオン抵抗をゲート
電圧の調整により一定にすることができるアナログスイ
ッチ回路を提供することを目的とする。
電圧の調整により一定にすることができるアナログスイ
ッチ回路を提供することを目的とする。
（発明の構成）
本発明のアナログスイッチ回路はアナログスイッチのオ
ン オフを制御するゲート端子と、上記アナログスイッ
チのオン抵抗を制御するゲート端子とを備えていること
を特徴とする。
ン オフを制御するゲート端子と、上記アナログスイッ
チのオン抵抗を制御するゲート端子とを備えていること
を特徴とする。
（実 施 例）
以下、本発明の一実施例を示す図面を参照して本発明を
説明する。
説明する。
図において、Ｑｌ、Ｑ２はＮチャンネルＭＯＳトランジ
スタで、トランジスタＱ１のソースにはスイッチ入力が
印加される。トランジスタＱ１ドレインはトランジスタ
Ｑ２のソースに接続され、このトランジスタＱ２のドレ
インからスイッチ出力が導出される。ＴはＰチャンネル
ＭＯ３）ランジスタＱ３とＮチャンネルＭＯＳトランジ
スタＱ４とによって構成されたトランスミッションゲー
トで、その入力端子ｔ１が本発明のアナログスイノ子回
路のコントロールゲート端子となっており、そこにオン
抵抗調整用の可変電圧Ｖの電源が接続されている。トラ
ンスミソションゲ−１−Ｔの正極性側制御電圧端子Ｌ２
はスイッチのオン オフゲト端子となっており、この端
子ｔ２はインハークＩを介してｌ・ランスミッションゲ
ートＴの逆極性側制御電圧端子（３に接続されている。
スタで、トランジスタＱ１のソースにはスイッチ入力が
印加される。トランジスタＱ１ドレインはトランジスタ
Ｑ２のソースに接続され、このトランジスタＱ２のドレ
インからスイッチ出力が導出される。ＴはＰチャンネル
ＭＯ３）ランジスタＱ３とＮチャンネルＭＯＳトランジ
スタＱ４とによって構成されたトランスミッションゲー
トで、その入力端子ｔ１が本発明のアナログスイノ子回
路のコントロールゲート端子となっており、そこにオン
抵抗調整用の可変電圧Ｖの電源が接続されている。トラ
ンスミソションゲ−１−Ｔの正極性側制御電圧端子Ｌ２
はスイッチのオン オフゲト端子となっており、この端
子ｔ２はインハークＩを介してｌ・ランスミッションゲ
ートＴの逆極性側制御電圧端子（３に接続されている。
またトランスミッションゲートＴの出力端子ｔ４はトラ
ンジスタＱｌ、Ｑ２のゲートに接続されている。
ンジスタＱｌ、Ｑ２のゲートに接続されている。
さらに」二記端子Ｌ３には２個のＮチャンネルＭＯＳト
ランジスタＱ５、Ｑ６のゲートが接続されている。そし
てトランジスタＱ５のドレインはトランジスタＱ１のド
レインとＱ２のソースとの接続点に接続され、ソースは
接地されている。またトランジスタＱ６のドレインはｌ
・ランジスタＱ１、Ｑ２のゲーｌ−に接続され、ソース
は接地されている。
ランジスタＱ５、Ｑ６のゲートが接続されている。そし
てトランジスタＱ５のドレインはトランジスタＱ１のド
レインとＱ２のソースとの接続点に接続され、ソースは
接地されている。またトランジスタＱ６のドレインはｌ
・ランジスタＱ１、Ｑ２のゲーｌ−に接続され、ソース
は接地されている。
以上の構成にまり、オン・オフゲート端子ｔ２が「１、
］のときは端子ｔ３が「Ｈ」となるので、トランスミッ
ションゲー１〜ＴはＯＦＦ状態に保持され、トランジス
タＱ１、Ｑ２もオフになっている。そこで端子ｔ２がｒ
ＨＪになれは端子む３が「Ｌ」となり、トランスミソシ
ョンゲ−１−’ Ｔがオンになって、トランジスタＱ］
、Ｑ２のゲートにオン抵抗調整用の可変電圧■が印加さ
れてトランジスタＱ１、Ｑ２がオンになり、かつこの電
圧■の調整によってトランジスタＱｌ、Ｑ２のオン抵抗
を調整することができる。
］のときは端子ｔ３が「Ｈ」となるので、トランスミッ
ションゲー１〜ＴはＯＦＦ状態に保持され、トランジス
タＱ１、Ｑ２もオフになっている。そこで端子ｔ２がｒ
ＨＪになれは端子む３が「Ｌ」となり、トランスミソシ
ョンゲ−１−’ Ｔがオンになって、トランジスタＱ］
、Ｑ２のゲートにオン抵抗調整用の可変電圧■が印加さ
れてトランジスタＱ１、Ｑ２がオンになり、かつこの電
圧■の調整によってトランジスタＱｌ、Ｑ２のオン抵抗
を調整することができる。
（発明の効果）
本発明によれば、同一半導体ウェーハ上に多数のアナロ
グスイッチを構成した場合、コントロールゲート電圧が
共通になり、スイッチオン抵抗を同一にすることができ
る。
グスイッチを構成した場合、コントロールゲート電圧が
共通になり、スイッチオン抵抗を同一にすることができ
る。
図面は本発明の実施例の回路図である。
０１〜Ｑ ６−−Ｍ ＯＳ トランジスタＴ−）ランス
ミッションゲート ！ −インパーク
ミッションゲート ！ −インパーク
Claims (1)
- アナログスイッチのオン・オフを制御するゲート端子
と、上記アナログスイッチのオン抵抗を制御するゲート
端子とを備えたアナログスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326204A JPH02172319A (ja) | 1988-12-26 | 1988-12-26 | アナログスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326204A JPH02172319A (ja) | 1988-12-26 | 1988-12-26 | アナログスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02172319A true JPH02172319A (ja) | 1990-07-03 |
Family
ID=18185170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63326204A Pending JPH02172319A (ja) | 1988-12-26 | 1988-12-26 | アナログスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02172319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014078677A1 (en) * | 2012-11-15 | 2014-05-22 | Texas Instruments Incorporated | Wide common mode range transmission gate |
-
1988
- 1988-12-26 JP JP63326204A patent/JPH02172319A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014078677A1 (en) * | 2012-11-15 | 2014-05-22 | Texas Instruments Incorporated | Wide common mode range transmission gate |
| US8975948B2 (en) | 2012-11-15 | 2015-03-10 | Texas Instruments Incorporated | Wide common mode range transmission gate |
| CN104769844A (zh) * | 2012-11-15 | 2015-07-08 | 德州仪器公司 | 宽广共模范围传输门 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950026112A (ko) | 데이타 출력버퍼 제어회로 | |
| JPH052014B2 (ja) | ||
| JPH04130770A (ja) | 半導体集積回路 | |
| KR890013769A (ko) | 중간전위생성회로 | |
| JPH04284021A (ja) | 出力回路 | |
| JPH02172319A (ja) | アナログスイッチ回路 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| JPH0454020A (ja) | ディジタル・アナログコンバータ | |
| JPS6120421A (ja) | 半導体集積回路 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2529305B2 (ja) | 中間レベル設定回路 | |
| JPH0292005A (ja) | 電圧バッファ増幅回路 | |
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 | |
| JPH07154166A (ja) | 演算増幅回路 | |
| JP2699496B2 (ja) | 出力回路 | |
| JPH0241973Y2 (ja) | ||
| JPS63283230A (ja) | 出力バッファ回路 | |
| JPH0286213A (ja) | アナログスイッチ回路 | |
| JPH02153625A (ja) | バッフア回路 | |
| JPS62230219A (ja) | 小振幅信号出力回路 | |
| JPH02156713A (ja) | バイアス回路 | |
| JPH04367117A (ja) | 半導体回路 | |
| JPH0269006A (ja) | 差動増幅器 | |
| JPH07106932A (ja) | バス出力回路 | |
| JPS6125257B2 (ja) |