JPH02173522A - 位置検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ業上の利用分野） 本発明は位置や角度等の検出のために工作機械等に用い
られる位置検出装置に関するもので、特に広範囲にわた
り高分解能な検出が可能な位置検出装置に関する。

（従来の技術） 工作ｍ械における直線変位の検出や回転角度の検出には
、リニアエンコーダやロータリーエンコーダ等が使用さ
れている。これらエンコーダには、インクリメンタル形
式のものとアブソリュート形式のものとがある。インク
リメンタル形式の位置検出装置は位１面検出量を８勤量
で示すもので、アブソリエート形式のように位置を絶対
位置で示すものではない。しかし、工作機域等の位置検
出においては、近年絶対位置検出の要求が高まり、従来
よりのインクリメンタル形式を改良してアブソリュート
機能を持った位置検出器が広く用いられて来ている。

この絶対位置検出器の概略構成を第１Ｏ図に示して説明
する。第１Ｏ図に示すような構成をとっている測定器の
例としてレーザ測定器があり、ここではレーザ測定器を
例に挙げて説明する。

増減検出部（レーザ光学系）１０から位相変調波ＰＭが
出力され、この位相変調波ＰＭは物理的な変位に応じて
基準波に対して位相がシフトするようになっている。こ
の位相変調波ＰＭに基づいて、内挿信号発生部１２は１
波長内の高分解能な位置データＭｌ”Ｄを検出して出力
する。また、絶対位置計数部１１は位相変調波ＰＭの変
化量をもとに！波長分の変位が何回発生したかを計数し
、長いストロークでの位置データＬＩ’Ｄを算出して出
力する。そして、高分解能絶対位置計数部１３はこれら
の位置データＬＰＤ及びＭＰＤを合成して、高分解能か
つ広範囲な位置データＦＰＤを算出している。

このような構成は位置検出器にも用いられるようになっ
て来ており、その従来例を第１１図に示して説明する。

この検出器は、所定周器の２相の正弦波Ｓ、及びＳｂを
人力して高分解能かつ広範囲な位置を検出するためのも
のであり、４倍回路２０　、　Ｕ／Ｄカウンタ（ｕｐ１
０ｏ胃Ｎカウンタ）２１及びラッチ回路２２が第１θ図
の絶対位置計数部１１に相当しており、サンプルホール
ド回路２３．　へ／Ｄ変換器２４及び内挿演算部２５が
内挿信号発生部１２に相当しており、また、加算器２Ｂ
が高分解能絶対位置計数部１３に相当している。なお、
ラッチ回路２２及びサンプルホールド回路２３はホール
ド信号Ｉｔｓによって同期制御されている。

このような構成において、各部の波形は第１２図（＾）
〜（Ｄ）に示されるようになっている。すなわち、同図
（＾）に示すような正弦波Ｓ１及びＳ、の人力に対して
、４倍回路２０を経た１１／Ｄカウンタ２１の計数デー
タＣ１は同図（Ｂ）のようになり、この計数データＣｓ
はホールド１３号Ｉｔｓに従ってラッチ回路２２にラッ
チされる。また、正弦波Ｓ１及びＳｂはサンプルホール
ド回路２３でホールド信号Ｉｔｓに従ってホールドされ
、その後に＾／Ｄ変換器２４でデジタル化されたデジタ
ル信号０．及びＤｈが内挿演算部２５に人力され、１周
期内の絶対位置を求める。内挿演算部２５の演算結果Ｐ
、は同図（Ｃ）のようになる。したがって、加算器２６
の加算結果Ｐ０は同図ＣＤ）となる。

（発明が解決しようとする課題） 本来、加算器２６においては広範囲にねたっ°Ｃ高分解
能な位置データＰ０が連続して得られるはずであるが、
Ｕ／Ｄカウンタ２１の計数データＣ１の変わり目におい
て、内挿演算部２５で得られる（Ｍ号のｌ／４周期内の
絶対位置データＰ、の位相が異なっていると、同図（Ｄ
）に示ずｍｌ、ｍ２のような計数ミスを招いてしまう、
この場合、計数ミスの誤りを修正しようとしても、周期
のｌ／４毎に計数する計数データＣ１及び１／４周期内
の絶対位置データＰ、かいずれも周期内の位相を示さな
いため位相関係が明確でなく、修正が困難であった。

本発明は上述のような事情よりなされたものであり、本
発明の目的は、従来のインクリメンタル形式を改良して
アブソリュート機能を持った位置検出器において、所望
の位置データを誤りなく出力する位置検出装置を簡単な
構成で実現することにある。

（課題を解決するための手段） 本発明は、穆動体の位置や角度の変化に伴なって出力さ
れる２つの周期的な信号を基に位置データを出力する位
置検出装置に関するもので、本発明の上記目的は、前記
２つの周期的な信号を任意のタイミングで同時に保持す
るサンプルホールド手段と、このサンプルホールド手段
の出力信号をデジタル変換するＡ／Ｄ変換手段と、Ａ／
Ｄ変換後の２つのデジタル値より前記周期内での絶対位
置を求める内挿演算手段と、前記２つの周期的な４９号
をパルス化するパルス化手段と、このパルス化手段でパ
ルス化された２つのパルス信号を５１数するカウンタと
、前記サンプルホールド手段の保持タイミングと同一タ
イミングで前記２つのパルス信号及び前記カウンタの計
数出力を保持するラッチ手段と、前記２つのパルス信号
の状態及び前記周期内での絶対位置を比較し、前記カウ
ンタの増減の変わり目での計数値を適切な値にし、当該
計数値及び前記周期内での絶対位置を組合わせて前記穆
勅体の位置データを求める絶対位置演算手段とを設け、
より高速かつ高精度に長ストローク位置データを求める
ことによって達成される。

（作用） 本発明の位置検出装置は、物理的な変位に対応する２つ
の周期的な信号に基づいてその周期毎の変位を計数する
と共に、その周期内の絶対位置データを求め、これらデ
ータを合成して誤りのない位置データを簡便に求めるも
のである。データの合成を誤りなく行なう為に、本発明
では２つの周期的な信号のパルス化された信号の状態と
、その周期内での絶対位置とを比較し、カウンタの増減
の変わり目での計数値を適切な値に選ぶようにしている
。

すなわち、第１図に示すように２相侶号Ｓａ、Ｓｍのパ
ルス化回路２７によって得られた２相パルスＰ、、Ｐｂ
はＵ／Ｄカウンタ２１に人力され、１周期に１回だけｕ
ｐ／ｄｏ胃ｎ計数されることにより、２相信号Ｓ、、Ｓ
ｂの周期毎の計数データＣ８が得られる。この計数デー
タＣ１は２相パルスＰ、、Ｐｃ、と共にホールド信号Ｉ
ｓによってラッチ回路２２に保持され、これと同時に２
相信号Ｓ、、Ｓｂはホールド信号ＩＩｓによってサンプ
ルホールド回路２３に保持される。この保持された２相
信号５．．Ｓｂは＾／Ｄ変換器２４でＡ／Ｄ変換され、
デジタル信号０．、Ｄｂが内挿演算部２５に入力され、
内挿演算部２５で信号周期内の絶対位置データＰ、に変
換される。桁合せ演算回路２８は、これら計数データＣ
１９周期内の絶対位置データＰ６及び２相パルスＰ、、
Ｐ、に基づいて所要の位置データＰ。を得る０桁合せ演
算回路２８では、２相パルスＰ−、Ｐｂの状態と周期内
の絶対位置データＰ、とにより、この絶対位置データｌ
ｌｓと計数データＣ５との位相の一致、不一致を判定し
、計数データＣ１の誤りを修正するものである。

これにより上述した従来技術の問題点を解消し、高速、
高分解能、広範囲な位置検出を誤りなく実現することが
できる。

（実施例） 第１図は、本発明のエンコーダ内挿回路の一実ｊｉｌｉ
例を第１１図に対応させて示すものである。

エンコーダから出力される２つの周期的な信号ＳＪ及び
Ｓｂは、パルス化回路２７及びサンプルホールド回路２
３へ入力され、パルス化回路２７からの２相パルスＰ、
及びＰｈはＵ／Ｄカウンタ２１へ入力されると共に、ラ
ッチ回路２２へ入力される。Ｕ／Ｄカウンタ２１は第２
図に示すように２相パルスＰ、、Ｐｂにより１周期に１
回だけＵＰ１００１！Ｎを計数するものである。これに
より、Ｕ１０カウンタ２１は何周期分だけ変位があった
かを示す計数データＣ，を出力する。

４数データＣ１と２相パルスＰ、及びＰ、とは、ラッチ
回路２２にボールド化−！ｉ３１＋ｓによる所定のタイ
ミングで保持される。桁合せ演算回路２８は計数データ
Ｃ８と２相パルスＰａ、Ｐｂとを回路上で同期をとフて
入力する。一方、周期信号Ｓ、及びＳｂはサンプルホー
ルド回路２３にホールド信号Ｈ５によって、ラッチ回路
２２の保持と同一タイミングで保持される。そして、保
持されたデータはＡ／Ｄ変換器２４でデジタル信号ＤＡ
、ＤＢに変換され、内挿演算部２５はデジタル信号ＯＡ
、Ｄ１１から周期内の絶対位置データＰ１を求める。桁
合せ演算回路２８では、同期のとれた周期内の絶対位置
データ１】、、計数データＣ，及び２相パルスＰ、、Ｐ
ｂから計数データＣ，を誤りのないものとして、周期内
の絶対位置データＰ、と加算して絶対位置データＰ０を
出力する。

桁合せ演算回路２８の構成例を第３図に示す０桁合せ演
算回路２８は桁合せ判定部２８！、計数修正部２８２及
び加算器２８３を有しており、桁合せ判定部２１３１に
はラッチ回路２２で保持された２相パルスＰｍ、Ｐｂと
周期内の絶対位置データＰ、とが人力され、これをもと
にして桁合せに際しての判定を行ない、判定結果ＤＩを
３１数修正部に２８２に送っている。計数修正部２８２
には計数データＣ１が入力され、判定結果０１（に基づ
いて修正された計数データＣ１°が加算器２８３に入力
されている。加算器２８３は計数データＣ，′及び絶対
位置データＰ、を加算し、その結果書られるデータを絶
対位置データｌｌ。

とじて出力する。

次に、第４図に示す信号例を参照して、本発明によるカ
ウントミスの判定並びに桁合Ｂの手順を説明する。

第４図（Ｂ）は内挿演算部２５から出力される周１け１
内の絶対位置データＰ１であり、同図（Ａ）はＵ／Ｄカ
ウンタ２！より出力される計数データＣオである。従来
技術においても説明したように、計数データＣ５の変わ
り目と周期内の絶対位置データＰ８どの位相が異なって
いると、同図（Ｅ）に示ずｍｌ、ｍ２のような計数ミス
を招いてしまう、そこで、本発明では同図（Ｃ）及び（
Ｄ）に示ず２相パルスＰ１及びＰｂと同図（Ｂ）に示す
周期内の絶対位置データＰ、とから、桁合せ演算回路２
８内の桁合せ判定部２８１において位相が異なっていな
いか否かを判定する。

位相の判定例を第５図に示して、判定の内容を説明する
。

周期内の絶対位置データＰ、及び２相パルスＰ、。

１）１．をその周期内で４等分すると、第４図に示すよ
うにＩ〜１ｖに分類される。たとえば絶対位置データＰ
！が分類■にあり、２相パルスＩ’　ａ　＋　ｌ’　１
１の組合せが分類１であれば、それぞれの位相が正しい
と判断してそのまま計数データＣ，を使用する（“／　
”で示す）、シかし、絶対位置データＰ。

が分類！にあり、２相パルスＰ　ａ　＊　！’　Ｉ＋の
組合せが分類１ｖの場合（計数ミスｌｌ１１の状態）な
どはそれぞれの位相が異なると判断し、絶対位置データ
Ｐ、を基準にとって計数データＣ，に「◆ｌ」を加える
。また、絶対位置データＰ、が分類！にあり、２相パル
ス＋１　、　、　Ｐｂの組合せが分類１ｖの場合などは
、位相が正方向に異なるのか負方向に異なるのか不明で
あるので、桁合せを行なうことができない（エラー検出
”Ｘ”で示す）。桁合せ判定部２Ｂは以−ヒのような基
準で判定を行ない、その判定結果０１（を出力するもの
であり、正確に桁合せを行なうには、絶対位置データＰ
１と２相パルスＰ−、Ｐｂとの間の位相の違いが１／４
周期内であることが必要である。第４図（Ｆ）は判定結
果Ｏｎによって修正された４数データＣｓ’　を示して
いる。

なお、計数データＣ１は！７４周期毎にＤＩ’／ＤＯＷ
Ｎするのではなく、１周期毎にＩＩＩ’／ＤＯＷＮする
ようになっているが、これにより周期内の絶対位置デー
タＰ１との組合せが簡単に実現される。また、周期内の
絶対位置データＰ３はパルス計数をせず、要求に応じて
演算出力されるものであり、第４図ＣＧ）の如く高速移
動時におけるミスカウントという現象は発生しない。

次に、他の実施例を第６図に示して説明する。

この場合、構成は第１図とほとんど同様であり、前記実
施例との違いは２相パルスＰ　、　、　ｌｌ　ｂのうち
の一方のパルス（例えばパルスＰ、）を参照して、周器
内の絶対位置データＰ、との桁合せを行なうことであり
、ラッチ回路２２や桁合せ演算回路２８には一方のパル
ス（例えばパルスＰ、）のみを入力する。

前述したように、計数データＣ８の変わり目と周期内の
絶対位置データＰ８どの位相が異なっていると、第６図
（Ｄ）　　に示す＠ｌ、ｍ２のような計数ミスを招いて
しまう、そこで、本発明では、同図（Ｃ）に示すパルス
Ｐ、及び同図（＋１）に示す周期内の絶対位置データＰ
、とから、桁合せ判定部２８１で位相が異なっていない
か否かを判定する０位相の判定例を第７図に示す。この
場合、周期内の絶対位置データＰ１はＩ　、　ＩＩ　、
　ＩＩＩ、　ｌＶニ、パル）ｔＰａは！、Ｉｌにそれぞ
れ分類されている。本実施例によれば計数データＣ３は
２分割（１，Ｉりとなっているが、絶対位置データＰ１
とパルスＰ、との間の位相の違いが１／４周期以内であ
れば正確な判定を行なうことができる。但し、この１７
４周期以上の位相の違いが発生しても、第５図に示すＸ
印のにうなエラー検出機能はない。

さらに、本発明の他の実１１Ｎ例について説明する。第
８図は第３図の装置に対してＥＸ−Ｏｒｌ　　（排他的
論理和）回路２８４を付加したものであり、第９図（八
）の信号Ｃεは、同図（ＩＩ）のパルスＰ１もしくはＰ
ｈト２相ハルスＩ’Ｊｌ、Ｐｂ（Ｄ　ＥＸ−Ｏ１１回路
２８４の出力ｐ。

との２ピツ１〜より得て、カウンタの１周期内の位相ｒ
−ＩＶをより得やすくしたものである。この出力Ｃ６と
絶対位置データＰ１どの位相を第３図の実施例と同様に
比較することにより、桁合せ判定を行なう、尚５．ｍ　
（７）　ＥＸ−０１’１回＆１８２８４は、桁合せ演算
部２Ｂの内にある必要はない、また、この信号Ｃ１はそ
のまま゛計数データＣｓの下位２ビツトに使用すること
により、内挿演算なしでも周期の１７４の分解能で広範
囲な位置データを得ることができる。さらに、信号Ｃ６
は周期内の絶対位置を示すものでもある。

（発明の効果） 以上説明したように、本発明による位置検出装置によれ
ば、高速、高分解能な位置データを広範囲にわたって誤
りなく検出することが可能である。

【図面の簡単な説明】

第１図は本発明による位置検出装置の構成例を示すブロ
ック図、７Ｂ２図はＵＰ／ＤＯＷＮカウンタの動作を説
明する為のタイムチャート、第３図は桁合せｄｉｉ算回
路の一実施例を示すブロック構成図、第４図は第１図、
第３図を説明するためのタイムチャート、第５図は桁合
せ判定部の機能を説明するための図、第６図は他の実施
例を説明するためのタイムチャート、第７図は他の実施
例における桁合せ判定部の機能を説明するための図、第
８図は桁合せ演算回路の他の実施例を示す図、第９図は
その動作を説明する為のタイムチャート、第１０図はイ
ンクリメンタル形式を改良してアブソリュート機能を持
たせた従来の位置検出器のブロック構成図、第１１図は
従来の位置検出装置の構成の概略を示す図、第１２図は
その動作を説明するためのタイムチャートである。 ｌＯ・・・増減検出部、１１・・・絶対位置計数部、１
２・・・内挿信号発生部、１３・・・高分解能絶対位置
計数部、２０・・・４倍回路、２１・・・Ｕ１０カウン
タ、２２・・・ラッチ回路、２３・・・チンプルホール
ド回路、２４・・−Ａ／Ｄ変換器、２５・・・内挿涜）
λ部、２６・・・加算器、２７・・・パルス化回路、２
８・・・桁合せ演算回路。

Claims (1)

1. 【特許請求の範囲】 １、移動体の位置や角度の変化に伴なって出力される２
   つの周期的な信号を基に位置データを出力する位置検出
   装置において、前記２つの周期的な信号を任意のタイミ
   ングで同時に保持するサンプルホールド手段と、このサ
   ンプルホールド手段の出力信号をデジタル変換するＡ／
   Ｄ変換手段と、Ａ／Ｄ変換後の２つのデジタル値より前
   記周期内での絶対位置を求める内挿演算手段と、前記２
   つの周期的な信号をパルス化するパルス化手段と、この
   パルス化手段でパルス化された２つのパルス信号を計数
   するカウンタと、前記サンプルホールド手段の保持タイ
   ミングと同一タイミングで前記２つのパルス信号及び前
   記カウンタの計数出力を保持するラッチ手段と、前記２
   つのパルス信号の状態及び前記周期内での絶対位置を比
   較し、前記カウンタの増減の変わり目での計数値を適切
   な値にし、当該計数値及び前記周期内での絶対位置を組
   合わせて前記移動体の位置データを求める絶対位置演算
   手段とを具備し、高速かつ高精度に長ストローク位置デ
   ータを求めるようにしたことを特徴とする位置検出装置
   。 ２、前記カウンタは、前記周期的な信号の１周期内で所
   定の１ポイントにおいてのみ前記増減を計数するように
   なっている請求項１に記載の位置検出装置。 ３、前記カウンタは、前記周期的な信号の１周期内で所
   定の１ポイントにおいてのみ前記増減を計数するＵ／Ｄ
   カウンタと、前記２つのパルス信号の排他的論理和を出
   力する論理回路とを有し、前記２つのパルス信号のうち
   のいずれかと前記論理回路の出力とを前記Ｕ／Ｄカウン
   タの下位データに使用するようになっている請求項１に
   記載の位置検出装置。 ４、前記カウンタは、前記周期的な信号の１周期内で所
   定の１ポイントにおいてのみ前記増減を計数し、前記ラ
   ッチ手段は前記サンプルホールド手段の保持タイミング
   と同一タイミングで１つのパルス信号及び前記カウンタ
   の計数出力を保持し、前記絶対位置演算手段は１つのパ
   ルス信号の状態及び前記周期内での絶対位置を比較し、
   前記カウンタの増減の変わり目での計数値を適切な値に
   し、当該計数値及び前記周期内での絶対位置を組合わせ
   て前記移動体の位置データを求めて出力するようになっ
   ている請求項１に記載の位置検出装置。