JPH0217355B2 - - Google Patents

Info

Publication number
JPH0217355B2
JPH0217355B2 JP60237783A JP23778385A JPH0217355B2 JP H0217355 B2 JPH0217355 B2 JP H0217355B2 JP 60237783 A JP60237783 A JP 60237783A JP 23778385 A JP23778385 A JP 23778385A JP H0217355 B2 JPH0217355 B2 JP H0217355B2
Authority
JP
Japan
Prior art keywords
layer
laminate
metal
catalyst
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60237783A
Other languages
English (en)
Other versions
JPS61114851A (ja
Inventor
Nii Fuan Rokushii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JPS61114851A publication Critical patent/JPS61114851A/ja
Publication of JPH0217355B2 publication Critical patent/JPH0217355B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0505Double exposure of the same photosensitive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0525Patterning by phototackifying or by photopatterning adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【発明の詳細な説明】 この発明は、多層プリント回路の製造方法、特
に、異つた物理的特性を持つた二つの光重合性層
を用いての多層プリント回路の製造方法に関す
る。
多層プリント回路をはじめとするプリント回路
の製造はこれまでにすでに知られており、特定の
金属等の粉末粉質が、プリント回路の製造のため
にトナーを用いる多数の方法によつて画像様の粘
着性領域及び非粘着領域を持つ表面に適用されて
きている。その代表的な方法は、ピーフアー
(Peiffer)による米国特許第4054479号、同第
4054483号及び同4157407号に開示されている。
粒状金属が粘着像部分に適用されそして余分な
粒子は非粘着性像部分から例えば機械的に除去さ
れ、金属粒子の融合、無電解メツキなどのいくつ
かの付加的技術の1つによつて、回路が形成され
ている。これらの付加的方法によつて製造された
プリント回路は有用なものではあるが、しかしな
がら、このプロセスには、不利な面がある。
ピーフアー(Peiffer)の米国特許第4157407号
は、孔を予め形成させてから、孔とプリント回路
パターンとを整合させて層間に導電性接続を形成
するピーフアーの先行する特許である米国特許第
4054479号及び同第4054483号の方法の改良に係わ
るものである。予め孔を形成する方法は、回路線
が密でないプリント回路への整合が正確にいかな
いという制約がある。プリント回路の製造方法に
関するピーフアーの米国特許第4157407号の方法
は、電気伝導性の回路パターンを支持する基板に
対して、光重合性組成物などの光接着性の単一層
を適用するものである。プリント回路の作製に適
した光接着性層は粘着領域にトナー処理できて地
肌部分(バツクラング部分)にはトナー処理でき
ないものでなければならない。また、この光接着
性層は、現像に使用するための溶剤に対して良好
な現像ラチチユートを有するのでなければなら
ず、また溶剤による現像及びめつきをはじめとす
る回路製造の全工程を通じて金属粉末の表面への
およびバイアス中への付着と、基板への付着を保
持するものでなければならない。しかしながら、
プリント回路製造のすべての状態・条件下におい
て優れた性能を示す単一の光接着性層を持つた要
素を処方することは難しいのである。
優れた現像及びその他の物理的性能とともに、
良好な表面(トナー処理への)応答性能を持つた
多層のプリント回路の製造方法が必要とされてい
るのである。
この発明についての概要を、光重合性要素の断
面を図式的に示している添付図面に沿つて説明す
る。
図1Aは、回路パターン(図示されていない)
を有し、または電気伝導性表面を持つた基板1へ
のラミネート処理を示している。2つの光硬化性
層、すなわち下部層2と上部層3とは、下記する
ように各々異なつた特性を持つている。図1B
は、下に存在する回路パターンに対応している回
路像4を通してラミネートを活性線照射に像様露
光することを示している。図1Cは、回路像4の
不透明部分7に対応する粘着像領域6に、微粉末
の金属、合金またはめつき用触媒5を適用するこ
とを示している。図1Dは、導電性回路パターン
の少くとも一部分の上に重なるセグメントの像8
を通して(目標を通して)トナー処理されたラミ
ネートを2回目の露光に付すことを示している。
図1Eは、光重合性層2及び3の未露光領域を溶
剤を用いて除去することによるバイア(通路)
(via)9の形成を示している。図1Fは、このバ
イア(通路)に微粉末状の金属、合金、またはめ
つき用触媒5を適用して、この金属または触媒が
バイア(通路)の側壁10(垂直側壁だけを示
す)に付着させることを示している。図1Gは、
金属化もしくは触媒処理化されたバイア(通路)
(垂直側面だけを示す)および下に存在する表面
すなわち回路パターンをめつき処理して導電性バ
イア(通路)12および下に存在する導電性表面
と接続された導電性回路パターン11を形成する
ことを示している。
この発明によつて、導電性接続を持つた2層プ
リント回路の製造方法が提供されるのである。こ
の方法は、 (a) 0.0005〜0.010インチ(0.130〜0.254mm)の厚
さで、Tgが−10℃またはそれ以下のエラスト
マー性の重合体バインダー、エチレン性不飽和
モノマー化合物及び光開始剤または光開始剤系
とからなるバルク反応するように処方した粘着
性の下部層1と、この下部層1よりも厚さが薄
く、最大の厚さが0.0005インチ(0.013mm)で
あつて、非エラストマー性の重合体バインダ
ー、層1のモノマー化合物と同一もしくは別の
エチレン性不飽和モノマー化合物及び層1と同
一もしくは別の光開始剤または光開始剤系とか
らなり、紫外線スペクトル領域の少くとも一部
分において0.3〜1.5の範囲の光学濃度を有す
る、表面反応するように処方した粘着性の上部
層2とからなる2つの光重合性の層を、回路パ
ターンを支持する基板に対して同時的に、また
は順次にラミネートし; (c) 導電性の回路パターンの少くとも一部に重な
る(overlying)少くともひとつの部分
(segment)を持つ下に置かれる(underlying)
回路パターンに整合された(registered)回路
画像を通して、ラミネート層を活性放射線に露
光させ、上層2の未露光域は粘着性に保ち、か
つ、上層2の露光域は非粘着性のものへと転化
させ; (c) この未露光域に微粉末状の金属、合金または
めつきのための触媒を付着させ; (d) 必要によつてはこの金属または触媒を付着さ
せた(metallized or catalyzed)ラミネート
を適宜に加熱し; (e) 導電性の回路パターンに重ねられる少くとも
ひとつの部分(segment)からなる整合された
バイア(通路)(via)画像を通して、金属また
は触媒を付着させたラミネートを活性放射線に
露光させ; (f) 光重合性層の未露光域部分を溶剤を用いて除
き、層1及び2を通じるバイア(通路)を形成
させ、露光された層1に対応するバイア(通
路)の側面は粘着性に保ち、そしてその際下に
置かれる(underlying)回路パターンの部分は
露出されるものとし; (g) 微粉末状の金属、合金または触媒が上記のバ
イア(通路)の側面に埋込まれて付着されるよ
うに、これらの金属または触媒をバイア(通
路)に対して付着させ; (h) 必要によつてはラミネートの活性放射線への
露光、及び/または加熱によつて、ラミネート
を硬化させ; (i) 金属もしくは触媒を付着させたバイア(通
路)、被覆されていない部分、及び重ねられる
回路画像を無電解めつきして導電性のバイア
(通路)によつて接続させた導電性回路パター
ンを形成させる; ことよりなる。
導電性の層間接続を持つ多層プリント回路板
は、上記した(a)、(b)、(c)、(e)、(f)、(g)及び(i)の

程、及び任意の工程である(d)と(h)の工程のいずれ
か、もしくは両方の工程を用い、次いで、引き続
く工程(a)のために、工程(i)において新たにめつき
された回路パターンを用い、そしてこの必要な工
程と共に同様に任意の工程をも少くとも1回繰り
返すことによつて2層のプリント回路から、製造
することができる。
この発明において用いるプリント回路の基板
は、多様なシート類、プレート、合成樹脂プレー
ト、合成樹脂ラミネートプレート、または複合物
等々の任意のものの一つでありうる。これらは、
いずれも、必要とされる電気的及び機械的特性、
耐薬品性、耐熱性を持つているものとする。樹脂
の例としては、フエノール−ホルムアルデヒド、
エポキシ及びメラミンの樹脂がある。ガラスプレ
ート及びセラミツクスもしくはセラミツクコート
金属のプレートもまた用いることができる。ま
た、ここの基板は、紙、カードボード、ガラスク
ロスを含めたフアイバー、木製シート物質、また
は紙基質フエノール樹脂ラミネートとすることも
できる。
樹脂以外の紙基質は、低−コスト印刷回路の製
造に特に有用なものである。金属シートは、これ
に接着される物質が金属シート支持体とその上の
メタライズ処理した回路との間の絶縁体として作
用するように使用することができる。また、ピー
フアー(Peiffer)の米国特許第4054479号に開示
されている自己−支持光硬化可能要素も有用なも
のである。このようなプリント回路基板は、その
表面に、しばしば基礎平面(ground plane)と
呼ばれる、銅などの導電性の金属層を持つことが
できる。隣接して一定の間隔を置いて並べられた
ラインを持つプリント回路パターンは、プリント
回路基板の上に存在させることができる。このよ
うなプリント回路パターンは、たとえば、ピーフ
アー(Peiffer)の米国特許第4234626号及びハニ
ー(Haney)とロツト(Lott)による米国特許
第4411980号に示されているような基板表面上の
銅のエツチング処理もしくはその他の方法など
の、すでに知られている一般的な方法によつて製
造することができる。
この発明において、導電性の相互接続を持つた
プリント回路板を形成するためには、回路パター
ンもしくは導電性の表面(基礎平面)を持つたプ
リント回路基板に対して2層の粘着性の光重合性
層をラミネートする。このラミネート処理は、こ
れまでに知られている方法によつて、同時的に、
もしくは順を追つて行うことができる。また、特
定の光重合性層の分解温度以下であることを条件
として上昇温度の条件下にて行うことができる。
ラミネート処理の方法は、セレステ(Celeste)
の米国特許第3469982号、コリエル(Collier)と
ピレート(Pilette)の米国特許第3984244号及び
フリエール(Friel)の米国特許第4127436号に示
されてもいる。これらの特許はここに参考文献と
してここに記載しておく。
この2層の厚さは、上部の層が0.00005〜
0.0005インチ(0.0013〜0.013mm)、好ましくは
0.0001〜0.00025インチ(0.0025〜0.0064mm)、印
刷回路板に接着している下部の層が0.00050〜
0.010インチ(0.013〜0.254mm)、好ましくは0.001
〜0.005インチ(0.025〜0.127mm)の範囲にある。
上層は、実質的に下層よりもその厚さが薄い。上
層に対する下部層の厚さの比は、少くとも2:1
で、約200:1よりは大きくなく、好ましくは約
15:1よりは大きくないものとする。この2つの
層の全体の厚さは、0.00055〜0.0105インチ
(0.014〜0.267mm)の範囲にあるものとする。
ラミネート処理に先立つて、これらの光重合性
層は、取り除きうるフイルム支持体と取り除きう
る保護被覆シートとの間にはさんでおく。フイル
ム支持体、たとえばポリエチレンテレフタレー
ト、ポリイミドなどは、光重合性層に軟接着され
ており、また、この光重合性層を傷つけることな
しに、たとえば常温において取り除くことのでき
るものである。光重合性層は、この取り除きうる
フイルム支持体に対するよりも、保護被覆シート
に対して一層ゆるやかな接着性を有する。また、
この光重合性層は、この層が適用される表面すな
わち印刷回路基板に対するよりもゆるやかに取り
除きうるフイルム支持体に対して接着されてい
る。
保護被覆シートについては、代表的なものとし
て、ポリオレフイン、シリコン処理ポリエチレン
テレフタレート、弗素化重合性物質などがある。
この発明の2つの光重合性層は、異なつた所望
の性質、性能を持つたものとするために、その組
成を相違させる。上部層については、改良された
表面反応性(Surface response)を持つように
処方される。この明細書全体を通じて用いられる
“表面反応性(Surface response)”という言葉
は、トナーまたは触媒物質は未露光域には付着す
るが一方では実質的に露光されたバツクグランド
領域には付着することがないということを意味し
ている。良好な微細ラインの解像が輪郭のはつき
りした状態で実現され、このため、トナー処理の
ための高いコントラスト性が達成されるのであ
る。
下部層については、改良されたバルク反応性
(bulk response)を持つように処方される。こ
の明細書全体を通じて用いられる“バルク反応性
(bulk response)”という言葉は、良好な溶剤現
像ラチチユード、バイア(通路)(via)の壁面へ
の良好なトナー受容性(露光及び現像の後につい
ても含めて)、プリント回路基板への良好な接着
性、および、永久の誘電体層としての優れた電気
的及び熱的な性能を持つものであることを意味し
ている。
各々の層には、重合性バインダー、エチレン性
不飽和化合物及び光反応開始剤もしくは光反応開
始剤系という、光重合可能層に普通に用いられて
いる成分が含まれている。この組成と使用重量比
の相違については、後でもつと詳しく述べること
にする。光学増白剤(Optical brightener)、フ
イラー、などは、適宜に存在させることのできる
添加剤である。
適切な表面反応性を提供するためには、上部層
の光重合性層は、紫外線スペクトル範囲の少くと
も一部での光学密度0.3〜1.5、好ましくは約0.9を
有し、下部層1に存在するモノマーとは同一また
は異なつたモノマーもしくはモノマー混合物を約
10〜90重量%含有し、下部層1とは同一または異
なつた光反応開始剤もしくは光反応開始剤系を含
有し、しかも、エラストマー性のバインダーを含
有していないものである。好適なモノマー化合物
には、フイツクス(Fickes)とラコーシイ
(Rakoczy)の米国特許第4400460号明細書の第
3欄の第48行から第5欄の第4行、ハニー
(Haney)とロツト(Lott)の米国特許第
4411980号明細書の第4欄第10〜65行に開示され
ている化合物が含まれる。非エラストマー性ポリ
マーバインダーについては、このバインダーは通
常15℃以上、好ましくは25℃以上(10〜90重量
%)のTgを持つており、これらには、ハニー
(Haney)とロツト(Lott)の米国特許第
4411980号明細書の第5欄第46行〜第6欄第7行
に示されている化合物が含まれる。光開始剤は光
開始剤系(0.2〜10重量%)には、ナツトレイ
(Notley)の米国特許第2951752号、チヤンバー
ス(Chambers)の米国特許第3479185号、チヤ
ング(Chang)とフアン(Fan)の米国特許
3549367号、フアン(Fan)の米国特許第3558322
号、セスコン(Cescon)の米国特許第3615454
号、グラフ(Grubb)の米国特許第3647467号、
バウム(Baum)とヘンリー(Henry)の米国特
許第3652275号、チヤング(Chang)の米国特許
第3661558号、ストリルコ(Strilko)の米国特許
第3697280号、チヤング(Chang)の米国特許第
3926643号、デサウワアー(Dessauer)の米国特
許第4311783号、サイサツク(Sysak)の米国特
許第4341860号明細書などに示された化合物の任
意のものが含まれる。必要とされる光学密度を与
えるために、紫外線吸収剤、紫外線増白剤、スペ
クトルの紫外領域において吸収機能を持つた光反
応開始剤、もしくは着色剤を、これまでに知られ
ているようにして上部層に存在させることができ
る。なお、重量百分率(%)については、上部層
の総重量に基づいている。
下部層の光重合性層1について、適切なバルク
反応性を提供するために、この下部層をトナーま
たは触媒物質に付着性にする(未露光の領域のみ
ならず露光領域においても)Tgが−10℃または
それ以下の少くとも1種のエラストマー性もしく
はゴムが充填されたバインダー、または、変性剤
を含有し、また、たとえば変性エポキシジアクリ
レートまたはジメチルアクリレート樹脂のような
高粘性の“ガラス様”モノマーのごときモノマー
化合物の少くとも1種と、フイツクス(Fickes)
とラコーシイ(Rakoczy)の米国特許第4400460
号及びハニー(Haney)とロツト(Lott)の米
国特許第4411980号に示されているその他のモノ
マーとを含有している。この下部層に存在するエ
ラストマー性ポリマーバインダーとしては、ポリ
イソブチレン、チオコール(Thiokol)A、ブチ
ルゴム、塩素化ゴム、ポリ(ビニルイソブチルエ
ーテル)、たとえばスチレン、イソプレン、ネオ
プレンまたはアクリロニトリルとブタジエンとの
コポリマーなどの、ブタジエン、イソプレンのポ
リマー、ランダム、テレブロツク、またはブロツ
クコポリマー、ターポリマーまたは高度ポリマー
(higher polymers)、たとえばブタジエン/アク
リロニトリル、カルボキシ変性−アクリロニトリ
ル/ブタジエン、アクリロニトリル/ブタジエ
ン/スチレン、アルキル(C1〜C4)アクリレー
トまたはメタアクリレート/アクリロニトリル/
ブタジエインターポリマー類などのニトリルゴ
ム、シリコンエラストマー、アクリルエラストマ
ーなどの種々の比率からなるゴムのタイプのポリ
マーがある。また、この発明の下部層1は、上部
層2について示した前述の米国特許が開示してい
る開始剤の任意のものを、開始剤または開始剤系
として0.2〜10重量%含有している。エラストマ
ー性バインダーに対するモノマー化合物の比率
は、モノマー化合物及びエラストマー性バインダ
ーの種類、分子量、特にバインダーの分子量をは
じめとするいくつかの要因に依存している。な
お、重量百分率(%)については、下部層の総重
量に基づいたものである。
光重合性組成物中に存在させる光学増白剤につ
いては、ヘルド(Held)の米国特許第3854950号
明細書の第2欄第67行〜第3欄の第41行及び第4
欄第25〜42行に示されている。バルク反応性光重
合組成物中に存在させるフイラーについては、セ
レスト(Celeste)とバウアー(Bauer)の米国
特許第3261696号明細書の第4欄第43〜52行、及
びコーエン(Cohen)とラザリデイス
(Lazaridis)の米国特許第4414278号明細書に示
されている。これらの開示はここに参考文献とし
て記載しておく。
前述した2層ラミネートは、もしも下にある回
路パターンが存在する場合にその回路パターンに
対応して整合された回路画像を通して活性放射線
源に露光される。回路画像の少くともひとつの部
分(segment)は、下にある回路パターンのひと
つの部分に重ね合わせる。
画像露光のための活性放射線源は、すでにこれ
までに知られたものであり、紫外の放射線に富ん
だものである。好適な線源は、プラムベツク
(Plambeck)の米国特許第2760863号、チユー
(Chu)とコーエン(Cohen)の米国特許第
3649268号、ピーフアー(Peiffer)の米国特許第
4157407号、及びハニー(Haney)とロツト
(Lott)の米国特許第4411980号に示されたもので
ある。
粘着性の画像領域には微細粉砕された金属、合
金またはめつき触媒が施され埋込み付着させる。
このことは、露光された全表面上に、たとえば加
圧して、金属またはめつき触媒粒子を施し、そし
て非接着性の領域にある粒子を除去することによ
つて通常は行われる。
好適な粒子としては、銅、錫、鉛、ハンダ、銅
とハンダとの混合物、銅−錫合金、錫−鉛合金、
アルミニウム、金、銀、酸化チタン、酸化銅等の
金属酸化物、などがある。また銀を被覆したガラ
スのような、金属で被覆した粒子も使用すること
ができる。これらからなる粒子は、0.5〜250μm、
好ましくは1.0〜25μmの平均粒径を持つ。銅の粉
末が特に好ましいものである。
この粒子については、それに限定されるもので
はないが、バーグ(Burg)とコーエン(Cohen)
の米国特許第3060024号、チユー(Chu)とコー
エン(Cohen)の米国特許第3649268号及びトビ
アス(Tobias)の米国特許第4069791号に開示さ
れたトナー処理方法をはじめとするすでに知られ
た方法で施用(埋込み付着)することができる。
また、ピーフアー(Peiffer)とウードロフ
(Woodruff)による研究報告(Research
Disclosure)、1977年6月、No.15882に示されてい
るような粒子の流動床を用いて適用することもで
きる。これら粒子のの画像表面への付着について
は、赤外線ヒーターの加熱などによる画像領域の
粘着化処理によつて適宜に改善することができ
る。このことは、粒子の適用の過程中において行
つてもよい。もし必要ならば、この発明の先行技
術として参照される前述の米国特許に示されてい
る方法によつて、過剰量の金属、合金またはめつ
き触媒の粒子を非接着性領域から取り除く。
次いで、この金属化または触媒粒子で処理され
たラミネートを、導電性の回路パターンの上に置
かれる少くともひとつの部分について整合された
バイア(通路)の画像を通して、同様の活性放射
線源に露光する。そして、2つの光重合性の層の
未露光域を溶剤を用いて除去し、側壁のあるバイ
ア(通路)を形成する。好ましくは、2つの層の
未露光域の除去には1種の溶剤を用いるが、しか
しながら、必要ならば、異なつた2種の溶剤、
各々の層に対応して1種づつの溶剤を用いてもよ
い。代表的には溶剤としては、1,1,1−トリ
クロルエタン、パークロルエチレン、パークロル
エチレンとn−ブタノール、1,1,1−トリク
ロルエタンとn−ブタノール、ブチル及びエチル
エロソルブ 、ブチルカルビトール と1,
1,1−トリクロルエタン及びそれらの誘導体、
たとえば、メタノール、エタノール、プロパノー
ル、イソプロパノールなどの種々のアルコールと
1,1,1−トリクロルエタンがある。これら
の、及びその他の用いることのできる溶剤につい
ては、光接着性組成物について開示している諸特
許に説明されている。
微細に粉砕、分割された金属、合金または触媒
は、バイア(通路)に対して適用す。この金属ま
たは触媒は、このバイア(通路)の側壁に付着さ
れる。
また、好適に用いることのできる他の所望の工
程、方法としては、たとえば前述の、もしくは他
の紫外線照射硬化ユニツトの照射源からの紫外線
照射に回路板を0.1〜10分間完全露光させること、
及び/または、たとえば、150℃までの温度に、
少くとも10秒間加熱することによる、回路板の硬
化処理がある。この硬化の工程は、採用する場合
には、金属、合金または触媒粒子の適用と同時
に、及び/またはそれの順を追つて実施すること
ができる。この硬化工程における処理時間と温度
は、光重合された部分の分解を実質的に妨ぐよう
に制限されている。
無電解めつき法については、たとえば、参照さ
れる米国特許第4054483号に示されているように
すでに知られたものである。無電解めつき浴は市
販のものが利用できる。たとえば、シツプレー社
(Shipley Co.)、レーヴアー(Revere)、MA、
コルモルゲン社(Kollmorgen Corp.)、グレン
コーブ(Glen Cove)、ニユーヨーク(New
York)及びその他のものが利用できる。
金属−支持回路板は、この浴に十分な時間、た
とえば、1〜6時間、好ましくは1〜4時間、保
つ。使用することのできる無電解めつき溶液とし
ては、次の実施例に示されてもいるゼブリスキー
(Zeblisky)らの、米国特許第3095309号、特に実
施例のものがある。無電解めつき浴の温度は、
43℃〜85℃、好ましくは53℃とすることができ
る。
この発明の好ましい態様は、後述の実施例2に
示している。
この発明の方法は、作業時間のかかる所定の孔
の穿孔もしくはパンチングと貫通孔の化学的触媒
処理を必要とすることなしに、電気的接続を持つ
た2層もしくはそれ以上の多層のプリント回路の
製造を可能とするものであり、プリント回路は、
実質的なバツクグランド領域でのめつき付着をと
もなうことなしに製造される。この方法によつ
て、下部層の光重合性層のバルク反応性と上部層
の光重合性層の表面反応性(バツクグランドトナ
ーのない)との区別に帰因する、回路形成につい
ての態様の選択自由度が大きなものとなる(バイ
ア(通路)の形成についての現像、露光及び現像
されたバイア(通路)壁面のトナーの受容、そし
て物理的性能の態様の選択自由度)。
この発明の実施例を次に説明する。実施例中の
“部”及び“百分率(%)”は、重量基準のもので
ある。重合性化合物の分子量は、重量平均分子量
w)である。重合体のwについては、すでに
知られている方法のように、たとえば、ポリスチ
レン、ポリメタクリル酸、ポリメチルメタアクリ
レートなどの公知の標準試料を用いての、光散乱
(light scattering)法によつて決定した。
実施例 1 基礎平面となる2重銅張り(double−sided
copper)プリント回路ラミネート(各々の側の
銅は1オンス(2.8g))を、6インチ×6インチ
(15.2cm×15.2cm)の大きさに切断し、両側の銅
の表面を、ソマカ(Somaca )LDプリント
回路用ブラシ(3M社のトレードマーク、セン
ト・ポール、MN)を用いて機械的に研いだ。こ
の研いだ回路板を、次の手順によつて製造した溶
液中に浸せきした。
(a) 2500gの蒸留水に、 (b) 濃塩酸、380gを加え、 (c) ベンゾトリアゾール、376.6gを加え、次に、 (d) この混合物を、蒸留水によつて総量で3800g
に増量し、次いで (e) この1部を、蒸留水の9部で希釈する。
処理済みの回路板を約30秒間蒸留水で洗浄し、
3分間洗浄水槽中に置いた。回路板を乾燥した後
に、オーブンにおいて、150℃の温度で、約15分
間焼付けた。約0.0020インチ(0.05mm)厚の、次
の組成からなる光感受性層(図1Aの2)を支持
する1側面が16250レリースで処理されたカスタ
ムコーテイング・ラミネーテイング社(Custom
Coating and Laminating Corp.)のポリエチレ
ンテレフタレートフイルム(図1Aには示されて
いない)を、リストン(Riston )HRL−24
ラミネーター(デユポン社(E.I.duPont de
Nemours and Company)製)によつて、約103
℃の温度で、2フイート/分(0.61m/分)の速
度で、焼付けた回路板(図1Aの1)にラミネー
トした。
組成成分 使用量(部) メチルメタアクリレート(46)/アクリロニトリ
ル(9)/ブタジエン(14)/スチレン(31)樹脂
14.59 ポリメチルメタアクリレート、固有粘度0.50
5.98 ゴム〔3%−カルボキシ変性アクリロニトリル
(27)/ブタジエン(73)〕高分子量、平均ムーニ
ー粘度45 12.72 ペンタエリスリトールトリアクリレート 19.29 ビスフエノール−Aのジ(3−アクリロキシ−2
−ヒドロキシプロプル)−エーテル 19.29 4−クロルベンゾフエノン 4.64 ミヒラ−ケトン(Michler′s ketone) 0.32 緑色顔料(1) 0.09 ポリエチレン被覆タルク 23.08 (1) メチルメタクリレート(34)/スチレン
(42)/アクリロニトリル(8)/ブタジエン(16)
のインターポリマーとロールミルで混合したモ
ナスタールグリーン(Monastral Green )
(顔料30%) 保護ポリエチレンテレフタレートフイルム(図
1Aには示されていない)を光感受性層から取り
除き、約0.00015インチ(0.0038mm)の厚さの、
次の組成からなる光感受性層(図1Aの3)を支
持する0.0005インチ(0.013mm)厚の放電処理
(0.07クーロン/ft2)ポリエチレンテレフタレー
トフイルム(図1Aには示されていない)の第2
の光感受性部材を、ラミネート処理の温度を室温
としたことを除いては前述のものと同じ条件にお
いて、第1のラミネート層に対してラミネートし
た。
組成成分 使用量(部) ビスフエノール−A−のジ−(3−メタアクリロ
キシ−2−ヒドロキシプロピル)−エーテル
52.0 ポリメチルメタアクリレート、高分子量、固有粘
度1.25 41.4 (2−o−クロロフエニル−4,5−ジフエニル
イミダゾリル)2量体 2.2 2−(スチルビル−4″)−(ナフト−1′,2′:4,
5)−1,2,3−トリアゾール−2″−スルホン
酸フエニルエステル 2.2 2−メルカプトベンンズオキサゾール 1.5 ポリエチレンオキシド、w600000 0.7 前記のラミネートを、一夜放置の後、デユポン
社(E.I.duPont)製の出力5kwのリストン
(Riston )PC−24光源装置を用い、真空条件
下で10ユニツトにセツトして、ポジ型の回路ライ
ン画像(図1Bの4)を通して露光させた。放電
処理したポリエチレンテレフタレートフイルム
(図1Aには示されていない)を取り除いた後、
この露光されたラミネートを、中数の粒子サイズ
が1μmの銅粉末を用い、4回繰り返してトナー
処理した。バツクグランド領域中の過剰の銅粉末
を、湿潤タオルによつて10回繰り返しふきとり次
いで、空気乾燥処理した。図1Cに示されている
ように、銅粉末は、図1Bに示された回路ライン
画像4の遮へい部分7に対応する粘着性の画像域
6に保持されている。
この銅のトナー処理された部材は、露光装置に
おける露光が80ユニツトであることを除いては、
前述のようにトナー処理された画像に整合したバ
イア(通路)のターゲツト(図1Dの8)を通し
て露光させた。
この再露光した部材は、活性線照射に露光され
ていない領域においてのみ銅粉末と基盤平面に到
達するまでの光重合性物質とをデユポン社製のリ
ストン(Riston )モデルC装置を用いてメ
チルクロロホルム中で90秒間現像処理して、取り
除いた。(バイア(通路)は、図1Eに9にして
示されている。)この現像処理した部材を、前述
の銅粉末を含有するモヘアパツドを用いてパツド
でのトナー処理をした。過剰の銅粉を、湿潤タオ
ルによつて10回繰り返してふきとり、除去した。
銅粉末はバイア(通路)の壁面に付着していた
(図1Fの10)。この部材を、次いで、10フイー
ト/分(〜3.05m/分)の速度に設定したアーガ
スインターナシヨナル(Argus International)
PC−7100紫外線装置を用いて紫外線照射によつ
て硬化させた。この硬化させた部材はオーブンに
おいて、150℃温度で2時間焼付けた。
比較のために、薄膜状の下部層の光重合性層の
みが存在する回路部材を、前述と同様にして製造
した。そしてこの部材を、15ユニツトに設定した
ポジ型回路ライン画像を通して、画像様に露光さ
せた。
以上の2つのトナー処理された回路部材を、PH
が約9の石けん加温溶液を用いて洗浄し、次いで
温水ですすぎ洗いして脱脂処理し、このトナー処
理した部材を冷却した。また、このトナー処理し
た部材を15%硫酸溶液中に20秒間浸漬し、続いて
水槽及び水槽の中で各々、30秒間のすすぎ洗い処
理した。このすすぎ洗い処理済のトナー処理され
た部材を、フオトサーキツトコルモルゲン
(Photocircuits Kollmorgen、Glen Cove、New
York)のPCK AP−480(市販品)、無電解銅め
つき浴中に直ちに置いた(添加めつき浴480、無
電解銅添加技術として参照)。このめつき浴中に
2時間置いた。
電気伝導性のバイア(通路)(図1Gの12)
と、下の導電性支持表面とが接続結合している無
電解めつき処理済みの回路(図1Gの11)およ
び比較のための回路を、1分間水中で洗浄処理
し、上記のベンゾトリアゾール溶液中に3分間浸
せきし、再度で水洗浄した後に、乾燥処理した。
この2つの回路は、次いで150℃で1時間焼付け
処理し、冷却し、そして、試験された。
比較のための回路部材の場合には、バツクグラ
ンドに著しいめつき付着が生成しており、微細な
ライン画像は劣つたものであつた。この発明の2
層からなる回路部材にはこのようにめつき付着は
なく、良好な微細ライン解像が得られた。過剰の
めつき付着は、短絡の原因ともなり得るし微細ラ
イン解像能を制約する。
実施例 2 次のような変更を除いて、実施例1を繰返し
た。すなわち、2層ラミネートの製造にあたり、
放電処理したポリエチレンテレフタレートフイル
ムは、露光処理の前に廃棄し、0.001インチ
(0.025mm)のシリコン−レリースポリエチレンテ
レフタレートフイルムにとりかえた。
実施例1と同様の2つの回路部材を、15ユニツ
トに設定して、ポジ型回路ライン画像を通して最
初の画像露光を行ない、溶融物をアトマイズして
製造した中数が約2.85μm径の大きさの球形粒子
のセラツク(Cerac )銅粉末を用いてトナー
処理した。
この発明の2層回路部材の場合には、関係のあ
いめつき付着は本質的になく、良好な微細ライン
解像度が得られたが、比較のための回路部材の場
合には、著しい無関係なめつき付着が生成し、微
細ライン及びそれらの相互間のスペースに著しい
短絡があつた。
この実施例は、この発明の回路部材が、めつき
触媒として大粒子径の銅粉末を使用しているにも
かかわらず、めつき付着の生成及び微細ライン解
像度の両面において劇的な改善をもたらすもので
あることを示している。
実施例 3 薄膜(バルク)下層部の組成を次のとおりのも
のとしたことを除いて、実施例1の方法を繰り返
した。
組成成分 使用量(部) ポリメチルメタクリレート、固有粘度0.5056.0 ゴム〔3%カルボキシ変性アクリロニトリル
(27)/ブタジエン(73)〕高分子量、平均ムーニ
ー粘度45 2.30 ビスフエノール−A−のジ−(3−アクリロオキ
シ−2−ヒドロキシプロピル)−エーテル 24.40 4−クロロベンゾフエノン 5.40 ミヒラーケトン(Micher′s ketone) 0.30 緑色顔料(実施例1の部材の底部層で記載したも
の) 0.10 メチルメタクリレート/ブタジエン/スチレンタ
ーポリマー(1) 13.40 エピクロルヒドリン及びエチレンオキサイドのコ
ポリマー 12.50 トリメチロールプロパントリアクリレート4.60 トリプロピレングリコールジアクリレート3.50 ハーウイツク(Harwick)#71白土(2) 27.85 (1) 最大揮発度0.3%の白色自由流動粉末;粒子
サイズ分布、45メツシユスクリーン通過最大10
%、325メツシユスクリーン通過最大10%;比
重1.0;ロームアンドハース(Rohm and
Haas)社よりアクリロイド(Acryloid )
KMBTA−−Fの商標名で市販。
(2) 化学的組成、SiO2(45.5%)、Al2O3(38.3%)、
Fe2O3(0.3%)、TiO2(1.5%)、CaO(0.1%)、
Na2O(0.1%)、K2O(微量)からなる高輝度ク
レイ;比重2.58;平均粒子サイズ0.55μm;油
吸収(ASTM D281−31)37〜41;屈折係数
1.56;PH6.5〜7.5;ハーウイツクケミカル社
(Harwick Chemical Corp.)より市販。
一夜以上置いた2層の回路部材を、オーブン中
で、150℃の温度で3分間焼付けた。ポジ型回路
ライン画像を通しての最初の露光は、8ユニツト
に設定して行つた。また最初のトナー処理には、
実施例2に示したセラツク(Cerac )銅粉末
を用いた。
この実施例においては、比較のための回路部材
は、最初のトナー処理の後に、またウエツトタオ
ルによる洗浄の前に、オーブン中で150℃におい
て焼付けた。この発明の回路部材については、ウ
エツトタオルによる洗浄の後に、150℃で3分間
焼付けている。この2つの部材のバイア(通路)
部分の露光は30ユニツトとした。デユポン社製の
リストン(Riston )モデルB装置によつて
現像した。
この発明の2層回路部材は、比較のための回路
部材よりもはるかに優れた改善されたバツクグラ
ンドとラインの解像及び鮮明さを有していた。
実施例 4 実施例1に示した2重銅張りのプリント回路板
を、実施例1の下部層の光感受性層の作製のため
のラミネート処理条件において、次の組成からな
る2つの光応答性層を用いてラミネートした。
下部層 組成成分 使用量(%) メチルメタアクリレート/ブタジエン/スチレン
ターポリマー(実施例3のもの) 10.20 ゴム〔3%カルボキシ変性アクリロニトリル
(27)/ブタジエン(73)〕高分子量、平均ムーニ
ー粘度45 10.60 ビスフエノール−Aのジ−(3−アクリロキシ−
2−ヒドロキシプロピル)−エーテル 42.30 トリメチロールプロパントリアクリレート2.20 メチルメタクリレート樹脂(1) 4.30 ミヒラ−ケトン 0.03 4−クロロベンゾフエノン 3.97 ハーウイツク(Harwick)#71白土(実施例3
のもの) 26.40 (1) 高分子、中規模分子量範囲;固有粘度は、No.
50Cannon−Fenske粘度計を用い、25℃におい
て0.25gのポリマーが50mlクロロホルムに溶解
した時、0.45;比重(25゜/25℃)1.15;ガラス
転移温度81℃;Tukon硬度(KnoopNo.)17;
酸価0;デユポン社よりエルバサイト
(Elvacite )2009メチルメタアクリレート
樹脂として市販。
上部層 組成成分 使用量(%) メチルメタクリレート樹脂(1) 31.9 ビスフエノール−Aのジ−(3−アクリロキシ−
2−ヒドロキシプロピル)−エーテル 51.6 トリメチロールプロパントリアクリレート10.0 2−(スチルビル−4″)−(ナフト−1′,2′:4,
5)−1,2,3−トリアゾール−2″−スルホル
酸フエニルエステル 2.2 メルカプトベンゾオキサゾール 1.5 4−クロロベンゾフエノン 2.0 ミヒラーケトン 0.1 ポリエチレンオキサイド(2) 0.7 (1) ポリマー、高分子量範囲;固有粘度は、No.
50Cannon−Fenske粘度計を用い、25℃で0.25
gのボリマーが50mlクロロホルムに溶解した場
合のものとして、1.20;ガラス転移温度95℃、
Tukon硬度、KnoopNo.19、トルエン中の代表
粘度、25℃のmPa.s(cp)(%固体)は1400
(17.5%)。
(2) 平均分子重量約400000及びユニオンカーバイ
ド社(Union Carbide Corp.)のポリオツクス
(Polyox )WSRN300として市販されてい
るBrookfield粘度計のスピンドルNo.1を2rpm
で用いた、25℃での粘度範囲が2250〜3350(5
%溶液)の、水溶性樹脂。
このラミネートを、1000wの水銀アーク源のタ
マラツク(Tamarak )152R露光装置を用い
て、ポジ型の回路ライン画像を通し、6秒間、露
光させた。ポリエチレンテレフタレートフイルム
を取り除いた後、この露光したラミネートを、実
施例1のように銅粉末によつてトナー処理し、過
剰量を取り除いた。この銅でのトナー処理した回
路部材は、トナー処理された画像に整合させたバ
イア(通路)のターゲツトを通して60秒間露光さ
せた。次いで、実施例1のようにして、現像し、
銅粉末によつてトナー処理し、過剰の銅粉末を取
り除き、紫外線の照射によつて硬化し、オーブン
中で焼付けた後に、無電解めつき処理をした。
この発明の2層の回路部材は、実質的に基盤へ
のめつき付着の生成とは無縁であり、良好な微細
ラインの解像を与える。
【図面の簡単な説明】
第1A,1B,1C,1D,1E,1F及び1
G図は、2層の光重合性層を持つたこの発明の印
刷回路部材の断面を、製造工程の順に示したもの
である。

Claims (1)

  1. 【特許請求の範囲】 1 導電性相互接続を有する2層プリント回路の
    製法において、 (a) 0.0005〜0.010インチ(0.013〜0.254mm)の厚
    さで、Tgが−10℃またはそれ以下のエラスト
    マー性重合体バインダー、エチレン性不飽和モ
    ノマー化合物及び光開始剤または光開始剤系と
    からなるバルク反応するように処方した粘着性
    下層1と、この下層1よりも厚さが薄く、最大
    厚さが0.0005インチ(0.013mm)であつて、非
    エラストマー性重合体バインダー、層1のモノ
    マー化合物と同一もしくは異なつたエチレン性
    不飽和モノマー化合物及び層1の光開始剤また
    は光開始剤系と同一もしくは異なつた開始剤ま
    たは光開始剤系とからなり、紫外線スペクトル
    領域の少くとも一部分において0.3〜1.5の範囲
    の光学濃度を有する表面反応するように処方し
    た粘着性の上層2とからなる2種の光重合性層
    を、回路パターンを有する基板に同時にまたは
    順次にラミネートし; (b) 導電性回路パターンの少くとも一部分に重な
    る少くとも一部分を有する下に存在する回路パ
    ターンに関連する整合された回路像を通して、
    ラミネート層を活性線照射に露光させて、上層
    2の未露光域は粘着性に保たれそして、上層2
    の露光域は非粘着性にし; (c) 上記未露光域に微粉砕状の金属、合金または
    めつき用触媒を付着させ; (d) 場合により、この金属または触媒を付着させ
    たラミネートを加熱し; (e) 導電性回路パターンの少くとも一部の上にあ
    る部分の整合されたバイア(通路)像を通し
    て、金属または触媒を付着させたラミネートを
    活性線照射に露光させ; (f) 光重合性層の未露光域を溶剤を用いて除去し
    て層1及び2を通じるバイア(通路)を形成さ
    せ、露光された層1に対応するバイア(通路)
    の側面は粘着性に保たれ、かくして下にある回
    路パターンの部分は露出されるものとし; (g) 微粉末状の金属、合金またはメツキ用触媒が
    上記のバイア(通路)の側面に付着されるよう
    に、これらの金属または触媒をバイア(通路)
    に付着させ; (h) 場合によりラミネートの活性放射線への露
    光、及び/または加熱によつて、ラミネートを
    硬化させ;そして (i) 金属もしくは触媒を付着させたバイア(通
    路)、露出されている部分、及び上にある回路
    像を無電解めつきして導電性のバイア(通路)
    と接続された導電性回路パターンを形成させ
    る; ことからなる2層プリント回路の製造方法。 2 基板が導電性表面を有する特許請求の範囲第
    1項記載の方法。 3 工程(i)において新しくめつきされた回路パタ
    ーンを用いて工程(a)から(i)を少くとも1回繰返し
    て工程(a)に続ける特許請求の範囲第1項記載の方
    法。 4 工程(d)が包含されそして金属または触媒を付
    着させたラミネートを100℃までの温度に加熱す
    る特許請求の範囲第1項記載の方法。 5 微粉状物質が、平均直径1.0〜250μmの金属
    粉末である特許請求の範囲第1項記載の方法。 6 金属粉末が銅または銅合金である特許請求の
    範囲第5項記載の方法。 7 工程(g)の後に、金属または触媒を付着させた
    ラミネートを、少くとも150℃までの温度に加熱
    して硬化させる特許請求の範囲第1項記載の方
    法。 8 工程(g)の後に、金属または触媒を付着させた
    ラミネートを、ラミネート全体を活性線照射に露
    光して硬化させる特許請求の範囲第1項記載の方
    法。 9 下層1対上層2の厚さの比が少くとも2:1
    である特許請求の範囲第1項記載の方法。
JP60237783A 1984-10-26 1985-10-25 プラスチツクの多層化物を製造する方法 Granted JPS61114851A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/665,002 US4567062A (en) 1984-10-26 1984-10-26 Process for photoformed plastic multistrate using two layer film
US665002 1996-06-11

Publications (2)

Publication Number Publication Date
JPS61114851A JPS61114851A (ja) 1986-06-02
JPH0217355B2 true JPH0217355B2 (ja) 1990-04-20

Family

ID=24668318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60237783A Granted JPS61114851A (ja) 1984-10-26 1985-10-25 プラスチツクの多層化物を製造する方法

Country Status (3)

Country Link
US (1) US4567062A (ja)
JP (1) JPS61114851A (ja)
DE (1) DE3537796A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902610A (en) * 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
JPS6364394A (ja) * 1986-09-05 1988-03-22 株式会社日立製作所 プリント配線板の製造方法
US4859571A (en) * 1986-12-30 1989-08-22 E. I. Du Pont De Nemours And Company Embedded catalyst receptors for metallization of dielectrics
US4737446A (en) * 1986-12-30 1988-04-12 E. I. Du Pont De Nemours And Company Method for making multilayer circuits using embedded catalyst receptors
US4720322A (en) * 1987-04-13 1988-01-19 Texas Instruments Incorporated Plasma etching of blind vias in printed wiring board dielectric
US5368884A (en) * 1991-11-06 1994-11-29 Nippon Paint Co., Ltd. Method of forming solder mask
TW277204B (ja) * 1994-12-02 1996-06-01 Nippon Paint Co Ltd
US5545510A (en) * 1995-03-28 1996-08-13 Mac Dermid, Inc. Photodefinable dielectric composition useful in the manufacture of printed circuits
JP3398557B2 (ja) * 1997-01-29 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 表層配線プリント基板の製造方法
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US7052824B2 (en) * 2000-06-30 2006-05-30 E. I. Du Pont De Nemours And Company Process for thick film circuit patterning

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157407A (en) * 1978-02-13 1979-06-05 E. I. Du Pont De Nemours And Company Toning and solvent washout process for making conductive interconnections
EP0003801B1 (en) * 1978-02-17 1982-06-09 E.I. Du Pont De Nemours And Company Use of photosensitive stratum to create through-hole connections in circuit boards
US4329620A (en) * 1979-02-23 1982-05-11 Raytheon Company Cathode ray tube with light transparent panel and adhesive therefor
US4454168A (en) * 1982-09-29 1984-06-12 E. I. Du Pont De Nemours And Company Printed circuits prepared from metallized photoadhesive layers
US4469777A (en) * 1983-12-01 1984-09-04 E. I. Du Pont De Nemours And Company Single exposure process for preparing printed circuits

Also Published As

Publication number Publication date
DE3537796C2 (ja) 1989-03-30
US4567062A (en) 1986-01-28
JPS61114851A (ja) 1986-06-02
DE3537796A1 (de) 1986-04-30

Similar Documents

Publication Publication Date Title
US4572764A (en) Preparation of photoformed plastic multistrate by via formation first
US4469777A (en) Single exposure process for preparing printed circuits
US4360570A (en) Use of photosensitive stratum to create through-hole connections in circuit boards
KR900006652B1 (ko) 절연체 금속화용의 매입형 촉매 수용체
KR100191177B1 (ko) 감광성 수지 조성물 및 그를 이용한 감광 소자
US4157407A (en) Toning and solvent washout process for making conductive interconnections
EP0273374A2 (en) Method for making multilayer circuits using embedded catalyst receptors
US4283243A (en) Use of photosensitive stratum to create through-hole connections in circuit boards
GB1596770A (en) Process for preparing printed circuit boards
JPH0217355B2 (ja)
JP2001509966A (ja) 高密度多層相互連結印刷回路基板の作製
JPH09507609A (ja) 印刷回路板の製造における結合性の内部層
US4631111A (en) Dichromic process for preparation of conductive circuit
US5976762A (en) Photosensitive element and process for producing multilayer printed wiring board
KR100199539B1 (ko) 다층인쇄회로판을제조하는방법_
JPH02255714A (ja) 光硬化性ジアリルフタレート樹脂組成物及びそれを用いたプリント回路板
JP3859030B2 (ja) 多層配線板の製造方法
JP2596089B2 (ja) 感光性樹脂組成物および感光性樹脂組成物積層体
JP3944971B2 (ja) 感光性樹脂組成物及びこれを用いた感光性エレメント
JP2001117224A (ja) 感光性樹脂組成物、これを用いた感光性エレメント、レジストパターンの製造法及びプリント配線板の製造法
JPH04504332A (ja) ミクロ孔の層を有する多層回路板及びその製造方法
JP3988233B2 (ja) 感光性樹脂組成物及びこれを用いた感光性エレメント
JP2000314957A (ja) 感光性樹脂組成物、これを用いた感光性エレメント、レジストパターンの製造法及びプリント配線板の製造法
JPH0580521A (ja) 光硬化性レジスト組成物およびこれを用いたプリント回路板の製造方法およびプリント回路板
JP2001154347A (ja) 感光性樹脂組成物、これを用いた感光性エレメント、レジストパターンの製造法及びプリント配線板の製造法