JPH03181153A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03181153A JPH03181153A JP1320923A JP32092389A JPH03181153A JP H03181153 A JPH03181153 A JP H03181153A JP 1320923 A JP1320923 A JP 1320923A JP 32092389 A JP32092389 A JP 32092389A JP H03181153 A JPH03181153 A JP H03181153A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- solder
- package substrate
- integrated circuit
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
- H10W76/63—Seals characterised by their shape or disposition, e.g. between cap and walls of a container
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特に気密封止（
ハーメチック・シール）構造を備えた半導体集積回路装
置の高信頼化に適用して有効な術に関するものである。
ハーメチック・シール）構造を備えた半導体集積回路装
置の高信頼化に適用して有効な術に関するものである。
パッケージ基板に実装された半導体チップをキャップで
気密封止したパッケージ構造を有する半導体集積回路装
置の一つにチップキャリヤ（ＣｈｉｐＣａｒｒｉｅｒ）
がある。このチップキャリヤについては、例えば特開昭
６２−２４９４２９号、特開昭６３−３１０１３９号公
報などに記載されている。
気密封止したパッケージ構造を有する半導体集積回路装
置の一つにチップキャリヤ（ＣｈｉｐＣａｒｒｉｅｒ）
がある。このチップキャリヤについては、例えば特開昭
６２−２４９４２９号、特開昭６３−３１０１３９号公
報などに記載されている。
第９図は、上記文献に記載されたチップキャリャの断面
ａ造を示している。チップキャリヤ２０は、ムライトな
どのセラミック材料からなるパッケージ基板２１の主面
の電極２２上にＣＣＢバンプ２３を介して半導体チップ
２４を接続し、この半導体チップ２４をキャップ２５で
気密封止したものである。
ａ造を示している。チップキャリヤ２０は、ムライトな
どのセラミック材料からなるパッケージ基板２１の主面
の電極２２上にＣＣＢバンプ２３を介して半導体チップ
２４を接続し、この半導体チップ２４をキャップ２５で
気密封止したものである。
キャップ２５は、例えば窒化アルミニウム（ＡＩＮ）か
らなり、封止用半田２６によりパッケージ基板２１の主
面に接合されている。パッケージ基板２１の主面の周縁
部およびキャップ２５の脚部の下面には、封止用半田２
６の濡れ性を向上させるために半田接合用メタライズ層
２７が設けられている。半導体チップ２４の背面（上面
）は、伝熱用半田２８によりキャップ２５の下面に接合
されている。これは、半導体チップ２４から発生した熱
を伝熱用半田２８を通じてキャップ２５に伝達するため
である。キャップ２５の下面には、伝熱用半田２８の濡
れ性を向上させるために半田接合用メタライズ層２７が
設けられている。
らなり、封止用半田２６によりパッケージ基板２１の主
面に接合されている。パッケージ基板２１の主面の周縁
部およびキャップ２５の脚部の下面には、封止用半田２
６の濡れ性を向上させるために半田接合用メタライズ層
２７が設けられている。半導体チップ２４の背面（上面
）は、伝熱用半田２８によりキャップ２５の下面に接合
されている。これは、半導体チップ２４から発生した熱
を伝熱用半田２８を通じてキャップ２５に伝達するため
である。キャップ２５の下面には、伝熱用半田２８の濡
れ性を向上させるために半田接合用メタライズ層２７が
設けられている。
パッケージ基板２工の内部には、例えばＷ（タングステ
ン）からなる内部配線２９が形成されており、この内部
配線２９を通じてパッケージ基板２１の主面の電極２２
と下面の電極２２とが電気的に接続されている。この下
面の電極２２には、チップキャリヤ２０をモジュール基
板などに実装する際の端子となるＣＣＢバンプ３０が接
合されている。
ン）からなる内部配線２９が形成されており、この内部
配線２９を通じてパッケージ基板２１の主面の電極２２
と下面の電極２２とが電気的に接続されている。この下
面の電極２２には、チップキャリヤ２０をモジュール基
板などに実装する際の端子となるＣＣＢバンプ３０が接
合されている。
上記チップキャリヤを組立てるには、まずチップマウン
ト装置を用いて半導体チップのＣＣＢバンブをパッケー
ジ基板の主面の電極上に正確に位置決めする。このとき
、ＣＣＢバンプと電極との接合部にフラックスを塗布す
る。フラックスは、ＣＣＢバンブを構成する半田の表面
に形成された自然酸化膜の除去およびリフロー時におけ
る半田表面の再酸化防止を目的として塗布される。また
フラックスは、リフロー時における半田の濡れ性の向上
を目的として塗布される。
ト装置を用いて半導体チップのＣＣＢバンブをパッケー
ジ基板の主面の電極上に正確に位置決めする。このとき
、ＣＣＢバンプと電極との接合部にフラックスを塗布す
る。フラックスは、ＣＣＢバンブを構成する半田の表面
に形成された自然酸化膜の除去およびリフロー時におけ
る半田表面の再酸化防止を目的として塗布される。また
フラックスは、リフロー時における半田の濡れ性の向上
を目的として塗布される。
続いて、上記パッケージ基板をリフロー炉に移送する。
その際、振動などによるＣＣＢバンプの位置ずれを防止
する必要があるが、前記フラックスは、この位置ずれを
防止する役割をも果たしている。そして、リフロー炉内
に不活性ガスの雰囲気を形成し、この中でＣＣＢバンブ
を加熱、再溶融することによって、半導体チップをパッ
ケージ基板の主面にフェイスダウンボンディングする。
する必要があるが、前記フラックスは、この位置ずれを
防止する役割をも果たしている。そして、リフロー炉内
に不活性ガスの雰囲気を形成し、この中でＣＣＢバンブ
を加熱、再溶融することによって、半導体チップをパッ
ケージ基板の主面にフェイスダウンボンディングする。
次に、封止用半田を用いて上記パッケージ基板の主面に
キャップを接合する。また、伝熱用半田を用いて半導体
チップの背面をキャップの下面に接合する。パッケージ
基板の主面にキャップを半田付けするには、あらかじめ
パッケージ基板の主面およびキャップの脚部に封止用半
田を被着しておき、この半田の表面にフラックスを塗布
した後、パッケージ基板の主面にキャップを被せ、次い
でリフロー炉にて半田を加熱、再溶融する。また、半導
体チップの背面をキャップの下面に半田付けするには、
キャップの下面、または半導体チップの背面にあらかじ
め伝熱用半田を被着しておき、この半田の表面に７ラツ
クスを塗布した後、前記リフロー炉にてこの半田を加熱
、再溶融する。
キャップを接合する。また、伝熱用半田を用いて半導体
チップの背面をキャップの下面に接合する。パッケージ
基板の主面にキャップを半田付けするには、あらかじめ
パッケージ基板の主面およびキャップの脚部に封止用半
田を被着しておき、この半田の表面にフラックスを塗布
した後、パッケージ基板の主面にキャップを被せ、次い
でリフロー炉にて半田を加熱、再溶融する。また、半導
体チップの背面をキャップの下面に半田付けするには、
キャップの下面、または半導体チップの背面にあらかじ
め伝熱用半田を被着しておき、この半田の表面に７ラツ
クスを塗布した後、前記リフロー炉にてこの半田を加熱
、再溶融する。
キャップをパッケージ基板の主面に半田付けする作業と
、半導体チップの背面をキャップの下面に半田付けする
作業は同一工程で行われる。従って、封止用半田と伝熱
用半田とは、溶融温度がほぼ等しい半田材料で構成され
る。また、封止用半田および伝熱用半田は、ＣＣＢバン
プを構成する半田よりも低い溶融温度の半田で構成され
る。さもないと、リフロー炉内で予備半田を加熱、溶融
する際にＣＣＢバンブが再溶融し、キャップの荷重でＣ
ＣＢバンブが潰れてしまうために、隣り合ったＣＣＢバ
ンブ同士が短絡してしまうからである。このような理由
から、ＣＣＢバンブは、例えば２〜３重量％程度のＳｎ
を含有するＰ ｂ／Ｓ ｎ合金（溶融温度＝３２０〜３
３０℃程度〉などの高融点半田で構成され、封止用半田
および伝熱用半田は、例えば１０重量％程度のＳｎを含
有するＰ ｂ／Ｓ ｎ合金（溶融温度＝２９０〜３００
℃程度）のような低融点半田で構成される。
、半導体チップの背面をキャップの下面に半田付けする
作業は同一工程で行われる。従って、封止用半田と伝熱
用半田とは、溶融温度がほぼ等しい半田材料で構成され
る。また、封止用半田および伝熱用半田は、ＣＣＢバン
プを構成する半田よりも低い溶融温度の半田で構成され
る。さもないと、リフロー炉内で予備半田を加熱、溶融
する際にＣＣＢバンブが再溶融し、キャップの荷重でＣ
ＣＢバンブが潰れてしまうために、隣り合ったＣＣＢバ
ンブ同士が短絡してしまうからである。このような理由
から、ＣＣＢバンブは、例えば２〜３重量％程度のＳｎ
を含有するＰ ｂ／Ｓ ｎ合金（溶融温度＝３２０〜３
３０℃程度〉などの高融点半田で構成され、封止用半田
および伝熱用半田は、例えば１０重量％程度のＳｎを含
有するＰ ｂ／Ｓ ｎ合金（溶融温度＝２９０〜３００
℃程度）のような低融点半田で構成される。
このように、チップキャリヤの組立てには、パッケージ
基板の主面にＣＣＢバンブを介して半導体チップを実装
する工程や、パッケージ基板の主面にキャップを半田付
けして半導体チップを気密封止したり、半導体チップを
背面をキャップの下面に半田付けしたりする工程が伴わ
れるため、これらの半田付は工程の良否がチップキャリ
ヤの信頼性を大きく左右する。
基板の主面にＣＣＢバンブを介して半導体チップを実装
する工程や、パッケージ基板の主面にキャップを半田付
けして半導体チップを気密封止したり、半導体チップを
背面をキャップの下面に半田付けしたりする工程が伴わ
れるため、これらの半田付は工程の良否がチップキャリ
ヤの信頼性を大きく左右する。
ところが、前記チップキャリヤは、その外径寸法が約１
０〜１４ｓＸ１０〜１４ａ＋ｍ程度と極めて小さく、そ
のキャップの肉厚は僅か５００μｍ程度である。そのた
め、パッケージ基板の主面にキャップを半田付けする際
に、半田量が僅かに過剰であっても半田がパッケージ基
板とキャップとの隙間から外部にはみ出してしまい、外
観不良が生じてしまうという問題があった。
０〜１４ｓＸ１０〜１４ａ＋ｍ程度と極めて小さく、そ
のキャップの肉厚は僅か５００μｍ程度である。そのた
め、パッケージ基板の主面にキャップを半田付けする際
に、半田量が僅かに過剰であっても半田がパッケージ基
板とキャップとの隙間から外部にはみ出してしまい、外
観不良が生じてしまうという問題があった。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、パッケージ基板にキャップを半田付け
して半導体チップの気密封止を行う半導体集積回路装置
において、キャップをパッケージ基板に半田付けする際
の半田のはみ出しによる外観不良を防止することのでき
る技術を提供することにある。
り、その目的は、パッケージ基板にキャップを半田付け
して半導体チップの気密封止を行う半導体集積回路装置
において、キャップをパッケージ基板に半田付けする際
の半田のはみ出しによる外観不良を防止することのでき
る技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
本願の一発明は、半導体チップを実装したパッケージ基
板の主面にキャップを半田付けして前記半導体チップを
気密封止したパッケージ構造を備え、前記パッケージ基
板とキャップとの接合部におけるパッケージ基板または
キャップの少なくとも一方の側壁に沿って半田溜りを設
けた半導体集積回路装置である。
板の主面にキャップを半田付けして前記半導体チップを
気密封止したパッケージ構造を備え、前記パッケージ基
板とキャップとの接合部におけるパッケージ基板または
キャップの少なくとも一方の側壁に沿って半田溜りを設
けた半導体集積回路装置である。
本願の他の発明は、半導体チップを実装したパッケージ
基板の主面にキャップを半田付けして前記半導体チップ
を気密封止したパッケージ構造を備え、前記パッケージ
基板とキャップとの接合部におけるパッケージ基板また
はキャップの少なくとも一方の側壁に沿って半田接合用
メタライズ層を設けた半導体集積回路装置である。
基板の主面にキャップを半田付けして前記半導体チップ
を気密封止したパッケージ構造を備え、前記パッケージ
基板とキャップとの接合部におけるパッケージ基板また
はキャップの少なくとも一方の側壁に沿って半田接合用
メタライズ層を設けた半導体集積回路装置である。
前記第一の発明によれば、パッケージ基板の主面にキャ
ップを半田付けする際に使用する封止用半田の余剰分が
半田溜りに浸入するため、この半田がパッケージの外部
にはみ出すのを防止することができる。
ップを半田付けする際に使用する封止用半田の余剰分が
半田溜りに浸入するため、この半田がパッケージの外部
にはみ出すのを防止することができる。
前記第二の発明によれば、パッケージ基板の主面にキャ
ップを半田付けする際に使用する封止用半田の余剰分が
半田接合用メタライズ層の表面に濡れ広がるため、この
半田がパッケージの外部にはみ出すのを防止することが
できる。
ップを半田付けする際に使用する封止用半田の余剰分が
半田接合用メタライズ層の表面に濡れ広がるため、この
半田がパッケージの外部にはみ出すのを防止することが
できる。
〔実施例１〕
第１図に示すように、本実施例１の半導体集積回路装置
であるチップキャリヤ１は、ＣＣＢバンブ２を介してパ
ッケージ基板３の主面の電極４上にフェイスダウンボン
ディングされた半導体チップ５をキャップ６で気密封止
したパッケージ構造を備えている。キャップ６は、封止
用事ＩＥ７によってパッケージ基板３の主面に半田付け
されている。半導体チップ５の背面（上面）は、伝熱用
半田８によってキャップ６の下面に半田付けされており
、これにより半導体チップ５から発生する熱が伝熱用半
田８を経てキャップ６の表面から外部に放散される構造
になっている。キャップ６の下面には、伝熱用半田８の
濡れ性を向上させるために半田接合用メタライズ層９が
設けられている。
であるチップキャリヤ１は、ＣＣＢバンブ２を介してパ
ッケージ基板３の主面の電極４上にフェイスダウンボン
ディングされた半導体チップ５をキャップ６で気密封止
したパッケージ構造を備えている。キャップ６は、封止
用事ＩＥ７によってパッケージ基板３の主面に半田付け
されている。半導体チップ５の背面（上面）は、伝熱用
半田８によってキャップ６の下面に半田付けされており
、これにより半導体チップ５から発生する熱が伝熱用半
田８を経てキャップ６の表面から外部に放散される構造
になっている。キャップ６の下面には、伝熱用半田８の
濡れ性を向上させるために半田接合用メタライズ層９が
設けられている。
この半田接合用メタライズ層９は、例えばＴｉ／Ｎ ｉ
／ Ａ ｕの複合金属膜で構成されている。半田接合
用メタライズ層９は、半導体チップ５の背面側に設けて
もよく、またキャップ６の下面と半導体チップ５の背面
の両方に設けてもよい。この場合には、複合金属膜とし
て、Ａ ｕ ／ Ｃｒ ／ Ａ ｕ 。
／ Ａ ｕの複合金属膜で構成されている。半田接合
用メタライズ層９は、半導体チップ５の背面側に設けて
もよく、またキャップ６の下面と半導体チップ５の背面
の両方に設けてもよい。この場合には、複合金属膜とし
て、Ａ ｕ ／ Ｃｒ ／ Ａ ｕ 。
Ｃｒ／Ｃｕ／Ａｕ５Ｗ／Ｎ ｉ／Ａｕを使い分ける。
パッケージ基板３の内部には、例えばＷ（タングステン
〉からなる内部配線１０が形成されており、この内部配
線１０を通じてパッケージ基板３の主面の電極４と下面
の電極４とが電気的に接続されている。この下面の電極
４には、チップキャリヤ１をモジュール基板などに実装
する際の端子となるＣＣＢバンブ１１が接合されている
。
〉からなる内部配線１０が形成されており、この内部配
線１０を通じてパッケージ基板３の主面の電極４と下面
の電極４とが電気的に接続されている。この下面の電極
４には、チップキャリヤ１をモジュール基板などに実装
する際の端子となるＣＣＢバンブ１１が接合されている
。
上記パッケージ基板３は、ムライトなどのセラミック材
料で構成されており、キャップ６は、例えば窒化アルミ
ニウム（ＡｆＮ）で構成されている。ＣＣＢバンプ２は
、例えば２重量％程度のＳｎを含有するＰ ｂ ／ Ｓ
ｎ合金（融点＝３２０〜３３０℃程度〉で構成されて
おり、ＣＣＢバンプ１１は、例えば３．５重量％程度の
Ａｇを含有するＳｎ ／ Ａ ｇ合金（融点＝２２０〜
２３０℃程度）で構成されている。封止用半田７および
伝熱用半田８は、例えば１０重量％程度のＳｎを含有す
るＰｂ ／ Ｓ ｎ合金（融点＝２９０〜３００℃程度
）で構成されている。
料で構成されており、キャップ６は、例えば窒化アルミ
ニウム（ＡｆＮ）で構成されている。ＣＣＢバンプ２は
、例えば２重量％程度のＳｎを含有するＰ ｂ ／ Ｓ
ｎ合金（融点＝３２０〜３３０℃程度〉で構成されて
おり、ＣＣＢバンプ１１は、例えば３．５重量％程度の
Ａｇを含有するＳｎ ／ Ａ ｇ合金（融点＝２２０〜
２３０℃程度）で構成されている。封止用半田７および
伝熱用半田８は、例えば１０重量％程度のＳｎを含有す
るＰｂ ／ Ｓ ｎ合金（融点＝２９０〜３００℃程度
）で構成されている。
パッケージ基板３の主面の周縁部およびキャップ６の脚
部の下面には、封止用半田７の濡れ性を向上させるため
に半田接合用メタライズ層９が設けられている。この半
田接合用メタライズ層９は、キャップ側では前記キャッ
プ６の下面に設けられたそれと同じく、Ｔ ｉ ／ Ｎ
ｉ ／ Ａ ｕの複合金属膜で構成されており、パッ
ケージ基板３側ではＷ／Ｎ ｉ ／ Ａ ｕの複合金属
膜で構成されている。
部の下面には、封止用半田７の濡れ性を向上させるため
に半田接合用メタライズ層９が設けられている。この半
田接合用メタライズ層９は、キャップ側では前記キャッ
プ６の下面に設けられたそれと同じく、Ｔ ｉ ／ Ｎ
ｉ ／ Ａ ｕの複合金属膜で構成されており、パッ
ケージ基板３側ではＷ／Ｎ ｉ ／ Ａ ｕの複合金属
膜で構成されている。
本実施例１のチップキャリヤ１は、上記半田接合用メタ
ライズ層９がキャップ６の側壁にも設けられている。第
２図に示すように、この半田接合用メタライズ１１９は
、キャップ６の外壁および内壁の両方に設けられており
、かつそれらの側壁に沿って櫛歯状に配置されている。
ライズ層９がキャップ６の側壁にも設けられている。第
２図に示すように、この半田接合用メタライズ１１９は
、キャップ６の外壁および内壁の両方に設けられており
、かつそれらの側壁に沿って櫛歯状に配置されている。
なお、第２図に示すキャップ６は、第１図に示すキャッ
プ６とは上下の向きが逆になっている。
プ６とは上下の向きが逆になっている。
キャップ６の側壁に沿って半田接合用メタライズ層９を
設けたことによって得られる作用、効果を、チップキャ
リヤｌの気密封止工程に従って説明すれば下記の通りで
ある。
設けたことによって得られる作用、効果を、チップキャ
リヤｌの気密封止工程に従って説明すれば下記の通りで
ある。
すなわち、パッケージ基板３の主面にフェイスダウンボ
ンディングされた半導体チップ５をキャップ６で気密封
止するには、あらかじめキャップ６の脚部の下面に封止
用半田７を被着しておき、この半田７の表面にフラック
スを塗布した後、パッケージ基板３の主面にキャップ６
を被せ、次いで不活性ガス雰囲気を形成したりフロー炉
にて半田７を加熱、再溶融する。このときあらかじめキ
ャップ６の下面（または半導体チップ５の背面）に被着
しておいた伝熱用半田８も同時に加熱、再溶融する。
ンディングされた半導体チップ５をキャップ６で気密封
止するには、あらかじめキャップ６の脚部の下面に封止
用半田７を被着しておき、この半田７の表面にフラック
スを塗布した後、パッケージ基板３の主面にキャップ６
を被せ、次いで不活性ガス雰囲気を形成したりフロー炉
にて半田７を加熱、再溶融する。このときあらかじめキ
ャップ６の下面（または半導体チップ５の背面）に被着
しておいた伝熱用半田８も同時に加熱、再溶融する。
この気密封止工程において、封止用半田７の量が僅かで
も過剰であると、その一部がパッケージ基板３の主面と
キャップ６の脚部の下面との隙間から外部にはみ出して
しまう。ところが、キャップ６の側壁に半田接合用メタ
ライズ層９を設けた本実施例１のチップキャリヤ１にお
いては、第１図に示すように、封止用半田７の余剰分が
再溶融時にキャップ６の側壁の半田接合用メタライズ層
９の表面に濡れ広がる。これにより、封止用半田７のは
み出しによるチップキャリヤ１の外観不良を有効に防止
することができるので、信頼性の高いチップキャリヤ１
を得ることができる。
も過剰であると、その一部がパッケージ基板３の主面と
キャップ６の脚部の下面との隙間から外部にはみ出して
しまう。ところが、キャップ６の側壁に半田接合用メタ
ライズ層９を設けた本実施例１のチップキャリヤ１にお
いては、第１図に示すように、封止用半田７の余剰分が
再溶融時にキャップ６の側壁の半田接合用メタライズ層
９の表面に濡れ広がる。これにより、封止用半田７のは
み出しによるチップキャリヤ１の外観不良を有効に防止
することができるので、信頼性の高いチップキャリヤ１
を得ることができる。
なお、上記の説明では半田接合用メタライズ層９をキャ
ップ６の外壁と内壁の両方に櫛歯状に設けた場合につい
て説明したが、キャップ６の側壁に設ける半田接合用メ
タライズ層９の配置は適宜変更してよい。
ップ６の外壁と内壁の両方に櫛歯状に設けた場合につい
て説明したが、キャップ６の側壁に設ける半田接合用メ
タライズ層９の配置は適宜変更してよい。
また、この半田接合用メタライズ層９をキャップ６の外
壁あるいは内壁のいずれか一方にのみ設けてもよい。
壁あるいは内壁のいずれか一方にのみ設けてもよい。
〔実施例２〕
第３図に示すように、本実施例２のチップキャリヤ１は
、キャップ６の側壁に凹溝１２（半田溜り）を設けてい
る。この凹溝１２は、第４図に示すように、キャップ６
の外壁と内壁の両方に設けられており、かつそれらの側
壁に沿って所定の間隔を置いて配置されている。なお、
第４図に示すキャップ６は、第３図に示すキャップ６と
は上下の向きが逆になっている。
、キャップ６の側壁に凹溝１２（半田溜り）を設けてい
る。この凹溝１２は、第４図に示すように、キャップ６
の外壁と内壁の両方に設けられており、かつそれらの側
壁に沿って所定の間隔を置いて配置されている。なお、
第４図に示すキャップ６は、第３図に示すキャップ６と
は上下の向きが逆になっている。
キャップ６の脚部の下面（第４図では上面）および側壁
には、半田接合用メタライズ層９が設けられている。キ
ャップ６の側壁の半田接合用メタライズ層９は、 凹溝１２の内壁を含めてキャップ６の側壁に沿って帯状
に設けられており、キャップ６の上下方向に沿った半田
接合用メタライズ層９の幅は、キャップ６の上下方向に
沿った凹ａ１２の長さとほぼ一致している。本実施例２
のチップキャリヤ１の上記以外の構成は、前記実施例１
のそれと同じであるため、その説明は省略する。
には、半田接合用メタライズ層９が設けられている。キ
ャップ６の側壁の半田接合用メタライズ層９は、 凹溝１２の内壁を含めてキャップ６の側壁に沿って帯状
に設けられており、キャップ６の上下方向に沿った半田
接合用メタライズ層９の幅は、キャップ６の上下方向に
沿った凹ａ１２の長さとほぼ一致している。本実施例２
のチップキャリヤ１の上記以外の構成は、前記実施例１
のそれと同じであるため、その説明は省略する。
このように、キャップ６の側壁に沿って凹溝１２を設け
た本実施例２のチップキャリヤ１によれば、第３図に示
すように、この凹溝１２が余剰の封止用半田７の溜りと
なり、半田７がパッケージ基板３の主面とキャップ６の
脚部の下面との隙間から外部にはみ出すのを防止する。
た本実施例２のチップキャリヤ１によれば、第３図に示
すように、この凹溝１２が余剰の封止用半田７の溜りと
なり、半田７がパッケージ基板３の主面とキャップ６の
脚部の下面との隙間から外部にはみ出すのを防止する。
これにより、前記実施例１の場合と同様、封止用半田７
のはみ出しによるチップキャリヤ１の外観不良を有効に
防止することができるので、信頼性の高いチップキャリ
ヤ１を得ることができるよ なお、上記の説明では凹溝１２をキャップ６の外壁と内
壁の両方に設けた場合について説明したが、この凹溝１
２をキャップ６の外壁または内壁のいずれか一方にのみ
設けてもよい。
のはみ出しによるチップキャリヤ１の外観不良を有効に
防止することができるので、信頼性の高いチップキャリ
ヤ１を得ることができるよ なお、上記の説明では凹溝１２をキャップ６の外壁と内
壁の両方に設けた場合について説明したが、この凹溝１
２をキャップ６の外壁または内壁のいずれか一方にのみ
設けてもよい。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例１，２に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例１，２に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。
前記実施例２では、半田溜りを凹溝により構成したが、
これに限定されるものではなく、例えばテーパー１３（
第５図）や、曲面部１４（第６図）や、段差部１５ （
第７図〉などによって半田溜りを構成してもよい。
これに限定されるものではなく、例えばテーパー１３（
第５図）や、曲面部１４（第６図）や、段差部１５ （
第７図〉などによって半田溜りを構成してもよい。
また、前記実施例では、キャップの側壁に所定の間隔を
おいて半田溜まり（実施例２）を設けたが、連続して設
けてもよい。
おいて半田溜まり（実施例２）を設けたが、連続して設
けてもよい。
さらに、前記実施例では、キャップの側壁に半田接合用
メタライズ層（実施例１）や半田溜り（実施例２〉を設
けた場合について説明したが、例えば第８図に示すよう
に、パッケージ基板３の中央にキャビティ１６を有する
チップキャリヤにおいては、パッケージ基板３の側壁に
凹溝１２などの半田溜りや、半田接合用メタライズ層を
設けてもよい。
メタライズ層（実施例１）や半田溜り（実施例２〉を設
けた場合について説明したが、例えば第８図に示すよう
に、パッケージ基板３の中央にキャビティ１６を有する
チップキャリヤにおいては、パッケージ基板３の側壁に
凹溝１２などの半田溜りや、半田接合用メタライズ層を
設けてもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となったチップキャリヤに適用した場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、パッケージ基板にキャップを半田付けして半導体
チップの気密封止を行う各種の半導体集積回路装置（例
えば、マルチチップモジュールなど）に適用することが
できる。
明をその背景となったチップキャリヤに適用した場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、パッケージ基板にキャップを半田付けして半導体
チップの気密封止を行う各種の半導体集積回路装置（例
えば、マルチチップモジュールなど）に適用することが
できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
（１）、半導体チップを実装したパッケージ基板の主面
にキャップを半田付けして前記半導体チップを気密封止
したパッケージ構造を備え、前記パッケージ基板とキャ
ップとの接合部におけるパッケージ基板またはキャップ
の少なくとも一方の側壁に沿って半田溜りを設けた本発
明の半導体集積回路装置によれば、パッケージ基板の主
面にキャップを半田付けする際に使用する封止用半田の
余剰分が半田溜りに浸入することにより、この半田がパ
ッケージの外部にはみ出すのを防止することができる。
にキャップを半田付けして前記半導体チップを気密封止
したパッケージ構造を備え、前記パッケージ基板とキャ
ップとの接合部におけるパッケージ基板またはキャップ
の少なくとも一方の側壁に沿って半田溜りを設けた本発
明の半導体集積回路装置によれば、パッケージ基板の主
面にキャップを半田付けする際に使用する封止用半田の
余剰分が半田溜りに浸入することにより、この半田がパ
ッケージの外部にはみ出すのを防止することができる。
これにより、封止用半田のはみ出しによる外観不良を有
効に防止することができるので、信頼性の高い半導体集
積回路装置を得ることができる。
効に防止することができるので、信頼性の高い半導体集
積回路装置を得ることができる。
伐）、半導体チップを実装したパッケージ基板の主面に
キャップを半田付けして前記半導体チップを気密封止し
たパッケージ構造を備え、前記パッケージ基板とキャッ
プとの接合部におけるパッケージ基板またはキャップの
少なくとも一方の側壁に沿って半田接合用メタライズ層
を設けた本発明の半導体集積回路装置によれば、パッケ
ージ基板の主面にキャップを半田付けする際に使用する
封止用半田の余剰分が半田接合用メタライズ層の表面に
濡れ広がることにより、この半田がパッケージの外部に
はみ出すのを防止することができるので、前記（１）の
発明と同様の効果を得ることができる。
キャップを半田付けして前記半導体チップを気密封止し
たパッケージ構造を備え、前記パッケージ基板とキャッ
プとの接合部におけるパッケージ基板またはキャップの
少なくとも一方の側壁に沿って半田接合用メタライズ層
を設けた本発明の半導体集積回路装置によれば、パッケ
ージ基板の主面にキャップを半田付けする際に使用する
封止用半田の余剰分が半田接合用メタライズ層の表面に
濡れ広がることにより、この半田がパッケージの外部に
はみ出すのを防止することができるので、前記（１）の
発明と同様の効果を得ることができる。
第１図は、本発明の一実施例である半導体集積回路装置
の要部破断断面図、 第２図は、この半導体集積回路装置のキャップを示す斜
視図、 第３図は、本発明の他の実施例である半導体集積回路装
置の要部破断断面図、 第４図は、この半導体集積回路装置のキャップを示す斜
視図、 第５図乃至第７図は、本発明のさらに他の実施例である
半導体集積回路装置をそれぞれ示す部分断面図、 第８図は、本発明のさらに他の実施例である半導体集積
回路装置の要部破断断面図、 第９図は、従来技術の要部破断断面図である。 １．２０・・・チップキャリヤ、２，１１，２３．３０
・・・ＣＣＢバンプ、３．２１・・・パッケージ基板、
４．２２・・・電極、５．２４・・・半導体チップ、６
．２５・・・キャップ、７゜２６・・・封止用半田、８
，２８・・・伝熱用半田、９．２７・・・半田接合用メ
タライズ層、１０・・・、２９・・・内部配線、１２・
・・凹溝（半田溜り）、１３・・・テーパー １４・・
・曲面部、 ・段差部、 ・キャビテ
の要部破断断面図、 第２図は、この半導体集積回路装置のキャップを示す斜
視図、 第３図は、本発明の他の実施例である半導体集積回路装
置の要部破断断面図、 第４図は、この半導体集積回路装置のキャップを示す斜
視図、 第５図乃至第７図は、本発明のさらに他の実施例である
半導体集積回路装置をそれぞれ示す部分断面図、 第８図は、本発明のさらに他の実施例である半導体集積
回路装置の要部破断断面図、 第９図は、従来技術の要部破断断面図である。 １．２０・・・チップキャリヤ、２，１１，２３．３０
・・・ＣＣＢバンプ、３．２１・・・パッケージ基板、
４．２２・・・電極、５．２４・・・半導体チップ、６
．２５・・・キャップ、７゜２６・・・封止用半田、８
，２８・・・伝熱用半田、９．２７・・・半田接合用メ
タライズ層、１０・・・、２９・・・内部配線、１２・
・・凹溝（半田溜り）、１３・・・テーパー １４・・
・曲面部、 ・段差部、 ・キャビテ
Claims (1)
- 【特許請求の範囲】 １、半導体チップを実装したパッケージ基板の主面にキ
ャップを半田付けして前記半導体チップを気密封止した
パッケージ構造を有する半導体集積回路装置であって、
前記パッケージ基板とキャップとの接合部におけるパッ
ケージ基板またはキャップの少なくとも一方の側壁に沿
って半田溜りを設けたことを特徴とする半導体集積回路
装置。 ２、前記側壁に沿って凹溝、テーパー、段差部または曲
面部のいずれかを設けたことを特徴とする請求項１記載
の半導体集積回路装置。 ３、半導体チップを実装したパッケージ基板の主面にキ
ャップを半田付けして前記半導体チップを気密封止した
パッケージ構造を有する半導体集積回路装置であって、
前記パッケージ基板とキャップとの接合部におけるパッ
ケージ基板またはキャップの少なくとも一方の側壁に沿
って半田接合用メタライズ層を設けたことを特徴とする
半導体集積回路装置。 ４、前記半田接合用メタライズ層を櫛歯状に配置したこ
とを特徴とする請求項３記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1320923A JPH03181153A (ja) | 1989-12-11 | 1989-12-11 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1320923A JPH03181153A (ja) | 1989-12-11 | 1989-12-11 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181153A true JPH03181153A (ja) | 1991-08-07 |
Family
ID=18126790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1320923A Pending JPH03181153A (ja) | 1989-12-11 | 1989-12-11 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181153A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228451A (ja) * | 1999-02-05 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2003017604A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2020129629A (ja) * | 2019-02-12 | 2020-08-27 | エイブリック株式会社 | 光センサ装置およびその製造方法 |
| JP2021150348A (ja) * | 2020-03-17 | 2021-09-27 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1989
- 1989-12-11 JP JP1320923A patent/JPH03181153A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228451A (ja) * | 1999-02-05 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2003017604A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2020129629A (ja) * | 2019-02-12 | 2020-08-27 | エイブリック株式会社 | 光センサ装置およびその製造方法 |
| JP2021150348A (ja) * | 2020-03-17 | 2021-09-27 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US5329160A (en) | Semiconductor package with metalized portions | |
| CN101030546B (zh) | 电容安装方法 | |
| JP2001176999A (ja) | 電子部品の気密封止方法 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JPH0513603A (ja) | 半導体集積回路装置 | |
| JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0410458A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH06204352A (ja) | 半導体セラミックパッケージ用基体及び蓋体 | |
| JPH0228351A (ja) | 半導体装置 | |
| JPH0529363A (ja) | 配線基板 | |
| JPS63152136A (ja) | 半導体チツプの実装方法 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03142860A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04286145A (ja) | 半導体集積回路装置 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0432253A (ja) | 半導体集積回路装置の実装構造およびそれに用いる実装基板 | |
| JPH05206313A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2003007904A (ja) | 半導体装置 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPS5996742A (ja) | 半田付け方法 | |
| JPH0513608A (ja) | 半導体装置 | |
| JP2001085471A (ja) | 電子部品の実装方法 | |
| JPH04348055A (ja) | 半導体装置及びその製造方法 |