JPH02176473A - 電圧判定回路 - Google Patents
電圧判定回路Info
- Publication number
- JPH02176473A JPH02176473A JP33376388A JP33376388A JPH02176473A JP H02176473 A JPH02176473 A JP H02176473A JP 33376388 A JP33376388 A JP 33376388A JP 33376388 A JP33376388 A JP 33376388A JP H02176473 A JPH02176473 A JP H02176473A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- comparator
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000737 periodic effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電圧判定回路に関し、特に、アナログ電圧が規
格範囲内か否かを離散的に判定する電圧判定回路に関す
る。
格範囲内か否かを離散的に判定する電圧判定回路に関す
る。
し従来の技術］
従来、アナログ電圧のレベルが規格範囲内か否かを判定
する電圧判定回路として第５図に示す回路が知られてい
る。この回路において、信号入力端子１には入力信号■
１が入力され、第１の基準電圧入力端子２には第１の基
準電圧■１１が入力され、第２の基準電圧入力端子３に
は第２の基準電圧Ｖｒ２が入力される。
する電圧判定回路として第５図に示す回路が知られてい
る。この回路において、信号入力端子１には入力信号■
１が入力され、第１の基準電圧入力端子２には第１の基
準電圧■１１が入力され、第２の基準電圧入力端子３に
は第２の基準電圧Ｖｒ２が入力される。
入力信号Ｖｌは、比較器４の正側入力と比較器５の負側
入力に入力されている。基準電圧ＶＢ−１は比較器４の
負側入力に入力され、基準電圧■、２は比較器５の正側
入力に入力されている。比較器４及び５の出力はＡＮＤ
回路６へ入力され、ここで論理積されて判定出力■ｏと
して信号出力端子７から出力される。
入力に入力されている。基準電圧ＶＢ−１は比較器４の
負側入力に入力され、基準電圧■、２は比較器５の正側
入力に入力されている。比較器４及び５の出力はＡＮＤ
回路６へ入力され、ここで論理積されて判定出力■ｏと
して信号出力端子７から出力される。
第５図において基準電圧■ｒｌには入力電圧範囲の下限
電圧を与え、基準電圧Ｖｒ２には入力電圧範囲の上限電
圧を与える。
電圧を与え、基準電圧Ｖｒ２には入力電圧範囲の上限電
圧を与える。
この回路によれば、入力電圧が規格電圧範囲より低い場
合は比較器４の出力がＬ”レベルとなり、また、入力電
圧が規格電圧範囲より高い場合は比較器５の出力が“Ｌ
”レベルとなり、夫々ＡＮＤ回路６を通して出力端子７
をＬ”レベルとし、規格電圧範囲外であることを知らせ
る。
合は比較器４の出力がＬ”レベルとなり、また、入力電
圧が規格電圧範囲より高い場合は比較器５の出力が“Ｌ
”レベルとなり、夫々ＡＮＤ回路６を通して出力端子７
をＬ”レベルとし、規格電圧範囲外であることを知らせ
る。
また、入力電圧が規格電圧範囲内にある場合には、比較
器４及び５の出力は共に“Ｈ”レベルとなり、ＡＮＤ回
路６を通して信号出力端子７をＨ”レベルとして、規格
電圧範囲内であることを知らせる。
器４及び５の出力は共に“Ｈ”レベルとなり、ＡＮＤ回
路６を通して信号出力端子７をＨ”レベルとして、規格
電圧範囲内であることを知らせる。
［発明が解決しようとする課題］
しかしながら、上述した従来の電圧判定回路では、例え
ば、正弦波のピーク値判定回路のように周期的に変動す
るレベルを判定する場合、判定時刻以外の時刻でも連続
した判定が行われるため、合否の判定が難しいという欠
点がある。
ば、正弦波のピーク値判定回路のように周期的に変動す
るレベルを判定する場合、判定時刻以外の時刻でも連続
した判定が行われるため、合否の判定が難しいという欠
点がある。
本発明はかかる問題点に鑑みてなされたものであって、
周期波形に関しても任意のタイミングで連続した判定を
行うことができる電圧判定回路を提供することを目的と
する。
周期波形に関しても任意のタイミングで連続した判定を
行うことができる電圧判定回路を提供することを目的と
する。
［課題を解決するための手段］
本発明に係る電圧判定回路は、入力信号を正側入力とし
第１の基準電圧を負側入力とする第１の比較器と、前記
入力信号を負側入力とし第２の基準電圧を正側入力とす
る第２の比較器と、前記第１の比較器の出力を第１のク
ロック信号でラッチする第１のＤ−フリップフロップ回
路と、この第１のＤ−フリップフロップ回路の出力と前
記第２の比較器の出力とを入力としその論理積を出力す
るＡＮＤ回路と、このＡＮＤ回路の出力を第２のクロッ
ク信号でラッチする第２のＤ−フリップフロップ回路と
を具備し、前記第１．第２のクロック信号を所定のタイ
ミングで入力すると共に、前記第２のＤ−フリップフロ
７１回路の出力を判定出力としたことを特徴とする。
第１の基準電圧を負側入力とする第１の比較器と、前記
入力信号を負側入力とし第２の基準電圧を正側入力とす
る第２の比較器と、前記第１の比較器の出力を第１のク
ロック信号でラッチする第１のＤ−フリップフロップ回
路と、この第１のＤ−フリップフロップ回路の出力と前
記第２の比較器の出力とを入力としその論理積を出力す
るＡＮＤ回路と、このＡＮＤ回路の出力を第２のクロッ
ク信号でラッチする第２のＤ−フリップフロップ回路と
を具備し、前記第１．第２のクロック信号を所定のタイ
ミングで入力すると共に、前記第２のＤ−フリップフロ
７１回路の出力を判定出力としたことを特徴とする。
［作用］
本発明によれば、第１の比較器で入力信号と第１の基準
電圧とを比較し、その結果を第１のクロック信号で第１
のＤ−フリップフロップ回路（以下、Ｄ−ＦＦと略記す
る）にラッチし、更に、第２の比較器で入力信号と第２
の基準電圧とを比較し、その結果と前記第１のＤ−ＦＦ
のラッチ出力との論理積結果を第２のクロック信号で第
２のＤ−ＦＦにラッチするようにしている。従って、第
１、第２のクロック信号を、例えば、周期波形のピーク
タイミングを合わせて交互に与えることにより、周期波
形のピーク値のレベル判定を連続的に行うことができる
。
電圧とを比較し、その結果を第１のクロック信号で第１
のＤ−フリップフロップ回路（以下、Ｄ−ＦＦと略記す
る）にラッチし、更に、第２の比較器で入力信号と第２
の基準電圧とを比較し、その結果と前記第１のＤ−ＦＦ
のラッチ出力との論理積結果を第２のクロック信号で第
２のＤ−ＦＦにラッチするようにしている。従って、第
１、第２のクロック信号を、例えば、周期波形のピーク
タイミングを合わせて交互に与えることにより、周期波
形のピーク値のレベル判定を連続的に行うことができる
。
［実施例］
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の実施例に係る電圧判定回路を示す回路
図である。この回路において信号入力端子１には入力信
号ｖ１が入力され、第１の基準電圧入力端子２には第１
の基準電圧ｖ、、ｌが入力され、更に、第２の基準電圧
入力端子３には第２の基準電圧■ｒ２が入力される。入
力信号Ｖ、は、比較器４の正側入力と比較器５の負側入
力に入力されている。また、基準電圧■ｒ１は比較器４
の負側入力に入力され、基準電圧Ｖｒ２は比較器５の正
側入力に入力されている。比較器４の出力はＤ−ＦＦ８
に入力され、Ｄ−ＦＦ８の出力と比較器５の出力とは、
ＡＮＤ回路６に入力されている。ＡＮＤ回路６の出力は
Ｄ−ＦＦ９へ入力され、このＤ−ＦＦ９の出力が判定出
力として信号出力端子７から出力されるようになってい
る。Ｄ−ＦＦ８のクロック信号ＣＫ、はクロック入力端
子１０を介して与えられ、Ｄ−ＦＦ９クロック信号ＣＫ
２はクロック入力端子１１を介して与えられている。
図である。この回路において信号入力端子１には入力信
号ｖ１が入力され、第１の基準電圧入力端子２には第１
の基準電圧ｖ、、ｌが入力され、更に、第２の基準電圧
入力端子３には第２の基準電圧■ｒ２が入力される。入
力信号Ｖ、は、比較器４の正側入力と比較器５の負側入
力に入力されている。また、基準電圧■ｒ１は比較器４
の負側入力に入力され、基準電圧Ｖｒ２は比較器５の正
側入力に入力されている。比較器４の出力はＤ−ＦＦ８
に入力され、Ｄ−ＦＦ８の出力と比較器５の出力とは、
ＡＮＤ回路６に入力されている。ＡＮＤ回路６の出力は
Ｄ−ＦＦ９へ入力され、このＤ−ＦＦ９の出力が判定出
力として信号出力端子７から出力されるようになってい
る。Ｄ−ＦＦ８のクロック信号ＣＫ、はクロック入力端
子１０を介して与えられ、Ｄ−ＦＦ９クロック信号ＣＫ
２はクロック入力端子１１を介して与えられている。
この回路において、基準電圧ｖｒ１には入力電圧範囲の
下限電圧を与え、基準電圧■ｒ２には入力電圧範囲の上
限電圧を与える。
下限電圧を与え、基準電圧■ｒ２には入力電圧範囲の上
限電圧を与える。
第２図は本実施例の回路の動作時のタイムチャート図で
ある０図中、時刻１．乃至ｔ２では基準電圧Ｖ ｙ １
から下限電圧が印加され、比較器４で比較判定が行われ
る。時刻ｔ３乃至ｔ４では同様に基準電圧Ｖｒ２から上
限電圧が印加され、比較器５で比較判定が行われる０時
刻ｔ、でクロック信号ＣＫ１がＤ−ＦＦ８に与えられ、
比較器４での判定結果がＤ−ＦＦ８にラッチされる。ま
た、時刻ｔ６でクロック信号ＣＫ ２がＤ−ＦＦ９に与
えられ、比較器５の判定結果と時刻ｔ５での判定結果と
のＡＮＤ結果がＤ−ＦＦ９ヘラツチされる。もし入力電
圧ｖＩが規格電圧範囲であれば、出力端子１１からＨＩ
Ｉレベルが得られる。
ある０図中、時刻１．乃至ｔ２では基準電圧Ｖ ｙ １
から下限電圧が印加され、比較器４で比較判定が行われ
る。時刻ｔ３乃至ｔ４では同様に基準電圧Ｖｒ２から上
限電圧が印加され、比較器５で比較判定が行われる０時
刻ｔ、でクロック信号ＣＫ１がＤ−ＦＦ８に与えられ、
比較器４での判定結果がＤ−ＦＦ８にラッチされる。ま
た、時刻ｔ６でクロック信号ＣＫ ２がＤ−ＦＦ９に与
えられ、比較器５の判定結果と時刻ｔ５での判定結果と
のＡＮＤ結果がＤ−ＦＦ９ヘラツチされる。もし入力電
圧ｖＩが規格電圧範囲であれば、出力端子１１からＨＩ
Ｉレベルが得られる。
この回路によれば、入力電圧Ｖｌが正弦波等の周期波形
であるときは、クロック信号ＣＫ、、ＣＫ２をそのピー
クタイミングに合わせて同じ周期で入力することにより
ピーク値等の判定ができる。
であるときは、クロック信号ＣＫ、、ＣＫ２をそのピー
クタイミングに合わせて同じ周期で入力することにより
ピーク値等の判定ができる。
第３図は本発明の第２の実施例を示す回路図である。こ
の回路は第１図における基準電圧入力端子２及び３を共
用して一つの基準電圧入力端子１２としたものである。
の回路は第１図における基準電圧入力端子２及び３を共
用して一つの基準電圧入力端子１２としたものである。
この実施例では基準電圧入力端子１２からの基準電圧は
下限電圧と上限電圧との差を振幅とする矩形波状の基準
電圧ｖｒをクロック信号ＣＫｌ、ＣＫ２に同期させて反
転させることにより、上限判定と下限判定とを交互に繰
返し、その判定結果をＤ−ＦＦ８．９にラッチすること
ができる。
下限電圧と上限電圧との差を振幅とする矩形波状の基準
電圧ｖｒをクロック信号ＣＫｌ、ＣＫ２に同期させて反
転させることにより、上限判定と下限判定とを交互に繰
返し、その判定結果をＤ−ＦＦ８．９にラッチすること
ができる。
［発明の効果］
以上説明したように、本発明は比較器の出力をラッチす
ることにより、周期波形のピーク値及び直流電圧等の電
圧判定を連続して判定できるという効果がある。
ることにより、周期波形のピーク値及び直流電圧等の電
圧判定を連続して判定できるという効果がある。
第１図は本発明の実施例に係る電圧判定回路を示す回路
図、第２図は第１図の回路の動作を示すタイムチャート
図、第３図は本発明の他の実施例に係る電圧判定回路を
示す回路図、第４図は第３図の動作を示すタイムチャー
ト図、第５図は従来の電圧判定回路を示す回路図である
。 １；信号入力端子、２，３，１２；基準電圧入力端子、
４，５；比較器、６：ＡＮＤ回路、７：信号出力端子、
８．９；Ｄ−ＦＦ、１０，１１；クロック入力端子
図、第２図は第１図の回路の動作を示すタイムチャート
図、第３図は本発明の他の実施例に係る電圧判定回路を
示す回路図、第４図は第３図の動作を示すタイムチャー
ト図、第５図は従来の電圧判定回路を示す回路図である
。 １；信号入力端子、２，３，１２；基準電圧入力端子、
４，５；比較器、６：ＡＮＤ回路、７：信号出力端子、
８．９；Ｄ−ＦＦ、１０，１１；クロック入力端子
Claims (1)
- （１）入力信号を正側入力とし第１の基準電圧を負側入
力とする第１の比較器と、前記入力信号を負側入力とし
第２の基準電圧を正側入力とする第２の比較器と、前記
第１の比較器の出力を第１のクロック信号でラッチする
第１のＤ−フリップフロップ回路と、この第１のＤ−フ
リップフロップ回路の出力と前記第２の比較器の出力と
を入力としその論理積を出力するＡＮＤ回路と、このＡ
ＮＤ回路の出力を第２のクロック信号でラッチする第２
のＤ−フリップフロップ回路とを具備し、前記第１、第
２のクロック信号を所定のタイミングで入力すると共に
、前記第２のＤ−フリップフロップ回路の出力を判定出
力としたことを特徴とする電圧判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33376388A JPH079445B2 (ja) | 1988-12-27 | 1988-12-27 | 電圧判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33376388A JPH079445B2 (ja) | 1988-12-27 | 1988-12-27 | 電圧判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02176473A true JPH02176473A (ja) | 1990-07-09 |
| JPH079445B2 JPH079445B2 (ja) | 1995-02-01 |
Family
ID=18269684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33376388A Expired - Lifetime JPH079445B2 (ja) | 1988-12-27 | 1988-12-27 | 電圧判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079445B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003075019A1 (fr) * | 2002-03-06 | 2003-09-12 | Sanken Electric Co., Ltd. | Circuit de detection du niveau d'un signal c.a. |
| JP2015115685A (ja) * | 2013-12-10 | 2015-06-22 | 株式会社メガチップス | 入力電圧レンジモニタ回路 |
-
1988
- 1988-12-27 JP JP33376388A patent/JPH079445B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003075019A1 (fr) * | 2002-03-06 | 2003-09-12 | Sanken Electric Co., Ltd. | Circuit de detection du niveau d'un signal c.a. |
| CN1323297C (zh) * | 2002-03-06 | 2007-06-27 | 三垦电气株式会社 | 交流信号的电平检测电路 |
| US7271579B2 (en) | 2002-03-06 | 2007-09-18 | Sanken Electric Co., Ltd. | AC signal level detection circuit |
| JP2015115685A (ja) * | 2013-12-10 | 2015-06-22 | 株式会社メガチップス | 入力電圧レンジモニタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH079445B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4573037A (en) | Analog-to digital converter and method | |
| KR100373466B1 (ko) | D/a변환기 | |
| JPH02176473A (ja) | 電圧判定回路 | |
| US4117476A (en) | Digital-to-analog converter | |
| KR100272119B1 (ko) | 펄스폭 변조 회로 | |
| JPH0653794A (ja) | パルス幅変調回路 | |
| JP2712725B2 (ja) | 並列ディジタル信号のラッチ装置 | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| JPH0514150A (ja) | 可変遅延装置 | |
| JPS6212521B2 (ja) | ||
| SU1185584A1 (ru) | Преобразователь длительности периода сигнала в уровень посто нного напр жени | |
| JP2734360B2 (ja) | ディジタル信号リピータ | |
| JPS60142613A (ja) | 波形整形回路 | |
| JPS5926688Y2 (ja) | 信号変換装置 | |
| SU840854A1 (ru) | Генератор функций уолша | |
| JPH03142373A (ja) | ピーク・ホールド回路 | |
| SU1327131A1 (ru) | Функциональный генератор | |
| JPS58144258A (ja) | 全加算回路 | |
| SU1499247A1 (ru) | Измерительный преобразователь квадрата эффективного значени переменного напр жени произвольной формы | |
| JPS62254072A (ja) | 多値電圧レベル比較回路 | |
| JPS6143819A (ja) | 位相比較器 | |
| JPH04253446A (ja) | Ｂ／ｕ変換回路 | |
| JPH01189219A (ja) | ディジタル信号の変移点検出回路 | |
| JPS58130675A (ja) | アナログ信号２値化回路 | |
| JPH03110919A (ja) | 波形変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |