JPH02176921A - コンピューターシステムの電力消費を減少させる装置 - Google Patents

コンピューターシステムの電力消費を減少させる装置

Info

Publication number
JPH02176921A
JPH02176921A JP1267935A JP26793589A JPH02176921A JP H02176921 A JPH02176921 A JP H02176921A JP 1267935 A JP1267935 A JP 1267935A JP 26793589 A JP26793589 A JP 26793589A JP H02176921 A JPH02176921 A JP H02176921A
Authority
JP
Japan
Prior art keywords
computer system
signal
flop
flip
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1267935A
Other languages
English (en)
Other versions
JP3260355B2 (ja
Inventor
R Carter Robert
ロバート　リチャード　カーター
Paul M Garner
ポール　エム　ガーナー
Darren J Cepulis
ダーレン　ジェイ　セピュリス
Caroline A Boone
キャロライン　エイ　ブーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Compaq Computer Corp
Original Assignee
Compaq Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22978492&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH02176921(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Compaq Computer Corp filed Critical Compaq Computer Corp
Publication of JPH02176921A publication Critical patent/JPH02176921A/ja
Application granted granted Critical
Publication of JP3260355B2 publication Critical patent/JP3260355B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B19/06—Control of operating function, e.g. switching from recording to reproducing by counting or timing of machine operations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、バッテリー給電式コンピユークーシステムに
関し、特に、該コンピューターシステムの電流消費量を
減少させる回路及び方法に関する。
（従来技術とその問題点） 携帯式コンピューターシステムは普通 の卓上型の又は床置き式のパーソナルコンピューターシ
ステムの能力を急速に進展させつつある。
大量の情報が処理され、多くのアプリケーションプログ
ラムが大きいので、ハードディスク装置が携帯式コンピ
ューターに搭載される様に成って来ている。情報のロー
ド可能にし、且つ、キーディスクを必要とするアプリケ
ーションの使用及び診断プログラムの使用を可能にする
ために、たとえハードディスクが搭載されていても、大
多数の携帯式コンピューターには少な（とも１個のフロ
ッピーディスク装置が組み込まれている。ユーザーと１
例えば本社等の離れた場所との開の通信及び情報転送を
可能にするために変復調装置がしばらくの間携帯式コン
ピューターに搭載された。携帯式コンピューターシステ
ムの表示装置はますます精巧に且つ見易くなって来てい
る。使用される標準的液晶表示装置（ＬＣＤ）のビクセ
ルの総数は、視界角度と同様に、増大しつつある。バッ
クライトの使用は明るさの乏しい環境でのＬＣＤの使用
を可能にし、表示装置の明度比を改善する。これらの改
良された周辺装置を支援し、携帯式コンピューターシス
テムに使用されたマイクロプロセッサの改良された速度
及び能力を支援するために一層複雑な回路が携帯式コン
ピユークーに搭載される様になってきている。
色々な周辺装置及び及び上記の高速回路は作動中に大量
の電流を消費する。そのために、交流電流を使用するこ
との出来ない場所で使用することが出来る様に携帯式コ
ンピューターシステムにバッテリーから給電する時には
利用可能な全ての機能を設けると共に程よいバッテリー
寿命を得ることは非常に困難となっている。ＣＭＯＳ素
子な使えば回路の電流消費を減らすことが出来るが、Ｃ
ＭＯＳ素子を使っても、クロック速度及び使用すること
の出来る回路の性能水準では不十分である。従って１機
能性を落してバッテリー寿命を長くするか、或は機能性
を高くしてバッテリー寿命を短（するか又はバッテリー
駆動を全（止めるかというジレンマが生じる。
この問題を解決するために色々な代案が試みられた０例
えば、ＩＢＭ社のｒＰＣＣｏｎｖｅｒｔｉｂｌｅＪは、
ユーザーが押して該コンピューターシステムを待機モー
ドにすることの出来るスイッチを持っているが、このＰ
ＣＣｏｎｖｅｒｔｉｂｌｅは割合に単純で、現在市販さ
れている物に較べると機能水準が低く、ユーザーの動作
を必要とするので、その用途はユーザーが忘れずに゛そ
のスイッチを押す様な環境に限定された。キーボードの
成る時間作動しなかった後に表示を消すことにより電力
を節約すると共に表示装置の寿命を伸ばす方式が広く使
われた。サーボ情報用のトラックの成る部分のみを使い
、サーボバーストが予想される直前まで読み出しチャネ
ル回路をオフにすることによって制御電子回路の消費す
る電力を減少させるハードディスク装置が開発された。
また、プログラマブルな値をこのハードディスク装置に
設けて、この値により決まる不作動時間後に該ハードデ
ィスク装置の回転停止を許すと共に成るインターフェー
ス回路を除いて他の全てを閉じる様にすることも出来た
。これらの代案は成る救済策にはなったが、上記のジレ
ンマを充分に解決する完璧な解決策ではなく、設計上の
折衷策をなお考慮せざるを得なかった。
（発明の概要） 本発明のバッテリー給電し櫟携帯式コンビエーターシス
テムは、周辺装置の活動を監視して該コンピューターシ
ステムが使用されていない時を確認し、成る長さの不作
動時間後にシステムを停止させて待機モードに入る。こ
の待機モードへの転換はユーザーの動作に依存せず、自
動的に生じる。
該システムは該ハードディスク装置、フロッピーデイ、
スフ装置、キーボード、シリアルボート及びプリンタへ
のアクセスを監視して、該システムが活動しているか否
かを判断する。若しそうならば、アクセスが行なわれる
毎にタイマーを再始動させる。若し該タイマーがゼロま
でカウントダウンすると、システムは不作動状態である
と看做され、ハードディスク装置、フロッピーディスク
装置、ＬＣＤ、及びその他の回路への給電が停止され、
マイクロプロセッサ及びその他の回路部分へのクロック
の供給が停止される。好適な実施例に使用されるＣＭＯ
Ｓ素子はゼロ周波数動作では極僅かの電力を消費するに
過ぎないので、クロックを止めると回路の消費電力が劇
的に減少する。
コンピューターシステムをこの待機モードから脱出させ
るために、ユーザーは覚醒動作を開始させるスイッチを
押す。しかし、電池に残っている電荷が低バッテリー２
と称する所定レベルより低ければ、システムは覚醒しな
い、即ち待機モードから脱しない、これにより、給電量
増大プロセスがバッテリーに残っているエネルギーを消
費した時に機械のデータの消失を防止する。
コンピューターシステムがオンにされた時に不作動時間
タイマーは第１の値にセットされるが、その後にユーザ
ーは該時間値を変更することが出来る。バッテリー電荷
が低バッテリー１と称するレベルに達した時に該時間値
は自動的に低（され、バッテリー電荷が低バッテリー２
に達した時には非常に小さな値にまで低められる。該時
間値は、システムが作動している時にユーザーが待機ス
イッチを押した場合には、非常に短い時間値にセットさ
れる。コンピューターシステムがＡＣアダプター／バッ
テリー充電装置又ははめ合い拡張装置等の交流電流（Ａ
Ｃ）源から給電される時には不作動時間は使用されない
。
この発明は、コンピューターシステムのバッテリー給電
作動時間を大幅に延長し、斯くして充分なバッテリー給
電作動時間を確保しつつ高級な能力及び機能をユーザー
に提供することを可能にするものである。
本発明の一層充分な理解は、添付図面を参照して好適な
実施例に関する以下の詳しい記述を考慮することから得
られよう。
（実施例） 第１図を参照する０文字Ｃは、本発明を取り入れたコン
ピユークーシステムを示す。アドレス及びデータバス２
０は、コンピューターシステムＣ内の主な通信経路であ
る。このアドレス及びデータバス２０には、中央処理装
置又はマイクロプロセッサ２２、メモリー装＠２４、Ｃ
ＭＯＳメモリー兼クロック２６、直接メモリーアクセス
（ＤＭＡ）コントローラ２８シリアルインターフエース
２９、変復調装置３０、フロッピーディスクコントロー
ラ３２、ハードディスクコントローラ３４、並行プリン
ターインターフェース３６、表示コントローラ兼アダプ
ター３８、キーボードインターフェース４０、及びパワ
ー制御論理回路４２を含む多数の装置が取り付けられて
いる。
マイクロプロセッサ又はＣＰＬＩ２２は好ましくはイン
テル社の８０２８６マイクロプロセツサのＣＭＯ５版で
ある。該プロセッサーのＣＭＯＳ版が好ましい理由は、
その作動中の電力消費が少なく、ゼロ周波数クロックで
もデータを失わずに作動することの出来る完全に静的な
素子であることにある。メモリー装置２４は読み出し専
用メモリー（ＲＯＭ）とランダムアクセスメモリー（Ｒ
ＡＭ）とから成る。好適な実施例では該ＲＡＭはそれ自
体の個別の再生回路を持った擬似静的素子であり、低電
力消費モード時に該メモリーに再生信号を供給するため
にコンビニ−クーＣの他の部分を作動させる必要はない
、好ましくは、ＣＭＯＳメモリー２６はそれ自体の独立
したバッテリー４４から給電されるので、決定的に重要
又は有用なシステム構成情報を常時保持することが出来
。
ディスク装置に格納したりコンピューターシステムＣが
オンにされる毎に促したりする必要が無い、シリアルイ
ンターフェース３９は好ましくは非同期インターフェー
スであり、普通の汎用非同期送受信（ｔＪＡＲＴ）装置
と適当な緩衝記憶・レベルシフト回路とを含む、変復調
装置３０も、所要の並列／シリアル変換を行なう適当な
ＵＡＲＴを包含し、且つ、該変復調装置３０が普通の電
話口綿を介して通信することを可能にする所要の信号音
発現・受信回路及び電話回線インターフェースを包含す
る。
フロッピーディスクコントローラ３２はフロッピーディ
スク４６駆動装置にインターフェースする。ハードディ
スクコントローラ３４はハードディスク装置４８に接続
されている。好適な実施例におけるハードディスク装置
４８は、低電力消費の用途に適したものとして従来技術
の項に示した設計のものである０表示コントローラ兼ア
タブクー３８は液晶表示装置（ＬＣＤ）５０に接続され
ている。好適な実施例における５ＣＤ５０はバックライ
トを含む０表示コントローラ兼アダプター３８は、打鍵
入力無しに成る時間が経過した後にＬＣＤ５０を消して
ＬＣＤ５０の寿命を保存し電力消費を減少させる能力を
持っている。好適な実施例においては、表示コントロー
ラ兼アダプター３８は、ＶＧＡ規格と称する規格と両立
する様に設計される０表示コントローラ兼アダプター３
８は、外部の高品質カラーモニターに随意に接続される
様に設計され、従って、該モニターの利用を可能にする
ＲＡＭＤＡＣ又はカラーパレット装置等の所要の回路を
包含する。キーボードインターフェース４０は、ＣＰＵ
２２をキーボード５２に接続し、このキーボードは、キ
ー走査機能及びキーボードインターフェース４０との通
信のための専用マイクロプロセッサを包含していて、パ
ワー制御論理回路４２からパワーダウン信号を受信する
ラインを有する。
パワー制御論理回路４２は、アドレス及びデータバス２
０を監□視して、シリアルボート２９、変復調装置３０
、ハードディスクコントローラ３４、プリンクインター
フェース３６又はキーボードインターフェース４０への
最後のアクセス、又はフロッピーディスクコントローラ
３２への適当なアクセスからの時間を判定する。パワー
制御論理回路４２はＡＣＰＷＲと称するラインの状態を
監視し、このラインは、コンピユークーシステムＣの消
費しているパワーが交流電流源から供給されているのか
、或はコンピューターシステムＣがその内部バッテリー
５４から動作しているのかを示す。パワー制御論理回路
４２は５ＷＮＯ＊ラインと称するラインを監視し、この
ラインは抵抗器５６により高レベルに引き上げられ、待
機スイッチ５８によりグランドに接続されている。信号
又はラインの後の星印は、その信号又はラインが普通の
活動状態の又は真の高レベル状態ではな（て活動状態の
又は真の低レベル信号又はラインであることを示す、待
機スイッチ５８はコンピューターシステムＣを待機モー
ドにし又はコンピューターシステムＣを待機モードから
覚醒させるために瞬間的に閉じられる常開スイッチであ
る。また。
パワー制御論理回路４２はＬＯＷＢＡＴＩ及びＬＯＷＢ
ＡＴ２と称する二つの信号の状態を監視し、該信号は、
バッテリー５４に残っている電荷を監視するバッテリー
電圧論理６０により生成される。若し該電荷が、完全な
充電状態の約１０％の電荷が残っていることを示す第１
の所定レベルより少なければ、これはＬＯＷＢＡＴルベ
ルであり、ＬＯＷＢＡＴＩ信号がこの状態を反映する様
にセットされる。若しバッテリーの放電が続けば、バッ
テリーは結局は第２低エネルギーレベルに達するが、こ
れはＬＯＷＢＡ７２レベルと呼ばれ、ＬＯＷＢＡＴ２信
号がセットされる。ＬＯＷＢＡＴ２レベルには、僅かに
完全充電状態の約５％だけがバッテリー５４に残ってい
る時に到達する。これらのレベル信号は、バッテリーが
空になる前に使用可能な時間に関する警告レベルをユー
ザーに示すと共に、完全パワーレベルで作動することの
当否をコンピューターシステムＣに示すために供給され
る。
パワー制御論理回路４２は数個の出力を有する。二つの
出力はパワー発光ダイオード（ＬＥＤ）６２とバッテリ
ー状態ＬＥＤ６４とを駆動するのに使われる。パワー制
御論理回路４２は、コンピューターシステムＣがオンに
されていて、待機モードではなければ、連続的にパワー
ＬＥＤ６２を駆動する。若しコンピューターシステムＣ
が待機モードで、その低電力消費モードで止められてい
ることを示していれば、パワーＬＥＤ６２からは閃光が
発せられてユーザーに表示が提供される、バッテリーＬ
ＥＤ６４は、バッテリーが充分に充電されている時には
オフであり、ＬＯＷＢＡＴｌ状態が存在する時にはＩＨ
ｚという割合に低速の第１速度で閃光を発し初め、ＬＯ
ＷＢＡＴ２状態が存在する時にはもっと速く１例えば２
Ｈｚの速度で閃光を発する。これらの種々のバッテリー
レベル警告信号は、ユーザーに対して、バッテリーに残
っているエネルギーに関する表示となる。
パワー制御論理回路４２は、数個の電界効果トランジス
タ（ＦＥＴ）６６．６８．７０に接続された一連の出力
を有し、該ＦＥＴは、それぞれ、変復調装置３０．ハー
ドディスク４８及びＬＣＤ５０への給電を制御するため
に使われる。
パワー制御論理回路は５ＬＥＥＰ本信号と称する出力を
有し、これは、５ＬＥＥＰ信号を生成するインバーター
７２に提供される。活動状態の又は真の５ＬＥＥＰ信号
は、コンピューターシステムＣが休眠モード又は待機モ
ードであることを示す、５ＬＥＥＰ信号は、キーボード
５２に接続されて、キーボードの電子回路及びマイクロ
プロセッサを低パワー状態に入らせる。また、５ＬＥＥ
Ｐ信号はＦＥＴ７４にも供給されて、コンピューターシ
ステムＣ内の色々な雑多な回路フロからパワーが除去さ
れる。ＣＰＵ２２及びメモリー２４等の、コンピユーク
ーシステムＣの多（の部分からはパワーは除去されない
ことに注意するべきである。５ＬＥＥＰ信号はメモリー
装置２４に供給され、ＲＡＭをその擬似静的モードに入
らせると共にそれ自身の再生の制御を開始させる。
５ＬＥＥＰ信号は、システムクロックを作動不能にする
のに使われる２人カクロツクＡＮＤゲート７８の入力に
反転されて供給される。結晶８０は、ＣＬＫ信号を生成
するクロック生成回路８２に接続され、この信号は、パ
ワー制御論理回路４２にその内部クロック機能のために
供給されると共にクロックＡＮＤゲート７８の第２人力
に供給される。クロックＡＮＤゲート７８は、ＣＰＵ２
２とコンピユークーシステムＣのその他の部分とがクロ
ック機能のために使うシステムクロックである。斯くし
て、５ＬＥＥＰ信号が高レベル状態である時には、ＡＮ
Ｄゲート７８の出力は低レベル状態で、システムクロッ
クを止めると共に。
コンピューターシステムＣ内のクロックされる０Ｍ０５
回路を極低パワー状態に入らせる。一方、システムクロ
ックを高レベルで止めることが希望される場合には、ク
ロックＡＮＤゲート７８をＯＲゲートと置換して５ＬＥ
ＥＰ信号を直接供給することが出来る。ＣＰＵ２２への
クロック信号を止めることの詳細については、ハリス社
のＡＤＣ２８６ハードウエア参照マニュアル第Ａ−６ベ
ージ　（Ｈａｒｒｉｓ　　Ｃｏｒｐｏｒａｔｉｏｎ　　
ＡＤＣ２８６ＨａｒｄｗａｒｅＲｅｆｅｒｅｎｃｅ　Ｍ
ａｎｕａｌ、　ｐ、Ａ−６）を参照されたい。また、そ
の内容を参照により本書の一部とする。
クロック生成回路８２の生成するＣＬＫ信号は、Ｄ型フ
リップフロップ１００（第２図）のクロック入力に接続
される。フリップフロップ１００へのＤ入力は、２人力
ＮＯＲゲート１０２の出力から供給される。ＮＯＲゲー
ト１０２への入力は、パワー制御論理回路４２の生成す
る５ＬＥＥＰ本信号と、パワー制御論理回路４２に供給
される５ＷＮＯ＊信号とである。ＮＯＲゲート１０２は
、システムが待機モードにある時に待機スイッチ５８が
押されたことを示し且つ受は入れて覚醒処置を開始させ
るのに使われる０両方の信号が低レベル状態で、コンピ
ューターシステムＣが待機モードであることを示してい
る時にユーザーがコンピューターシステムＣを覚醒させ
ることを希望すると、Ｄ入力に存在する低レベル信号は
、ＣＬＫ信号の次の立ち上がりエツジでフリップフロッ
プ１１０のＱ又は非反転出力ヘクロックされる。
フリップフロップ１００の非反転出力はＤ型フリップフ
ロップ１０４のＤ入力に供給される。第２のＤ型フリッ
プフロップ１０４の　クロッキング信号もＣＬＫ信号で
ある。フリップフロップ１００の反転出力及びフリップ
フロ・ンブ１０４の非反転出力は２人力ＮＯＲゲート１
０２への入力である。２人力ＮＡＮＤゲート１０６の出
力は、その活動状態は、長さが待機スイ・ンチ５８が解
放された後のＩ　ＣＬＫ信号サイクルである低レベルパ
ルスであるが、ＡＮＤゲート１０８の１人力に供給され
、その出力は休眠り型フリップフロップ１１０のリセッ
ト入力に加えられる。
休眠フリップフロップ１１０は、パワー制御レジスター
１０９と称するレジスターにおける１ビツトである。パ
ワー制御レジスター１０９は、周辺装置及びシステムの
いずれが給電されるべきかを制御し指示する記憶素子を
包含する。パワー制御レジスター１０９は、コンピュー
ターシステムＣにより読み出し可能であり、コンピュー
ターシステムにより書き込み可能である。パワー制御レ
ジスター１０９を構成する色々な追加の記憶素子は、変
復調り型フリップフロップ１１２、ＲＡＭＤＡＣｄ型フ
リップフロップ１１３、ハードディスクＤ型フリップフ
ロップ１１４、及びＬＣＤＤ型フリップフロップ１１６
である。パワー制御レジスター１０９の全てのフリップ
フロップのＤ入力はバッファー（図示せず）を通してデ
ータバス２０の適当なラインに接続され、クロツキング
入力はＰＷＲＣＴＬＷＲ＊と称する信号に接続されてい
る。ＰＷＲＣＴＬＷＲ＊（３号は書き込み動作がパワー
制御レジスター１０９に向けられたことを示す信号であ
り、上記の色々のフリップフロップへの入力におけるデ
ータが妥当である時に該信号の立ち上がりエツジを使用
することの出来る様な位相を持った信号である。パワー
制御レジスターのフリップフロップの非反転出力は、組
み合わされてＰＷＲＣＴＬデークラインを形成し、）！
ｌ当なバッファー装置（図示せず）を介してシステムの
アドレス及びデータバス２０に接続されている。
得コンピユークーシステムＣが待機モードであり（これ
を眠っていると称することが出来る）、オペレーターが
待機スイッチ５８を押した時には、待機スイッチ５８が
解放されるとＩＣＬＫ信号長さのパルスがＮＡＮＤゲー
ト１０６の出力に生成されて休眠フリップフロップ１１
０のリセット入力に加えられる。このパルスは休眠フリ
ップフロップ１１０の非反転出力をリセットする。休眠
フリップフロップ１１０の非反転出力は２人力ＮＡＮＤ
ゲート１１８の１入力に接続されている、ＮＡＮＤゲー
ト１１８の他方の入力はＬＣＤフリップフロップ１６０
の反転出力に接続されている。休眠フリップフロップ出
力１１０とＬＣＤフリップフロップ１１６出力とのこの
二重接続は、ＬＣＤ５０の給電シーケンスに関連する制
約の故に好適な実施例において使用される。従って、休
眠フリップフロップ１１０の出力が低レベルに転じる時
には、ＮＡＮＤゲート１１８の出力は高レベルに転じ、
従って、Ｄ型フリップフロップ１２０のＤ入力に存在す
る信号は高レベルに転じる。
このフリップフロップ１２０は、インバーター１２２の
生成した反転ＣＬＫ信号によりクロックされる。ＣＬＫ
信号の次の立ち下がりエツジが出現すると、５ＬＥＥＰ
＊信号（これはフリップフロップ１２０の非反転出力で
ある）は高レベルに転じて、コンピューターシステムＣ
が最早待機モードでないことを示す、５ＬＥＥＰ＊信号
はＮＯＲゲート１０２にフィードバックして、ＮＡＮＤ
ゲート１０Ｂの供給したパルスをクリアする。
フリップフロップ１２０の反転出力はＤ型フリップフロ
ップ１２４のＤ入力に接続されているフリップフロップ
１２０の反転出力はＤ型フＪツブフロップ１２４のＤ入
力に接続されている。フリップフロップ１２４へのクロ
ッキング入力はＣＬＫ信号により提供されるので、ＣＬ
Ｋ信号の次の立ち上がりエツジでフリップフロップ１２
４の非反転出力は低レベルに転じる。フリップフロップ
１２４のこの出力は２人力ＯＲゲート１２６の１入力に
接続され、ＯＲゲート１２６の他方の入力はＣＬＫ信号
である。斯（して、フリップフロップ１２４の非反転出
力が低レベルである時には、ＯＲゲート１２６の出力は
ＣＬＫ信号に追従し始め、ＢＣＬＫ信号と呼ばれる。こ
れは、コンピューターシステムＣが待機モードである時
にはパワー制御回路の停止させることの出来る部分も停
止させる様にパワー制御論理回路４２で使われるブロッ
クされたクロック信号又は停止されたクロック信号であ
る。
コンピューターシステムＣが待機モードに入る時には、
好適な実施例ではＬＣＤへの給電がコンピューターシス
テムＣの色々な部分からクロックを除去する前にオフに
されることが好ましいので、ＬＣＤフリップフロップ１
１６の反転出力は高レベル状態である。休眠フリップフ
ロップ１１０の非反転出力は、ＣＰＵ２２のパワー制御
レジスター１０９への次のアクセスで高レベルにセット
され、２人力ＮＡＮＤゲート１１８の両方の人力が高レ
ベルとなり、低レベル信号がフリップフロップ１２０の
入力に与えられる。ＣＬＫ信号の次の立ち下がりエツジ
で５ＬＥＥＰ＊信号は低レベルとなってコンピューター
システムＣが待機モードであることを示し、フリップフ
ロップ１２０の反転出力は高レベルとなり、この出力は
次にフリップフロップ１２４を通してクロックされて、
ＯＲゲート１２６によりパワー制御論理回路４２の他の
部分へのクロックの動作を停止させる。
ＲＡＭＤＡＣフリップフロップ１１３の非反転出力はＯ
Ｒゲート１２８の１入力に供給される。ＯＲゲート１２
８への第２の入力はＡＣＰＷＲ信号であり、これはＡＣ
パワーが加えられていることを示す。ＯＲゲート１２Ｂ
の出力は、表示制御アゲブタ−３８内のＲＡＭＤＡＣへ
給電が開始されるべきことを示すＲＡＭＤＡＣＯＮ信号
である。前記した様に、ＬＣＤ表示はカラーではな（、
従ってＲＡＭＤＡＣにより行なわれる所要のカラーパレ
ット参照を行なう必要が無いので、ＲＡＭＤＡＣは好適
な実施例では外部モニターを使用する場合に限って有用
である。従って、ＲＡＭＤＡＣビットがオンにセットさ
れ又はコンピューターシステムＣが外部ＡＣ’［源から
給電されているならば、ＲＡＭＤＡＣはオンに転換され
る。その他の場合にはＲＡＭＤＡＣはオフに転換されて
パワーを節約する。
変復調フリップフロップ１１２の非反転出力はＤ型フリ
・ンブフロツブ１３０のＤ入力に供給される。このフリ
ップフロップへのクロッキング信号は、フリップフロッ
プ１３０に約１３マイクロ秒クロッキング信号を提供す
るＣＬＤ１３μｓと称する信号である。フリップフロッ
プ１３０の出力はＭＯＤＥＭＯＮ信号であり、第２のＤ
型フリップフロップ１３２のＤ入力と２人力ＥＱＵＡＬ
ゲート１３４の１人力とに供給される。ＭＯＤＥＭＯＮ
信号は、変復調装置３０への給電を制御するＦＥＴ６６
に供給される。第２のフリップフロップ１３２もＣＬＫ
ｌ　３μｓ信号によりクロックされ、その非反転出力は
ＥＱＵＡＬゲート１３４の第２の入力に接続されている
。ＥＱＵＡＬゲート１３４の出力は２人力ＮＯＲゲート
１３８の１入力に供給される。ＮＡＮＤゲート１３６の
出力は、ＭＯＤＥＭＲ３Ｔ信号、即ちモデム・リセット
信号と呼ばれる。ＮＡＮＤゲート１３６の第２の入力は
ＲＥＳＥＴ＊信号に接続されており。
これはコンピューターシステムＣ内に存在する主なリセ
ット信号である。ＲＥＳＥＴ＊信号が高レベルであると
すると、モデムフリップフロップｌ１２出力が変化する
時、１３μ秒ＣＬＫ信号の１サイクル分の同高レベルと
なる。斯くして、変復調装置３０がオンに転換された後
に、変復調装置３０がそれ自身を適切に初期化すること
を可能にするリセットパルスが生じる。
ハードディスクフリップフロップ１１４の非反転出力は
ＨＤＩＳＫＯＮ信号であり、ハードディスク装置４８へ
の給電を制御するＦＥＴ６Ｂに接続されている。
休眠フリップフロップ１１０の非反転出力とＬＣＤフリ
ップフロップ１１６の反転出力とはＮＯＲゲート１３８
の２個の入力に供給される。ＮＯＲゲート１３Ｂの出力
はＬＣＤ０Ｎ信号であり、これはＬＣＤ５０への給電を
制御するＦＥＴ７０に接続されている。５ＬＥＥＰ及び
ＬＣＤフリップフロップ出力信号の結合は、ＬＣＤへの
給電が不適切なシーケンスで停止されＬＣＤ５０を損傷
させるかも知れないという危険を防止するためである。
コンピューターシステムＣは並列プリンターインターフ
ェース３６を含む。好適な実施例においては、この並列
ブリンク−インターフェース３６は、ＬＰＴＩＬＰＴ２
、ＬＰＴ３と称する３個の選択可能なアドレスのいずれ
でもアドレス指定することが出来る。これら３個のプリ
ンター位置の選択は、周辺制御レジスターの２ビツト、
即ちＰＣＲ＜６＞及びＰＣＲ＜５＞と称する２ビツトに
対応する２個の信号の状態により決まる。これら２個号
は４；ｌマルチプレクサ１５０のゲート入力に供給され
るが、これは反転出力を有する（第４図）。ＬＰＴｌ＊
信号と称する信号は、マルチプレクサ１５０のゼロチャ
ネル入力に加えられ、好適な実施例においては３ＢＣ−
３ＢＦのアドレスを有するＬＰＴＩプリンターのアドレ
スにアクセスがなされている時に真である。ＬＰＴ２＊
と称する信号は、ボートアドレス３７Ａ−３７Ｆへのア
クセスを示す信号であり、マルチプレクサ１５０の第２
人力に接続されている。ＬＰＴ３＊と称する信号は、ア
ドレス２７８−２７Ｆにアクセスがなされる時に低レベ
ルとなる信号であり。
マルチプレクサ１５０の第３の入力に接続されている。
マルチプレクサ１５０への第４人力は正しベルに接続さ
れている。マルチプレクサ１５０の出力はＰＴＲと称す
る信号であり、高レベルとなって、選択されたプリンタ
ー位置にアクセスがなされていることを示す。ＰＴＲ信
号１５０は４人力ＯＲゲート１５２の１入力に接続され
ている。
この４人力ＯＲゲート１５２の他の１人力は、もう一つ
の４人力ＯＲゲート１５４の出力である。
４人力ＯＲゲート１５４の４個の入力は、ＨＤＩＳＫ信
号、ＭＯＤＥＭ信号、ＵＡＲＴ信号、及びＫＥＹＢＤ信
号である。これらの信号は、それぞれ、ＩＦＯ−ＩＦ７
．２ＦＢ−２ＦＦ、３Ｆ８−３ＦＦ、及び０６０及び０
６４のアドレスへのアクセスを表わす。これらの信号の
いずれか一つが存在する時には、これは、ＣＰＬ１２２
又はその他のバスを制御する装置がこれらの指定された
アドレスの一つにアクセスしているかも知れないことを
示す。
ＦＬＯＰＰＹと称する信号は、一連の３個のＮＯＲゲー
ト１５６．１５８．１６０の１入力に供給される。ＦＬ
ＯＰＰＹ信号は、アドレス範囲３ＦＯ−３ＦＴのアクセ
ス要求を示し、これは。
好適な実施例ではフロッピーディスクコントローラ３２
へのアクセスの全範囲。しかし、両立性上の理由から保
持されなければならなかったコンピューターシステムＣ
に存在する他の制御シーケンスにおける成る特徴の故に
、該範囲内の一つのアドレスは、他の潜在的システム問
題の発生を防止するために割合に頻繁にアクセスされ、
必ずしもシステムの活動を示すアドレスではないので、
非活動状態監視のためには利用することの出来ないアド
レスである。従って、特定の、望ましくないアドレスが
提示されていないと判定するためにＦＬＯＰＰＹ信号を
該アドレスの他のビットと組み合わされなければならな
い。ＦＬＯＰＰＹ信号は最初にＮＯＲゲート１６０によ
りゼロ又は最下位アドレス信号と組み合わされるので、
奇数アドレスへのアクセスは高レベル信号を生じさせ、
この信号はＯＲゲート１５２の１入力に加えられる。
該アドレスの最下位から２番目のビットを表わすＡＤＤ
＜２＞信号はＦＬＯＰＰＹ信号と共にＮ。
Ｒゲート１５８の入力に供給され、４−７の範囲の最下
位１６進数字を有する全てのアドレスが選択される。Ｎ
ＯＲゲート１５８の出力は２人力ＯＲゲート１６２の１
入力に供給され、その出力は４人力ＯＲゲート１５２の
４番目の入力に接続されている。ＯＲゲート１６２の第
２人力は第３のＮＯＲゲート１５６から供給され、この
ゲート１５６の入力はＡＤＤ＜１＞信号又は該アドレス
の最下位から２番目のビットとＦＬＯＰＰＹ信号とであ
り、ＮＯＲゲート１５６の出力は、最下位１６進数字が
０．１．４、又は５であるアドレスが存在する時に限っ
て高レベルに転換する。斯くして、ＮＯＲゲート１５６
．１５８．１６０は、アドレスが３Ｆ２（これは上記の
問題によりアクセスされるアドレスである）である時を
除いて、３ＦＯ−３ＦＴの範囲のアドレスについての高
レベル信号を生成する。
４人力ＯＲゲート１５２の出力は、監視されている装置
の適切なアドレスがアドレスバス２０上に与えられたこ
とを示す。この信号は、２個の２人力ＮＡＮＤゲート１
６４，１６６の各々の１入力に供給される。ＮＡＮＤゲ
ート１６４の第２の入力はｌ１０ＲＤと称する信号であ
り、これは、妥当なＩ１０アドレス空間又はボート読み
出し動作が進行中であることを示す。他方のＮＡＮＤゲ
ート１６６の第２人力は、ｌ１０ＷＲ信号と称する信号
であり、これは、妥当なＩ１０アドレス空間書き込み動
作が進行中であることを示す、これら２個号は、監視さ
れている装置が実際にアクセスされていることを判定す
るためにアドレス指定情報と組み合わせて使用する必要
がある。ＮＡＮＤゲート１６４．１６６の出力はＡＮＤ
ゲート１６８の２人力に供給されるが、このゲート１６
８の出力はＤＥＶＡＣＴ＊信号であり、この信号は、監
視されている装置がアクセスされている時に低レベルで
ある。Ｉ１０制御制御炉アドレス情報より短い時間の間
存在するので、ＤＥＶＡＣＴ＊信号は好適な実施例にお
いてはｌ１０ＲＤ又はｌ１０ＷＲ信号の長さのみ、低い
。
ＤＥＶＡＣＴ＊信号は２人力ＮＡＮＤ’７’−ト２００
（第３図）の１人力に加えられる。ＮＡＮＤゲート２０
０の第２人力はＡＣＴＭＯＮＷＲ＊信号であり、これは
、活動監視時間レジスターに対して書き込み動作が行な
われていることを示す、ＡＣＴＭＯＮＷＲ＊信号はラッ
チ２０２のイネ−ブリング入力にも供給される。ラッチ
２０２へのデータ入力信号はデータバス２０への接続ラ
インから提供されるので、ラッチ２０２は活動監視タイ
マーＴに内蔵されている第１のレジスター又はバッファ
ーである。
ＮＡＮＤゲート２００の出力はＤ型フリップフロップ２
０４のクロック入力に接続されている、Ｄ入力は高レベ
ル信号に接続されているので、ＤＥＶＡＣＴ＊信号が非
活動化されて高レベル状態になり、監視されている装置
へのアクセスがちょうど完了したことを示す毎にフリッ
プフロップ２０４がクロックされる。フリップフロップ
２０４の非反転出力は第２のＤ型フリップフロップ２０
６のＤ入力に接続されている。フリップフロップ２０６
のクロッキング入力はＢＣＬＫ信号により供給される。
フリップフロップ２０６の反転出力は２人力ＡＮＤゲー
ト２０８の１入力に接続されており、このゲート２０８
の出力は第２のラッチ２１０の反転チップイネーブル入
力に接続されている。２個のラッチ２０２及び２１０の
使用により、活動モニタータイマーＴを二重にバッファ
ーすることが可能となる。また、レジスター２１Ｏは、
ラッチ２１０にラッチされている値がゼロでないことを
示す出力を包含する。第２のラッチ２１０へのクロッキ
ング入力信号はＢＣＬＫ信号である。
ＡＮＤゲート２０８の出力は２人力ＯＲゲート２１２の
１人力にも接続されており、その他方の入力はＢＣＬＫ
信号である。ＯＲゲート２１２の出力はフリップフロッ
プ２０４のリセット入力にフィードバックされるので、
ＤＥＶＡＣＴ＊信号が２個のフリップフロップ２０４及
び２０６を通して伝播される毎に、第１のフリップフロ
ップ２０４がクリアされる。
第２のフリップフロップ２０６の反転出力は２人力ＮＡ
ＮＤゲート２１４の１入力に接続されている。ＮＡＮＤ
ゲート２１４の出力はＤ型フリップフロップ２１６のＤ
入力に接続されており、このフリップフロップ２１６の
クロッキング入力はＢＣＬＫ信号により供給される。フ
リップフロップ２１６の反転出力はＡＮＤゲート２１８
の１人力に接続され、ＡＮＤゲート２１８の出力はカウ
ントダウン・タイマー２２０の反転ロード入力に接続さ
れており、これは活動モニタータイマーＴのタイミング
素子のロード可能な部分を成す。
タイマー２２０は、タイマー２００がゼロの値に達した
時を示す出力を有する。ＡＮＤゲート２１８の出力は、
４人力ＮＡＮＤゲート２２２の１人力にも接続されてお
り、このゲート２２２の出力は、ＡＣＴＩＭＥ＊信号と
呼ばれ、装置が活動状態となっていて活動モニタータイ
マーＴがゼロまでカウントしていないことを示す、ラッ
チ２１０の供給す６ＮＯＴＺＥＲＯ信号１１ＮＡＮＤ’
ｙ’−ト２２０の１人力に接続され、タイマーカウンタ
ー２２０かも出力されるＺＥＲＯ信号はＮＡＮＤゲート
２２２の他の入力に供給される。ＮＡＮＤゲート２２２
の４番目の、即ち最後の、入力は、ＩＲＱ１５ＣＬＲと
称する信号であり、これは割り込み要求１５がクリアさ
れたことを示す。ＮＡＮＤゲート２２２への入力は、活
動モニタータイマーＴがゼロでないラッチ２１０の値に
より活動可能にされ、ＡＮＤゲート２１８の出力により
示される様に装置が活動状態ではなく、カウントダウン
・タイマー２２０がゼロカウントで、レベル１５割り込
みがクリアされた時に限って真である。
これは、活動モニタータイマーＴがその値からカウント
ダウンした値により示される様にコンピューターシステ
ムＣが充分な時間の問罪活動状態であった一般的状態で
ある。
Ｉ　ＲＱＩ　５ＣＬＲ信号及びＮ０ＴＺＥＲＯ信号は、
３人力ＡＮＤゲート２２４への２人力として供給される
。ＡＮＤゲート２２４への第３の入力は、５ＳＥＣと称
する信号であり、これはＩＢＣＬＫ信号サイクルの幅を
有するパルスであり、５秒毎に生じる。このパルスはり
ップルカウンタ−２２６により生成され、このカウンタ
ーは、第１の入力としての、所要のパルス幅を作るＢＣ
ＬＫ信号と、第２信号入力として５秒サイクルに分周さ
れる初期クロックサイクルを作るＣＬＫ　ｌ　３μｓ信
号と、ＡＮＤゲート２１８の出力から供給されるリセッ
ト信号とを有する。ＡＮＤゲート２２４の出力は、カウ
ントダウンタイマー２２０のイネーブル入力に供給され
ると共にカウントダウンタイマー２２０へのＢＣＬＫ信
号クロッキング入力に同期化され、カウントダウンタイ
マー２２０は５秒間に僅か１カウントだけ進められ又は
デクリメントされる。第１ラツチ２０２のデータ出力は
並列に第２ラツチ２１０へのデータ入力に接続されてお
り、そのデータ出力はカウントダウンタイマー２２０の
反転データ入力に接続されている。タイマー２２０の反
転データ出力は、活動モニタータイマーＴの値をＣＰＵ
２２に提供するＡＣＴＭＮデータラインと称するライン
又は一連のラインを介してデータバス２０に提供される
。この様にしてＣＰＵ２２は休眠又は待機状態に入る前
に残９ている実際のカウントダウン時間を判定すること
が出来る。
ＡＣＴＩＶＥ＊信号はＮＡＮＤゲート２１４の第２人力
に接続されており、ＡＣＴＩＶＥ＊信号が低レベルに転
換する時には、これはＮＡＮＤゲート２１４の出力を高
レベルに転換させるので、監視されている装置がアクセ
スされた後、２番目のＢＣＬＫ信号立ち上がりエツジで
カウントダウンタイマー２２０は再ロードされ、プロセ
スは再開始され、ＡＣＴＩＭＥ＊信号は高レベル状態に
戻る。ＡＣＴＩＭＥ＊信号のこのパルス幅は、待機モー
ドに入るのが適当な時を判定する割り込みルーチンの実
行を開始するのに必要なレベル１５割り込みを生成させ
るのに充分である。２個のラッチ２０２．２１０及び２
個のフリップフロップ２０６．２１６はＲＥＳＥＴ＊信
号の低レベルによりリセットされる。
斯くして、フリップフロップ２０４．２０６２１６及び
色々な論理ゲート２００．２０８．２１２．２１４．２
１Ｂの組み合わせにより、監視されている装置が活動状
態にされる毎にカウントダウンタイマー２２０をリセッ
トし再トリガーする。例えば、クロッキング信号がフリ
ップフロップ２０４に出現し、これは高レベル信号をフ
リップフロップ２０６のＤ入力に提供し、その反転出力
はＢＣＬＫ信号の次の立ち上がりエツジで低レベルとな
る。フリップフロップ２０６の反転出力のこの低レベル
出力は、第２ラツチ２１０がＢＣＬＫ信号の次の立ち上
がりエツジで再ロードされ、フリップフロップ２１６の
出力がその同じＢＣＬＫ信号エツジで低レベルになるこ
とを可能にする。その後のＢＣＬＫ信号の次の立ち上が
りエツジで、カウントダウンタイマー２２０は再ロード
され、従ってカウントダウン・プロセスが再開される。
ＡＣＴＩＶＥ＊信号は２人力ＮＯＲゲート２５６（第５
図）の１入力に加えられる。このＮＡＮＤゲート２５０
の出力はＤ型フリップフロップ２５２のＤ入力に接続さ
れている。フリップフロップ２５２はＢＣＬＫ信号によ
りクロックされる。フリップフロップ２５２の非反転出
力は割り込み要求レジスターの活動状況ビットであって
、Ｉ　ＲＱＤＡＴＡ＜７−０＞ライン及び適当なバッフ
ァーによりプロセッサーに提供される。フリップフロッ
プ２５２の非反転出力はフリップフロップ２５４のＤ入
力にも供給され、このフリップフロップ２５４もＢＣＬ
Ｋ信号によりクロックされる。第１フリツプフロツプ２
５２の反転出力はＮＡＮＤゲート２５０の第２人力に接
続され且っＮＯＲゲート２５６の第１人力に接続されて
いる。
この接続により、最初のパルスがＡＣＴＩＶＥ＊信号で
受信された後フリップフロップ２５２のＤ入力は高レベ
ルに留まるので、コンピューターシステムＣの活動状況
を随時判定することが出来る、第２のフリップフロップ
２５４の出力はＮＯＲゲート２５６の第２人力に供給さ
れ、その出力は６人力ＮＯＲゲート２５８の１入力に接
続されている。２人力ＮＯＲゲート２５６の出力は、Ｉ
ＢＣＬＫ信号サイクルの長さを有するパルスである、こ
の様にして、非活動状態タイムアウトに達してＩＲＱＩ
５ＲＥＱ信号を発生させる時には短いパルスが形成され
てＮＯＲゲート２５８に供給される。
ＮＯＲゲート２５８への入力が６個あることから分かる
様に、ＩＲＱ１５ＲＥＱ信号を生成する複数の方法があ
る。それらの方法が好適な実施例には設けられていて、
コンピューターシステムＣがパワー使用に関する色々な
出来事及びスイッチの状態を知って適当な時間間隔でユ
ーザーに知らせることが出来る様になっている０例えば
、ＡＣＰＷＲ＊信号がＤ型フリップフロップ２６０のＤ
入力に供給され、そのクロッキング信号はＢＣＬＫ信号
である。フリップフロップ２６０の非反転出力はＤ型フ
リップフロップ２６２のＤ入力と、２人力ＸＯＲゲート
２６４の１入力とに接続されている。ＸＯＲゲート２６
４への第２人力は第２フリ・ンブフロップ２６２の非反
転出力により提供され、このフリップフロップはＢＣＬ
Ｋ信号によってクロックされる。斯くして、ＸＯＲゲー
ト２６４の出力はＩ　ＢＣＬＫ信号サイクルの長さのパ
ルスであり、このパルスは、ＡＣパワーの状態が変化し
た時に生じてＮＯＲゲート２５８に供給されてＩ　ＲＱ
Ｉ　５ＲＥＱ信号を発生させる。ＡＣＰＷＲ＊信号の状
態は、格納されると共に、フリップフロップ２６０の反
転出力によりＩ　ＲＱＤＡＴＡラインに送られる。斯く
して、ＮＯＲゲート２５８は、例えばＡＣアダプターが
設けられ又は除去された時など、ＡＣパワー状況の変化
をコンピューターシステムＣが気付くのを可能にするた
めに利用される。これによりコンピューターシステムＣ
は、バッテリー給電による動作に入り、従ってパワー節
約モードが適当となる時に気付（ことが出来る。この動
作は、コンピューターシステムＣの動作シーケンスのフ
ローチャートい一層詳しく示されている。
ＬＯＷＢＡＴＩ及びＬＯＷＢＡＴ２信号を使用するため
に同様のフリップフロップ回路がある、そこで、ＮＯＲ
ゲート２５８への２人力は、コンピューターシステムＣ
がバッテリー充電状況をＬＯＷＢＡＴＩ又はＬＯＷＢＡ
Ｔ２へ、又はこれらの状況に、変化させた時を示す。実
際のＬＯＷＢＡＴ信号は第１のＤ型フリツブフロフブ２
９０及び該列の２９２によりラッチされ、非反転出力は
Ｉ　ＲＱＤＡＴＡラインに供給される。第２のＤ型フリ
ップフロップ２９４及び２９６はＢＣＬＫ信号により閉
成される様に成っており、Ｄ入力は先行のフリップフロ
ップ２９０及び２９２の非反転出力に接続されている。
フリップフロップ２９０．２９２及び２９４．２９６の
非反転出力はＸＯＲゲート２９７及び２９８への入力で
あり、その出力は、レベル１５割り込みをトリガーする
のに必要な信号を生成するＮＯＲゲート２５８に接続さ
れている。
５ＳＥＣ信号は、出力がＮＯＲゲート２５８に接続され
たＡＮＤゲート２６６により、ラッチされたＬＯＷＢＡ
Ｔ２及びＬＯＷＢＡＴＩ信号と組み合わされて、コンピ
ューターシステムＣがＬＯＷＢＡＴ２状態である時には
、５秒毎にレベル１５割り込みが受信されて、ユーザー
は、ＬＯＷＢＡＴ２状態であってバッテリー５４に残っ
ているエネルギーは非常に僅かであることを知ることが
出来る。
ＮＯＲゲート２５８への最後の入力は５ＬＥＥＰ本信号
及び５ＷＮＯ＊信号に基づ（、これらの信号に組み合わ
せは、コンピューターシステムＣが活動状態である時に
ユーザーが待機スイッチ５８を押したこと、及び、ユー
ザーの要求に基づいてコンピューターシステムＣが非活
動状態又は待機状態に入ろうとしていることとを示すの
に使われる。５ＬＥＥＰ＊信号はＤ型フリップフロップ
２６８のＤ入力に供給され、５ＷＮＯ＊信号はクロッキ
ング入力に供給される。この様にして、５ＬＥＥＰ＊信
号が高レベルで、コンピューターシステムＣが活動状態
であることを示していれば、待機スイッチが押されると
、高レベル状態が非反転出力に生成されフリップフロッ
プ２６８の非反転出力に送られ、これは次のＤ型フリッ
プフロップ２７０のＤ入力に接続される。第２のフリッ
プフロップ２７０へのクロッキング信号はＢＣＬＫによ
り提供される。フリップ２０ツブ２７０の非反転出力は
Ｉ　ＲＱＤＡＴＡラインに提供され、ＣＰＵ２２により
中断される待機スイッチ信号であると看做される。フリ
ップフロップ２７０の反転出力はＮＯＲゲート２７２の
１人力に供給される。非反転出力は第３のＤ型フリップ
フロップ２７４のＤ入力にも供給され、これはＢＣＬＫ
信号によってクロックされる。フリップフロップ２７４
の非反転出力はＮＯＲゲート２７２の第２人力に接続さ
れていて、ＡＣＴＩＭＥ＊信号に関連する回路と同様に
、長さが１ＢＣＬＫ信号サイクルの短いパルスがＮＯＲ
ゲート２５８に与えられて、コンピューターシステムＣ
を待機モードにするべき旨のユーザー希望を示す。
ＮＯＲゲート２５８の出力はＮＡＮＤゲート２７６の１
入力に接続されており、その出力は■ＲＱ１５Ｄ型フリ
ップラフリップフロップ２フ８接続されている。ＩＲＱ
１５フリップフロップ２７８はＢＣＬＫ信号によりクロ
ックされ、その反転入力はＮＡＮＤゲート２７６の第２
人力に中継される。この様にして、ＮＯＲゲート２５８
がパルスを受信すると、その信号はＩＲＱ１５フリップ
フロップ２７８により検出され、ＩＲＱＩ５フリップフ
ロップ２７８がリセットされるまで中にラッチされる゛
、ＩＲＱ１５フリップフロップ２７８の非反転出力は割
り込みコントローラに供給さ°れるＩＲＱ１５ＲＥＱ信
号であり、このコントローラはＣＰＵ２２にインターフ
ェースされ、割り込み要求の処理をする。
割り込み回路に関連するパワー節約回路に使用されるフ
リップフロップがもう２個残っており、それらはＩＲＱ
１５ＥＮ　　Ｄ型フリップフロップ２８０と、ＩＲＱ１
５ＣＬＲＤ型フリップフロップ２８２とである。ＩＲＱ
１５ＥＮフリップフロップは、そのＤ入力をデータバス
２０から受信し、Ｉ　ＲＱＩ　５ＷＲ＊信号と称する信
号によってクロックされ、この信号は書き込み動作がＩ
ＲＱ１５レジスターに対して行なわれていることを示す
、ＩＲＱ１５レジスターの位置は、読み出し動作中はＩ
ＲＱＤＡＴＡＲＱＤＡＴＡライン号状態を提供し、書き
込み動作中はデータがＩＲＱＩ５ＥＮフリップフロップ
２８０及びＩＲＱ１５ＣＬＲフリップフロップ２８２に
書き込まれることを可能にする。データバス上に存在す
るデータはこの時にラッチされ、ＩＲＱ１５ＥＮフリッ
プフロップ２８０の出力はＩ　ＲＱＤＡＴＡラインに供
給され、Ｉ　ＲＱＩ　５ＥＮ信号となる。
ＩＲＱＩ　５ＥＮ信号によってデータバス２０の他のビ
ット即ちＩ　ＲＱ１５ＣＬＲ信号もクロックされる。こ
の信号の高レベル状態がクロックされる時、Ｉ　ＲＱ１
５ＣＬＲフリップフロップ２８２の非反転出力はＩＲＱ
１５ＣＬＲ信号であり、高レベル状態となってＩ　ＲＱ
ＤＡＴＡラインにフィードバックされＣＰＵ２２により
評価される。
ＩＲＱｌ　５ＣＬＲフリツプフロツプ２８２の反転出力
はＩＲＱＩ５ＣＬＩｌ信号であって、１人力として２人
力ＡＮＤゲート２８４に供給される。
このＡＮＤゲート２８４の残りの入力はＲＥＳＥＴ本信
号であり、この信号はＩ　ＲＱＩ　５ＥＮフリツプフロ
ツプ２８０及びＩＲＱＩ５ＣＬＲフリップフロップのリ
セット入力と、回路のＬＯＷＢＡＴｌ、ＬＯＷＢＡＴ２
及びＡＣＰＷＲ部分の２リツプフロツプとに供給される
。ＡＮＤゲート２８４の出力は、ＩＲＱ１５フリップフ
ロップ２７８をクリアすると共に、活動状態のフリップ
フロップ２５２及び２５４及び待機スイッチフリップフ
ロップ２６８．２７０及び２７４をクリアするのに使わ
れるクリア信号である。
本発明のパワー節約特性を提供する本発明のコンピュー
ターシステムＣに使われる回路の詳しい説明をこれで終
とする。この回路は１本発明のパワー節約機能を行なう
ためにコンピューターシステムＣの読み出し専用記憶ス
ペースに設けられた成る動作シーケンスと関連して使わ
れるものである。
コンピューターシステムＣへの給電が開始される時、給
電開始（パワーオン）シーケンス３゜Ｏ（第６　Ａｌｇ
）が始まる。パワーオンシーケンスの第１ステツプはス
テップ３０２であり、ここで、ｆＲＱＤＡＴＡＲＱＤＡ
ＴＡラインより、コンピューターシステムＣがＬＯＷＢ
ＡＴ２状態であるか否か判定される。若しコンピュータ
ーシステムＣがＬＯＷＢＡＴ２状態であれば、ステップ
３０４に移行し、ここでこの状態についてユーザーに知
らせるために信号音（ビーブ）が１２回発せられ、次に
ステップ３０５に移行し、ここでコンピューターシステ
ムＣを停止させる。従って、コンピューターシステムＣ
がＬＯＷＢＡＴ２状態である時には、この状態から脱す
るまでは該システムを使用することは出来ない、このよ
うにされる理由は、コンピューターシステムＣの顕著な
活動を許すのに充分なエネルギーがバッテリー５４に残
っておらず、データを失う可能性が許されないと推定さ
れるからである。
若しコンピューターシステムＣがＬＯＷＢＡＴ２状態で
なければ、ステップ３０２からステップ３０６へ移行し
て、ここでシステムをパワーアップすることに関連する
他の活動が行なわれる。
この所要の活動がなされた後、ステップ３０８に移行し
て、ここで、ＣＭＯＳ　　ＲＡＭ２６に内蔵されている
値が妥当であるか否か判定される。０ＭＯ５ＲＡＭ２６
は、システムＣの構成に関する成る値を内蔵するために
使われるものであり、それは、コンピユークーシステム
Ｃがこの情報をユーザーに訪ねずに済ますことを可能に
し又はディスクに内蔵されたファイルに情報を格納する
ことを可能にするものである。若しＣＭＯ３情報が妥当
であれば、ステップ３１０に移行し、ここでコンピユー
クーシステムＣはパワー節約機能を発動するべきか否か
判定する。パワー節約システムの所望の初期状態を示す
のに使われる２個のビットが、コンピューターシステム
Ｃ内のレジスターに内蔵される。使用可能な三つの状態
は、パワー節約オン状態、パワー節約オフ状態及びパワ
ー節約自動状態である。パワー節約オン状態では本発明
のパワー節約技術が常時使用される。パワー節約オフ状
態では、該パワー節約技術は使用されない、好適な初期
状態はパワー節約自動状態であり、この状態は、ブーテ
ィング動作［ｂｏｏｔｉｎｇｏｐｅｒａｔｉｏｎｓｌ後
にどのオペレーティングシステムが機械の動作を制御す
ることになるかをコンピューターシステムＣが判定する
ことが出来る様にするために使われる。従って、自動状
態でのパワー節約は、成るオペレーティングシステムが
使用される時には作動可能とされ、他の成るオペレーテ
ィングシステムが使われる時には働かない。これにより
、動作の柔軟性が最大となる。
若しコンピューターシステムＣがステップ３１Ｏにおい
てパワー節約オン状態が選択されていると判定すれば、
ステップ３１２に移行し、ここでパワー節約モードが作
動可能にされ、システム非活動状態タイマー又は活動モ
ニタータイマーＴがＣＭＯＳ　２６から得られる値でセ
ットされる。
次にステップ３１４に移行する。
ステップ３１０においてパワー節約モードを常時作動可
能にするべきでないと判定されたならば、ステップ３１
６に進み、ここで、パワー節約機構をオフにするべきか
否かが判定される。若しそうならば、ステップ３１８に
進み、ここで、後の動作に使われるべきパワー節約オフ
フラグをセットし、次にステップ３１４に進む、若しス
テップ３１６においてパワー節約オフ状態が選択されな
かったならば、又は０ＭＯ５が妥当でないとステップ３
０８で判定されたならば、ステップ３２０に進み、ここ
でコンビニ−クーシステムＣは自動遅延カウンターを充
分な時間（一般には７０−８５秒）にセットするので、
パワーアップルーチン及びオペレーティングシステムの
残りの部分が実行され且つロックされ、その時間後に割
り込みが生成される。これにより、オペレーティングシ
ステムをコンピューターシステムＣに組み込んでコンピ
ューターシステムＣの動作の制御を開始させるのに充分
な時間が得られる。若しそのオペレーティングシステム
が自動遅延割り込み要求が配置されているＲＯＭ記憶場
所へのアクセスを許さなければ、その選択された割り込
みへの適切な入口は得られず、パワー節約機能は作動可
能にされない、またステップ３２０において、ＩＲＱ１
５レジスターへの適切な値の書き込みによってＩＲＱ１
５がクリアされ作動不能にされるｌ後にステップ３２０
においてシステム非活動状態タイマ−Ｔは省略時の値に
セットされる。
次にステップ３２０からステップ３１４に進み、ここで
コンピューターシステムＣは該コンピューターシステム
がバッテリー５４から給電されているか否か判定する。
若しそうならば、ステップ３２２に進み、ここでＣＭＯ
Ｓ　２６が妥当であるか否かの第２の検査を行なう、若
しそうならば、ステップ３２４（第６Ｂ図）に進み、こ
こでシステム非活動状態タイマーＴは、ＣＭＯＳ　２６
に内蔵されている値にセットされる。若しＣＭＯＳ２６
が妥当でなければ、ステップ３２６に進み、ここでシス
テム非活動状態タイマーＴは省略時の値にセットされる
。次にステップ３２６からステップ３２８へ進む。
若しステップ３１４においてシステムがバッテリーから
給電されていないと判定されたならば、即ち、ＡＣアダ
プター又は外部ベース装置から給電されていると判定さ
れたならば、ステップ３１４かもステップ３３０へ進み
、ここで、外部電源から給電されている時にはパワーを
節約する必要が無く、ラッチ２１０のゼロの値がＡＣＴ
　Ｉ　ＶＥ本信号のアサートを阻止するという理由から
システム非活動状態タイマーはゼロにセットされる、ス
テップ３３０からステップ３２８に進み、ここで他の所
要のパワーアップ及び自己試験活動が行なわれる０次に
ステップ３２８からステップ３３１へ進み、ここでコン
ピューターシステムＣは、ＬＯＷＢＡＴ２状態が存在す
るか否かの第２の判定を行なう、若しそうならば、ステ
ップ３３２へ進み、ここでユーザーは、ＬＯＷＢＡＴ２
状態が存在することを意味する可聴信号としての１２回
の信号音で再び促される０次に、記憶媒体からオペレー
ティングシステムをロードするブーツシーケンスの始ま
りであるステップ３３４へ進む。
若しコンピューターシステムＣがＬＯＷＢＡＴ２状態で
なければ、ステップ３３１からステップ３３６へ進み、
ここで、コンピューターシステムＣがＬＯＷＢＡＴＩ状
態であるか否かを見る試験が行なわれる。若しそうなら
ば、ステップ３３８へ進み、ここで信号音が６回発せら
れ、これによりユーザーはＬＯＷＢＡＴｌ状態とＬＯＷ
ＢＡＴ２状態とを音で聞き分けることが出来る。次にス
テップ３３８からステップ３３４へ進むが、これは、コ
ンピューターシステムＣがＬＯＷＢＡＴｌ状態でなけれ
ばステップ３３６から進む場所でもある。次にコンピュ
ーターはブーツアップを開始してオペレーティングシス
テムをロードする。
若し選択されたパワー節約モードが自動モードであった
ならば、ステップ３２０においてタイマーが自動遅延割
り込み時間でセットされ、結局は自動遅延割り込みが生
じる。若しその時に機械を制御しているオペレーティン
グシステムがコンピューターシステムＣの適切なルーチ
ンを内蔵した読み出し専用メモリ一部分へのアクセスを
許すオペレーティングシステムであれば、自動遅延割り
込みシーケンス３４０（第６Ｃ図）に進む、シーケンス
３４０ではＩＲＱ１５がステップ３４２で作動可能にさ
れたか否かをコンピューターシステムに判定させること
から制御が開始される。若しＩＲＱ１５が作動可能にさ
れていれば、これは、パワー節約モードが既に活動状態
で割り込みを引き起こし、従って活動のために認められ
ることを示す、若しＩＲＱ１５が作動可能にされていれ
ば、ステップ３４４へ進み、ここから、割り込みされた
シーケンスへ戻る。若しＩＲＱ１５がステップ３４２で
作動可能にされなければ、ステップ３４６へ進み、ここ
で、所望のパワー節約モードがオフであるか否か判定さ
れる。若しそうならば、ステップ３４４へ進んで戻る。
若しパワー節約モードがオフでなければ、ステップ３４
６から３４８へ進み、ここでパワー節約を発動するべき
時であるか否かを見る判定がなされる。若しそうでなけ
れば、ステップ３４４へ進む、若しその時であれば、ス
テップ３５０へ進み、ここでＩＲＱＩ５が作動可能にさ
れ、Ｉ　ＲＱｌ　５ＤＡＴＡライン又は状況値が後に使
用されるべく保存される０次にステップ３４４へ進み、
動作は割り込みされたシーケンスへ進む。
非活動状態タイマーがタイムアウトして待機モードに入
るのが適当である時、又は電源、バッテリー状態、又は
待機状態を求めるユーザーの要求などのパワー節約に関
する色々なパラメータの一つが生成された時には、レベ
ル１５割り込み又はＩＲＱ１５が要求され、ＩＲＱ１５
割り込みシーケンス４００が行なわれる。好適な実施例
はこの目的でＩＲＱ１５を使うが、その理由は、それが
一般には定義された割り込みではなく、従ってアプリケ
ーションソフトウェアとの最小限の数の矛盾で利用する
ことが出来るものであるからである。ＩＲＱ１５シーケ
ンス４００はステップ４０２から始まり、ここでコンピ
ューターシステムＣはＩＲＱ１５状況値をＩ　ＲＱＤＡ
ＴＡラインから読み出し、古いＩＲＱ１５状況値をメモ
リーの保存されている記憶場所から検索する。ステップ
４０２からステップ４０４へ進み、ここでＩＲＱレジス
ターに対して書き込み動作が行なわれ、保留のＩＲＱ１
５がクリアされ、作動可能状態に留まる０次にステップ
４０６へ進み、ここでシステムが以前にＡＣ給電されて
いたか否か判定される。
若しそうならば、ステップ４０７に進み、ここでコンピ
ユークーシステムＣがバッテリー給電動作へ転換するか
否か判定される。若し外部電源から給電されていれば、
ステップ４０８へ進み、新旧のＩＲＱ１５状況値が等し
いか否か判定される。
若しそうならば、ステップ４１０へ進み、ユーザーがこ
のシーケンスの実行を開始させた最初の時の後に待機キ
ーを２度目に押すことによって待機要求を取り消したか
否か判定する。若しそうでなければ、ステップ４１４に
進み、ここでコンピューターシステムはバッテリーがＬ
ＯＷＢＡＴ２状態であるか否か判定する。若しバッテリ
ー電荷がＬＯＷＢＡＴ２状態でなければ、ステップ４１
４から復帰ステップ４１２へ移行する。しかし、若しＬ
ＯＷＢＡＴ２状態が存在すれば、ステップ４１６へ進み
、ここで信号音が１２回発せられて、ユーザーにＬＯＷ
ＢＡＴ２状態の存在が知らされる。この経路は５秒間隔
で実行されるが、それは、５秒カウンターがＡＮＤゲー
ト２６６を介してＩＲＱ１５ＮＯＲゲート２５８への１
入力となっていて、コンピューターシステムＣにより直
接判定されるべく　Ｉ　ＲＱＤＡＴＡラインへ供給され
ないからである。
新旧のＩＲＱ１５状況値が若し異なっていれば、ステッ
プ４０８からステップ４１８へ進み、ここで、ＬＯＷＢ
ＡＴｌ状態が変化したか否か判定される。若しそうなら
ば、これは一般にはＬＯＷＢＡＴＩ状態が出現したこと
を示し、そしてステップ４２０へ進み、ユーザーにＬＯ
ＷＢＡＴ１状態の存在を示すために信号音が６回発せら
れ、バッテリー電荷ＬＥＤ６４はｌＨｚの速度で閃光を
発する様にセットされ、システム非活動状態タイマーＴ
は２分の値にセットされる。バッテリーに残っているエ
ネルギーの節約を向上させるために、システム非活動状
態タイマーは、低バッテリー状態が存在する前に使われ
たほぼ１０分という値からこの低い値にセットされる。
ステップ４２０からステップ４２２へ進み、ここから割
り込みされたシーケンスへ戻る。
ＩＲＱ１５状況レジスターのＬＯＷＢＡ７１ビットの状
態が変化していなければ、ステップ４１８からステップ
４２４（第７Ｂ図）へ進む。ステップ４２４において、
コンピューターシステムＣは、ＬＯＷＢＡＴ２ビットの
状態が変化したか否か判定する。若し変化していれば、
ステップ４２６へ進み、ここでコンピューターシステム
Ｃは信号音を１２回出させてユーザーにシステムＣがＬ
ＯＷＢＡＴ２状態に入ったことを知らせ、バッテリー電
荷ＬＥＤ６４は２Ｈｚの速度で閃光を発して事態が緊急
を要することを示す。ステップ４２６においても、シス
テム非活動状態タイマーは非常に短い２０秒の連続する
時間にセットされるので、若し監視されている装置のい
ずれかが２０秒間使用されなければ、システムは自動的
に待機モードに入り、そして、−旦ＬＯＷＢＡＴ２状態
から待機モードに入れば、外部電源を差し込まずに機械
を回復又は再始動させることは不可能になる。この非常
に短い時間が使われる理由は、バッテリーに残っている
エネルギーが非常に僅かであり、色々な周辺装置が相当
に使用されればメモリー内に存在する情報が失われるか
も知れないと推定されるからである。ステップ４２６か
らステップ４２２へ進み、割り込みされたプログラムへ
復帰する。
若しＬＯＷＢＡＴ２ビットが変化していなければ、ステ
ップ４２４からステップ４２８へ進み、ここでＣＰＵ２
２は、待機スイッチ５８がユーザーによって押されたか
否か判定する。若しそうならば、信号音が２回発せられ
て、スイッチが押されたことを確認し、システム非活動
状態時間は１０秒にセットされる。この時にはシステム
は直には非活動状態にはされないので、活動状態である
かも知れない色々な動作を完了させることが出来る。例
えば、ユーザーは、ファイル転送プログラムを開始させ
たり、ユーザーのアプリケーションプログラムから保存
動作を開始させて機械から離れる準備をすることが出来
、そこでユーザーは動作を開始し、待機ボタン５８を押
して立ち去ることが出来る。若しシステムが直ちに待機
モードに入らなければならないならば、データを適当な
媒体に保存することは必要ではないが、若しユーザーが
相当長い時間離れていればデータが失われる可能性があ
る。従って、システムは、最初は、全てのファイル転送
動作が完了するまで待ち、その後に待機モードに入る。
ステップ４３０後、ステップ４２２へ進んで１割り込み
されたプログラムへ復帰する。
若し待機スイッチ５８がステップ４２８で判定された様
に叩かれていなければ、ステップ４３２へ進み、ここで
ＡＣ又は外部パワーがコンピューターシステムＣに加え
られてバッテリーを充電したか否か判定される。若しそ
うならば、最早システムがパワー節約モードでシステム
非活動状態割り込みを受は入れる必要はないので、ステ
ップ４３４においてシステム非活動状態時間はゼロにセ
ットされる。レジスター２１０の説明の際に述べた様に
、ラッチ２１０のＮ０ＴＺＥＲＯ信号が出現して４人力
ＮＡＮＤゲート２２２に１人力として加えられるので、
システム非活動状態ラッチ２０２．２１０にゼロ値が書
き込まれる時には。
このＮＡＮＤゲート２２２の出力は、Ｎ０ＴＺＥＲＯ信
号が低レベルとなるので、高レベルとなる、フリップフ
ロップ２５２．２５４に供給される活動監視事象は無く
、非活動状態割り込みは生成されない、しかし、電源変
換機能及びバッテリー監視機能は活動状態に留まる。ス
テップ４３４が完了した後、ステップ４２２へ戻って、
割り込みされたシーケンスへ戻る。
若しＡＣパワーがステップ４３２で判定された様に加え
られていなければ、ステップ４３６へ進み、ここでＡＣ
パワーが除去されたか否か判定される。若しＡＣパワー
が除去されていれば、これはバッテリーパワー動作が始
まったことを示し、ステップ４３８においてＣＭＯＳ　
２６が妥当であるか否か判定される。若しそうならば、
ステップ４４０において、システム非活動状態時間は０
ＭＯ３値からセットされ、一方、若しステップ４４２で
ＣＭＯＳ２６が妥当でなければシステム非活動状態は省
略時の値にセットされる。ステップ４４０又は４４２か
らステップ４２２へ、更に割り込みされたプログラムへ
進む。
若しＡＣパワーが除去されていなければ、これは非活動
状態タイマーを除いてパワー節約割り込みを引き起こす
ことの出来る全ての可能性を終えたことになり、従って
ステップ４３６からステップ４４４（第７Ｃ図）へ進む
。ステップ４４４において信号音が２回発せられてシス
テム大意モードに移行する寸前であることを示し、非活
動状態レジスターはクリアされ、マスク不可能割り込み
は作動不能にされる。次番こステップ４４６へ進み、こ
こで、適当なコマンドがハードディスクコントローラ３
４へ発せられてハードディスク４８を待機モードにする
。この状態は、ハードディスク４８が適当な態様で回転
速度を落すことを可能にする０次にステップ４４８へ進
み、ここでＬＣＤ５０及びバックライトへの給電が停止
される。
給電停止後、ステップ４５０へ進み、１秒遅延させる。
この時間にハードディスクは回転速度を落すことが出来
る。この１秒の遅延が終った後、ステップ４５２へ進み
、ここでフロッピーディスクコントローラ３２ヘコマン
ドが発せられてフロツビーディスクコントローラ３２の
給電が停止される１次のステップはステップ４５４であ
り、ここで変復調装置３０及びハードディスク４８への
給電が停止され、これによりパワーダウンさせることの
出来るコンピューターシステムＣ内の主な装置への給電
の停止が完了する。次のステップはステップ４５６であ
り、ここでパワー制御レジスターの５ＬＥＥＰビツトが
セットされて、フロッピーディスク装置４６を含む雑多
な回路が給電停止されクロックが止められるという一連
の事象がトリガーされる。
ステップ４５８において多数のノーオペレーション命令
ＣＰＵ２２によって実行される。一連のノーオペレーシ
ョン命令が含まれているので、システムはこの時間中限
定的に停止し、何らかの理由でデータを転送する必要が
あるかも知れない潜在的命令の際には停止しない。ノー
オペレーション命令を実行している時にはこのステップ
４５８の途中でシステムが停止すると仮定される。シス
テムが止まる理由は、ＣＰＵ２２へのクロックが停止さ
れ、従ってＣＰＵ２２は如何なる動作も指令することが
出来ないからである。システムはその時ユーザーが待機
スイッチ５８を叩いて覚醒させる試みをするまで待機モ
ードで、最小電力消費モードであり、これにより第１図
及び第２図に示されている回路に従ってクロックを再始
動させることが出来る。
待機スイッチ５Ｂが叩かれてクロックが首尾よく始動し
た後、一連のノーオペレーション命令はなおステップ４
５８で実行中であり、本当に重大な命令が行なわれるこ
となくシステムは完全に作動し始めることが出来る。斯
くしてシステムが安全に動作を開始して、ノーオペレー
ション命令が完了した後、ステップ４６０においてコン
ピューターシステムＣが現在ＬＯＷＢＡＴ２モードであ
るか否か判定される。若しシステムＣが非常に僅かなエ
ネルギーしか残っていないこのＬＯＷＢＡＴ２状態であ
れば、ステップ４５６へ進み、コンピューターシステム
Ｃは再び待機モードとなる、従って、コンピューターシ
ステムＣは、ＬＯＷＢＡＴ２状態である時には、覚醒し
ない。若し機械を再始動させる試みがＬＯＷＢＡＴ２で
なされたならば、該当する装置に給電するだけのエネル
ギーで残りのエネルギーが消耗され、メモリー２４内に
存在するデータが失われるかも知れない。
ここで、コンピューターシステムＣがＬＯＷＢＡＴ２状
態でないとすると、ステップ４６２に進み、ここで現在
のＩＲＱ１５状況値が保存され、メモリー２４に内蔵さ
れている時刻及び日付がＣＭＯＳ２６内の実時間クロッ
クから更新され、マスク不可能割り込みが作動可能にさ
れる。明らかに成る程度の時間が待機状態中に経過して
いるので時刻を更新する必要があり、システムを適切に
作動させるために適切な時間をシステムに知らせる必要
がある。これは不連続を含むものであることが分かるが
、他の処置よりは好都合であると思われる。
次にステップ４６４に進み、ここで変復調装置３０及び
ハードディスク４８への給電が開始され、その動作が始
まる。ステップ４６６において、フロッピーディスクサ
ブシステムは作動し得る様にリセットされ、ディスク変
更ラインがセットされる。ディスク変更ラインは、フロ
ッピーディスク装置４６内にあったフロッピーディスク
が変更されていて、従って該ディスクに内蔵されている
目録情報及びその他の情報を再確定する必要があるかも
知れないことを示すラインである。待機状態中にユーザ
ーがフロッピーディスクを取替える可能性は大いにあり
、またシステムが待機状態であるので、その交換に気付
かないので、このラインをこのステップでセットしなけ
ればならない。コンピューターシステムＣは、古いフロ
ッピーディスク情報を使って新しいフロッピーディスク
にアクセスしようと試みて誤った結果を招くであろう。
次にステップ４６６からステップ４６８へ進み、ここで
ＬＣＤ及びそのバックライトへの給電が開始される。ス
テップ４７０において、キーボードバッファーがクリア
され、待機シーケンス中にあったかも知れない又は色々
な物への給電により行なわれた打鍵又は？Ａｆ７打鍵が
除去される。またステップ４７０において、システム非
活動状態時間は存在していた最後の値にセットされ１次
にステップ４７２に進んで割り込みされたプログラムに
戻り、斯くして待機シーケンスの動作を完了する。
斯くして、本発明のコンピユークーシステムは、事象に
関連する色々なパワー消費を監視し。
成る変化をユーザーに示し、開始されているシステム装
置が使用されてから適当な時間が経過した後に非活動状
態に入る。
本発明に関する以上の開示及び記述は本発明の例示で、
これを説明するものであり、本発明の精髄から逸脱せず
に寸法、形状、材料、部品、回路素子、結線及び接点、
並びに例示した回路及び構成の詳細及び動作態様を色々
に変更することが出来る。
【図面の簡単な説明】
第１図は、本発明を取り入れたコンピューターシステム
の略ブロック図である。 第２図、第３図、第４図、及び第５図は、第１図のコン
ピューターシステムの一部の詳細な略論理図である。 第６Ａ図、第６Ｂ図、及び第６Ｃ図は、本発明を利用す
るために第１図のコンピューターシステムを準備させる
シーケンスのフローチャートである。

Claims (13)

    【特許請求の範囲】
  1. （１）バッテリー給電式コンピューターシステムの電力
    消費を減少させる装置であって、該コンピューターシス
    テムにおいてアドレス及びデータ情報を伝達するアドレ
    ス及びデータバスと、 前記アドレス及びデータバスを介してアクセスされると
    共に、各々給電停止されることの出来る複数の周辺装置
    と、 アドレスを前記アドレス及びデータバス上に供給するこ
    とによって前記周辺装置にアクセスする手段と、 前記アクセス手段により前記アドレス及びデータバス上
    に供給されたアドレスを解析して前記周辺装置の一つが
    アクセスされているか否か判定して、それを示す信号を
    生成する手段と、 前記分析手段の信号に応答して、前記周辺装置のいずれ
    か一つがアクセスされてからの経過時間を計測する手段
    と、 前記時間が所定量を越えた時に前記周辺装置への給電を
    停止させて減電力消費状態に入る手段とから成ることを
    特徴とする装置。
  2. （２）複数の回路装置への給電を可能にする手段と、 前記時間が所定量を越えた時に前記複数の回路装置への
    給電を不可能にする手段とを更に含むことを特徴とする
    請求項１に記載の装置。
  3. （３）該コンピューターシステムを形成する回路の一部
    へシステムクロックを提供するシステムクロック手段と
    、 前記時間が所定量を越えた時に該回路部分への該システ
    ムクロックを作動不能にする手段とを更に含むことを特
    徴とする請求項１に記載の装置。
  4. （４）該コンピューターシステムが交流電流源から給電
    されている時に前記給電停止手段を作動不能にする手段
    を更に含むことを特徴とする請求項１に記載の装置。
  5. （５）前記給電停止手段により前記周辺装置が給電停止
    された後に前記周辺装置への給電を開始させる手段を更
    に含むことを特徴とする請求項１に記載の装置。
  6. （６）前記給電開始手段は、ユーザーが該源電力消費状
    態から脱することを希望していることを示すために作動
    させることの出来るスイッチを含むことを特徴とする請
    求項５に記載の装置。
  7. （７）該コンピューターシステムのバッテリーエネルギ
    ー残量が所定量より少ない時に前記周辺装置への給電を
    開始させるための前記手段を作動不能にする手段を更に
    含むことを特徴とする請求項５に記載の装置。
  8. （８）ユーザーが希望する時に前記給電停止手段を作動
    不能にする手段を更に含むことを特徴とする請求項１に
    記載の装置。
  9. （９）当初に前記給電停止手段を作動不能にする手段と
    、 オペレーティングシステムが該コンピューターシステム
    の動作を制御することを可能にする手段と、 該オペレーティングシステムが制御を開始した後に該コ
    ンピューターシステムの動作に割り込む手段と、 前記割り込みに応じて、制御中の該オペレーティングシ
    ステムが前記割り込みへの応答を許す時に前記給電停止
    手段を作動可能にする手段とを更に含むことを特徴とす
    る請求項１に記載の装置。
  10. （１０）該コンピューターシステムのバッテリーエネル
    ギー残量が第１の所定レベルより少ない時に前記時間の
    所定量を減少させる手段を更に含むことを特徴とする請
    求項１に記載の装置。
  11. （１１）バッテリーエネルギー残量が第２の所定レベル
    より少ない時に前記時間の所定量を更に減少させる手段
    を更に含み、前記第２の所定レベルは前記第１所定レベ
    ルより低いことを特徴とする請求項１０に記載の装置。
  12. （１２）ユーザーからの信号に応じて前記時間の所定量
    を減少させる手段を更に含むことを特徴とする請求項１
    に記載の装置。
  13. （１３）ユーザーからのコマンドに応じて前記時間の所
    定量を修正する手段を更に含むことを特徴とする請求項
    １に記載の装置。
JP26793589A 1988-10-14 1989-10-13 コンピューターシステムの電力消費を減少させる装置 Expired - Lifetime JP3260355B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/257,954 US4980836A (en) 1988-10-14 1988-10-14 Apparatus for reducing computer system power consumption
US257954 1988-10-14

Publications (2)

Publication Number Publication Date
JPH02176921A true JPH02176921A (ja) 1990-07-10
JP3260355B2 JP3260355B2 (ja) 2002-02-25

Family

ID=22978492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26793589A Expired - Lifetime JP3260355B2 (ja) 1988-10-14 1989-10-13 コンピューターシステムの電力消費を減少させる装置

Country Status (7)

Country Link
US (2) US4980836A (ja)
EP (2) EP0623869B1 (ja)
JP (1) JP3260355B2 (ja)
KR (1) KR970006390B1 (ja)
CA (1) CA1332005C (ja)
DE (2) DE68921405T3 (ja)
ES (1) ES2068900T3 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07200110A (ja) * 1993-12-01 1995-08-04 Advanced Micro Devicds Inc ポータブルコンピュータシステムおよびその電力管理方法
JPH07230347A (ja) * 1994-01-28 1995-08-29 Compaq Computer Corp Ｓｃｓｉディスクドライブパワーダウン装置
US5724591A (en) * 1995-01-27 1998-03-03 Hitachi, Ltd. Multiprocessor system with reduced power mode and improved variation of power demand
US6073195A (en) * 1998-01-26 2000-06-06 Fujitsu Limited Bus controllers ensuring reduced power consumption and stable operation
WO2000077785A1 (fr) * 1999-06-15 2000-12-21 Hitachi, Ltd. Systeme de reproduction et circuit integre
KR100361870B1 (ko) * 1999-01-19 2002-11-23 인터내셔널 비지네스 머신즈 코포레이션 컴퓨터 시스템 내의 주변 장치에 공급되는 전원을제어하는 방법 및 장치
US7064749B1 (en) 1992-11-09 2006-06-20 Adc Technology Inc. Portable communicator

Families Citing this family (245)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5590343A (en) * 1988-12-09 1996-12-31 Dallas Semiconductor Corporation Touch-sensitive switching circuitry for power-up
US5182810A (en) * 1989-05-31 1993-01-26 Dallas Semiconductor Corp. Isolation gates to permit selective power-downs within a closely-coupled multi-chip system
US5227981A (en) * 1989-04-20 1993-07-13 Sanyo Electric Co., Ltd. Initial process system after cutoff of power source and process system at the time of cutoff of power source
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
US5293494A (en) * 1989-06-23 1994-03-08 Kabushiki Kaisha Toshiba Personal computer for setting, in a software setup operation normal/reverse display, connection of an external device, and an automatic display off function
EP0675425B1 (en) * 1989-06-30 1997-12-10 Fujitsu Personal Systems, Inc. A method for reducing power consumed by a computer
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
KR910006834A (ko) * 1989-09-29 1991-04-30 아오이 죠이치 전원회로의 제조건에 의해 휘도를 변경시킬수 있는 디스플레이 제어장치
JP2877378B2 (ja) * 1989-09-29 1999-03-31 株式会社東芝 パーソナルコンピュータ
JPH03119416A (ja) * 1989-10-03 1991-05-21 Toshiba Corp コンピュータシステム
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5247655A (en) * 1989-11-07 1993-09-21 Chips And Technologies, Inc. Sleep mode refresh apparatus
US5201059A (en) * 1989-11-13 1993-04-06 Chips And Technologies, Inc. Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance
US5287525A (en) * 1989-11-29 1994-02-15 Linear Technology Corporation Software controlled power shutdown in an integrated circuit
JPH03171310A (ja) * 1989-11-30 1991-07-24 Toshiba Corp パーソナルコンピュータ
JPH03245180A (ja) * 1990-02-23 1991-10-31 Toshiba Corp パネルディスプレイの輝度制御装置
US5355501A (en) * 1990-03-09 1994-10-11 Novell, Inc. Idle detection system
US6795929B2 (en) * 1990-03-23 2004-09-21 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
EP0448350B1 (en) * 1990-03-23 1996-12-27 Matsushita Electric Industrial Co., Ltd. Hand held data processing apparatus having reduced power consumption
GB9009703D0 (en) * 1990-04-30 1990-06-20 Hewlett Packard Co Computer log-on device
JPH0413179A (ja) * 1990-05-07 1992-01-17 Mitsubishi Electric Corp 表示制御装置
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
DE69133551T2 (de) * 1990-06-18 2007-09-06 Seiko Epson Corp. Flache Anzeigeeinrichtung und Steuereinrichtung für Anzeigeeinheit mit Einschaltverzögerungszeit
JPH04107623A (ja) * 1990-08-28 1992-04-09 Seiko Epson Corp 表示装置
EP0474963A3 (en) * 1990-09-13 1992-04-15 Kabushiki Kaisha Toshiba Computer system having sleep mode function
US5175853A (en) * 1990-10-09 1992-12-29 Intel Corporation Transparent system interrupt
US5410712A (en) * 1990-10-16 1995-04-25 Kabushiki Kaisha Toshiba Computer system equipped with extended unit including power supply
US5237692A (en) * 1990-11-09 1993-08-17 Ast Research Inc. Internal interrupt controller for a peripheral controller
US5280283A (en) * 1990-11-09 1994-01-18 Ast Research, Inc. Memory mapped keyboard controller
US5414860A (en) * 1991-01-29 1995-05-09 International Business Machines Incorporated Power management initialization for a computer operable under a plurality of operating systems
FI88657C (fi) * 1991-02-12 1993-06-10 Nokia Mobile Phones Ltd Foerfarande foer att minska stroemfoerbrukningen i en mobiltelefon
US5566340A (en) * 1991-02-14 1996-10-15 Dell Usa L.P. Portable computer system with adaptive power control parameters
US5987613A (en) * 1991-02-14 1999-11-16 Dell Computer Corporation Portable computer with time-sensitive tri-modal power management switch
US5504907A (en) * 1991-02-14 1996-04-02 Dell Usa, L.P. Power management system with adaptive control parameters for portable computer
US5410711A (en) * 1991-02-14 1995-04-25 Dell Usa, L.P. Portable computer with BIOS-independent power management
US5203003A (en) * 1991-03-28 1993-04-13 Echelon Corporation Computer architecture for conserving power by using shared resources and method for suspending processor execution in pipeline
US5432946A (en) * 1991-04-11 1995-07-11 International Business Machines Corp. LAN server personal computer with unattended activation capability
JP3701965B2 (ja) 1991-05-17 2005-10-05 日本電気株式会社 保護モードマイクロプロセッサ及びハードディスクのための中断／再開機能とアイドルモードの実現
US5446904A (en) * 1991-05-17 1995-08-29 Zenith Data Systems Corporation Suspend/resume capability for a protected mode microprocessor
US5394527A (en) * 1991-05-17 1995-02-28 Zenith Data Systems Corporation Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability
US5303171A (en) * 1992-04-03 1994-04-12 Zenith Data Systems Corporation System suspend on lid close and system resume on lid open
US5652890A (en) * 1991-05-17 1997-07-29 Vantus Technologies, Inc. Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode
GB2256510A (en) * 1991-06-04 1992-12-09 Datatech Enterprises Co Ltd A power controlling device for a micro - computer
JP3096489B2 (ja) * 1991-07-09 2000-10-10 富士通株式会社 ディスク装置
US5414861A (en) * 1991-09-11 1995-05-09 Fujitsu Limited Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time
WO1993007557A1 (fr) * 1991-10-02 1993-04-15 Kabushiki Kaisha Toshiba Appareil electronique controlant automatiquement le courant electrique consomme par des composants en reaction a une duree de fonctionnement introduite par l'utilisateur
JPH05108218A (ja) * 1991-10-11 1993-04-30 Toshiba Corp コンピユータシステム
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
US5842029A (en) * 1991-10-17 1998-11-24 Intel Corporation Method and apparatus for powering down an integrated circuit transparently and its phase locked loop
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
JP3237926B2 (ja) * 1991-12-04 2001-12-10 シャープ株式会社 デジタル電子機器用電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えたデジタル電子機器用電力管理システム
US5832286A (en) * 1991-12-04 1998-11-03 Sharp Kabushiki Kaisha Power control apparatus for digital electronic device
EP0617812B1 (en) 1991-12-17 1998-03-04 Compaq Computer Corporation Apparatus for reducing computer system power consumption
US5369771A (en) * 1991-12-23 1994-11-29 Dell U.S.A., L.P. Computer with transparent power-saving manipulation of CPU clock
JPH05324139A (ja) * 1992-01-16 1993-12-07 Intel Corp Ｍｃｕのパワーダウン制御方式
US5554966A (en) * 1992-01-20 1996-09-10 Pioneer Electronic Corporation Car-stereo with removable control panel, alarm, and power conservation
US5640176A (en) * 1992-01-24 1997-06-17 Compaq Computer Corporation User interface for easily setting computer speaker volume and power conservation levels
GB2264794B (en) * 1992-03-06 1995-09-20 Intel Corp Method and apparatus for automatic power management in a high integration floppy disk controller
US6343363B1 (en) 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
JP3058986B2 (ja) * 1992-04-02 2000-07-04 ダイヤセミコンシステムズ株式会社 コンピュータシステムの節電制御装置
US6193422B1 (en) 1992-04-03 2001-02-27 Nec Corporation Implementation of idle mode in a suspend/resume microprocessor system
US5349668A (en) * 1992-04-15 1994-09-20 International Business Machines Battery operated computer having improved battery monitor and cell reversal protection circuit
US5423045A (en) * 1992-04-15 1995-06-06 International Business Machines Corporation System for distributed power management in portable computers
JP2986299B2 (ja) * 1992-04-15 1999-12-06 インターナショナル・ビジネス・マシーンズ・コーポレイション 周辺装置接続検出システム
JPH0651727A (ja) * 1992-06-04 1994-02-25 Toshiba Corp 表示制御方法及び表示制御装置
US5452434A (en) * 1992-07-14 1995-09-19 Advanced Micro Devices, Inc. Clock control for power savings in high performance central processing units
DE4226704A1 (de) * 1992-08-12 1994-02-17 Becker Autoradio Verfahren zum Betreiben einer Anlage mit mehreren an ein Bus-System angeschlossenen Komponenten und Schnittstellen-Schaltungsanordnung zur Durchführung des Verfahrens
US5389952A (en) * 1992-12-02 1995-02-14 Cordata Inc. Low-power-consumption monitor standby system
US5821924A (en) * 1992-09-04 1998-10-13 Elonex I.P. Holdings, Ltd. Computer peripherals low-power-consumption standby system
US5416726A (en) * 1992-10-06 1995-05-16 Microsoft Corporation Method and system for placing a computer in a reduced power state
JP2737571B2 (ja) * 1992-10-07 1998-04-08 日本電気株式会社 フロッピィ・ディスク・コントローラ
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
JP3313848B2 (ja) * 1992-11-10 2002-08-12 インフィニット テクノロジー コーポレーション ロジックネットワーク
US5339445A (en) * 1992-11-16 1994-08-16 Harris Corporation Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption
US5867720A (en) * 1992-12-14 1999-02-02 Canon Kabushiki Kaisha Printing apparatus and a method therefor, and information processing apparatus and a method therefor
US5335168A (en) * 1993-01-13 1994-08-02 Compaq Computer Corporation Computer system with power-down mode for monitor
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
US5396637A (en) * 1993-03-02 1995-03-07 Hewlett-Packard Company Data processing system with power-fail protected memory module
US5485623A (en) * 1993-03-10 1996-01-16 Hitachi, Ltd. Information processor having high speed and safety resume system
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
US5337285A (en) * 1993-05-21 1994-08-09 Rambus, Inc. Method and apparatus for power control in devices
EP0633518A1 (en) * 1993-05-27 1995-01-11 Picopower Technology Inc. Circuit for generating modular clocking signals
US5488565A (en) * 1993-05-28 1996-01-30 Abb Power T&D Company Inc. Tamper detection methods and apparatus for load management terminals
US5446906A (en) * 1993-06-30 1995-08-29 Intel Corporation Method and apparatus for suspending and resuming a keyboard controller
US5638083A (en) * 1993-07-07 1997-06-10 Chips And Technologies, Inc. System for allowing synchronous sleep mode operation within a computer
US5477476A (en) * 1993-07-14 1995-12-19 Bayview Technology Group, Inc. Power-conservation system for computer peripherals
US5408668A (en) * 1993-07-28 1995-04-18 Tornai; Richard Method and apparatus for controlling the provision of power to computer peripherals
US5428765A (en) * 1993-08-12 1995-06-27 Databook Incorporated Method and apparatus for disabling and restarting clocks
US5440747A (en) * 1993-09-27 1995-08-08 Hitachi America, Ltd. Data processor with control logic for storing operation mode status and associated method
US5412585A (en) * 1993-10-25 1995-05-02 Hamilton; Scott L. Ultrasonic control disk drive system
US5542035A (en) * 1993-10-27 1996-07-30 Elonex Technologies Timer-controlled computer system shutdown and startup
US6061803A (en) * 1993-11-15 2000-05-09 International Microcircuits, Inc. Variable frequency clock for an electronic system and method therefor
US6865684B2 (en) * 1993-12-13 2005-03-08 Hewlett-Packard Development Company, L.P. Utilization-based power management of a clocked device
US5481732A (en) * 1993-12-14 1996-01-02 Shahbazi; Horyeh D. CRT monitor power control unit
JPH07182857A (ja) * 1993-12-24 1995-07-21 Toshiba Corp マイコンシステム
US5706407A (en) * 1993-12-28 1998-01-06 Kabushiki Kaisha Toshiba System for reallocation of memory banks in memory sized order
US5617576A (en) * 1993-12-29 1997-04-01 Intel Corporation Method of slowing down code execution in a microprocessor including an internal cache memory
US5452277A (en) * 1993-12-30 1995-09-19 International Business Machines Corporation Adaptive system for optimizing disk drive power consumption
KR0141675B1 (ko) * 1993-12-30 1998-07-15 김광호 전자 사진 기록장치의 절전 프린팅방법
KR100352045B1 (ko) * 1994-01-10 2002-12-28 선 마이크로시스템즈 인코퍼레이티드 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
EP0666525B1 (en) * 1994-02-04 2001-09-12 Intel Corporation Method and apparatus for control of power consumption in a computer system
US5632038A (en) * 1994-02-22 1997-05-20 Dell Usa, L.P. Secondary cache system for portable computer
FR2717278B1 (fr) * 1994-03-10 1996-06-07 Van Trong Nguyen Alimentation pour l'unité centrale et les périphériques de micro-ordinateurs possédant une logique de gestion du fonctionnement du ventilateur et des tensions de sorties.
KR0130621B1 (ko) * 1994-04-27 1998-04-09 김광호 전자사진 현상 방식 프린터의 절전 프린팅 방법
AU2471395A (en) * 1994-05-10 1995-11-29 Apple Computer, Inc. A method and apparatus for controlling power for subsystems
AU2364095A (en) * 1994-05-12 1995-12-05 Ast Research, Inc. Cpu activity monitoring through cache watching
JP2858542B2 (ja) * 1994-06-03 1999-02-17 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ用ディスク・ドライブの電力消費を節減する方法及び装置
US5481733A (en) * 1994-06-15 1996-01-02 Panasonic Technologies, Inc. Method for managing the power distributed to a disk drive in a laptop computer
US7167993B1 (en) 1994-06-20 2007-01-23 Thomas C Douglass Thermal and power management for computer systems
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US5721934A (en) * 1994-06-29 1998-02-24 Intel Corporation Retrofit external power saving system and method for use
US5513361A (en) * 1994-07-25 1996-04-30 Intel Corporation Method and apparatus for reducing power consumption of a fan in a computer system
US5603038A (en) * 1994-09-07 1997-02-11 International Business Machines Corporation Automatic restoration of user options after power loss
US5630142A (en) * 1994-09-07 1997-05-13 International Business Machines Corporation Multifunction power switch and feedback led for suspend systems
AU3313795A (en) * 1994-10-14 1996-04-26 Compaq Computer Corporation Circuit for placing a cache memory into low power mode in response to special bus cycles
EP0708406B1 (en) * 1994-10-19 2001-09-12 Advanced Micro Devices, Inc. Integrated processor systems for portable information devices
US5585792A (en) * 1994-10-24 1996-12-17 Usar Systems Inc. Enegry-saving keyboard
US20040113794A1 (en) * 1994-10-27 2004-06-17 Dan Schlager Self-locating personal alarm system equipped parachute
JPH08235761A (ja) * 1994-11-17 1996-09-13 Integral Peripherals Inc ディスク駆動装置における電力節減の方法
KR0145653B1 (ko) * 1994-12-01 1998-09-15 김광호 절전기능을 구비한 액정표시장치 구동회로
US5594441A (en) * 1994-12-30 1997-01-14 Psc, Inc. D/A converter with constant gate voltage
US5625569A (en) * 1995-01-23 1997-04-29 Trimmer Engineering, Inc. Low power flow measuring device
JP2892963B2 (ja) * 1995-02-28 1999-05-17 キヤノン株式会社 バッテリ駆動型コンピュータ
US5692197A (en) * 1995-03-31 1997-11-25 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a computer network without sacrificing performance
US5737615A (en) * 1995-04-12 1998-04-07 Intel Corporation Microprocessor power control in a multiprocessor computer system
TW327707B (en) * 1995-05-18 1998-03-01 Motorola Inc Method for producing power consumption in a portable electronic device with a liquid crystal display screen
KR0135453B1 (ko) * 1995-05-18 1998-05-15 김광호 전자사진 현상 방식 화상형성 장치의 전원 절약 방법
JP3075957B2 (ja) * 1995-05-30 2000-08-14 株式会社東芝 コンピュータシステム
JPH08328684A (ja) 1995-05-30 1996-12-13 Toshiba Corp コンピュータシステム
EP0749063A3 (en) * 1995-06-07 1999-01-13 International Business Machines Corporation Method and apparatus for suspend/resume operation in a computer
US5682273A (en) * 1995-06-30 1997-10-28 International Business Machines Corporation Disk drive for portable computer with adaptive demand-driven power management
US5877483A (en) * 1995-07-18 1999-03-02 Dell Usa, L.P. Method and apparatus for automatically implementing computer power on and logon functions using encoded ID card
JP2974950B2 (ja) * 1995-10-26 1999-11-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報処理システム
KR0167648B1 (ko) * 1995-10-10 1999-01-15 김광호 일체형 컴퓨터의 전원 공급 제어 장치 및 그 방법
FR2741487B1 (fr) * 1995-11-17 1998-01-02 Moulinex Sa Procede de commande de puissance d'une charge via un systeme a reglage de phase et dispositif de mise en oeuvre de ce procede
DE19543942B4 (de) * 1995-11-25 2004-04-08 Grundig Ag I.Ins. Statusanzeige für ein Bildschirmsichtgerät
US5744944A (en) * 1995-12-13 1998-04-28 Sgs-Thomson Microelectronics, Inc. Programmable bandwidth voltage regulator
US5740454A (en) * 1995-12-20 1998-04-14 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
US5796992A (en) * 1995-12-20 1998-08-18 Compaq Computer Corporation Circuit for switching between synchronous and asynchronous memory refresh cycles in low power mode
US5721935A (en) * 1995-12-20 1998-02-24 Compaq Computer Corporation Apparatus and method for entering low power mode in a computer system
US5834956A (en) 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5821784A (en) * 1995-12-29 1998-10-13 Intel Corporation Method and apparatus for generating 2/N mode bus clock signals
KR100189781B1 (ko) * 1996-05-07 1999-06-01 윤종용 디스플레이 장치 및 그의 전원공급제어방법
US6115799A (en) * 1996-07-19 2000-09-05 Canon Kabushiki Kaisha Information processing apparatus and associated method for managing a memory using a next fit and for reducing a memory fragmentation problem
US5826067A (en) * 1996-09-06 1998-10-20 Intel Corporation Method and apparatus for preventing logic glitches in a 2/n clocking scheme
US5862373A (en) * 1996-09-06 1999-01-19 Intel Corporation Pad cells for a 2/N mode clocking scheme
US5847698A (en) * 1996-09-17 1998-12-08 Dataventures, Inc. Electronic book device
US5903746A (en) * 1996-11-04 1999-05-11 Texas Instruments Incorporated Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
US5831805A (en) * 1997-02-13 1998-11-03 Sony Corporation Local power failure detection and clock disabling circuit
US6295090B1 (en) 1997-03-31 2001-09-25 Compaq Computer Corporation Apparatus for providing video resolution compensation when converting one video source to another video source
US6201580B1 (en) 1997-03-31 2001-03-13 Compaq Computer Corporation Apparatus for supporting multiple video resources
US6314523B1 (en) 1997-04-09 2001-11-06 Compaq Computer Corporation Apparatus for distributing power to a system of independently powered devices
US5987614A (en) * 1997-06-17 1999-11-16 Vadem Distributed power management system and method for computer
US6115823A (en) 1997-06-17 2000-09-05 Amphus, Inc. System and method for task performance based dynamic distributed power management in a computer system and design method therefor
US6411156B1 (en) * 1997-06-20 2002-06-25 Intel Corporation Employing transistor body bias in controlling chip parameters
US6928559B1 (en) * 1997-06-27 2005-08-09 Broadcom Corporation Battery powered device with dynamic power and performance management
JP3720986B2 (ja) * 1997-07-22 2005-11-30 株式会社東芝 デジタル放送受信装置
US5978923A (en) 1997-08-07 1999-11-02 Toshiba America Information Systems, Inc. Method and apparatus for a computer power management function including selective sleep states
US5954820A (en) * 1997-09-26 1999-09-21 International Business Machines Corporation Portable computer with adaptive demand-driven power management
KR19990041695A (ko) * 1997-11-24 1999-06-15 윤종용 컴퓨터 시스템에 있어서 옵션 카드의 전원 강제 차단 장치
US5987615A (en) * 1997-12-22 1999-11-16 Stmicroelectronics, Inc. Programmable load transient compensator for reducing the transient response time to a load capable of operating at multiple power consumption levels
JP4028064B2 (ja) * 1998-02-13 2007-12-26 富士通株式会社 ディスプレイ装置
KR100306697B1 (ko) 1998-07-23 2001-11-30 윤종용 유니버설시리얼버스의전원공급을제어하는휴대용컴퓨터시스템및그제어방법
US20020040377A1 (en) * 1998-09-25 2002-04-04 Newman Edward G. Computer with audio interrupt system
US6484265B2 (en) 1998-12-30 2002-11-19 Intel Corporation Software control of transistor body bias in controlling chip parameters
JP4325817B2 (ja) 1999-04-05 2009-09-02 株式会社日立製作所 ディスクアレイ装置
US6408397B1 (en) 1999-05-24 2002-06-18 Dell Usa, L.P. Using RTC wake-up to enable recovery from power failures
US6611920B1 (en) * 2000-01-21 2003-08-26 Intel Corporation Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit
US6562001B2 (en) 2000-01-21 2003-05-13 Medtronic Minimed, Inc. Microprocessor controlled ambulatory medical apparatus with hand held communication device
US6665802B1 (en) 2000-02-29 2003-12-16 Infineon Technologies North America Corp. Power management and control for a microcontroller
US7822967B2 (en) * 2000-09-27 2010-10-26 Huron Ip Llc Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices
USRE40866E1 (en) 2000-09-27 2009-08-04 Huron Ip Llc System, method, and architecture for dynamic server power management and dynamic workload management for multiserver environment
US7032119B2 (en) 2000-09-27 2006-04-18 Amphus, Inc. Dynamic power and workload management for multi-server system
US7552350B2 (en) 2000-09-27 2009-06-23 Huron Ip Llc System and method for activity or event base dynamic energy conserving server reconfiguration
US7228441B2 (en) 2000-09-27 2007-06-05 Huron Ip Llc Multi-server and multi-CPU power management system and method
FR2818396B1 (fr) * 2000-12-15 2003-04-11 Thomson Csf Terminal de paiement electronique fixe avec une fonction de sauvegarde d'alimentation
FR2818397B1 (fr) * 2000-12-15 2003-04-11 Thomson Csf Terminal de paiement electronique equipe d'un dispositif permettant d'economiser de l'energie
US6704061B2 (en) * 2001-01-04 2004-03-09 Rhomson Licensing S.A. Temporary simulated off state in a restart of a video display
US20030196126A1 (en) * 2002-04-11 2003-10-16 Fung Henry T. System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment
US7058834B2 (en) * 2001-04-26 2006-06-06 Paul Richard Woods Scan-based state save and restore method and system for inactive state power reduction
US6701283B2 (en) * 2001-05-15 2004-03-02 Dell Products L.P. Apparatus for processing items of electronic equipment
US7245725B1 (en) * 2001-05-17 2007-07-17 Cypress Semiconductor Corp. Dual processor framer
US7034814B2 (en) 2001-07-13 2006-04-25 Apple Computer, Inc. Methods and apparatuses using control indicators for data processing systems
US7003682B2 (en) * 2001-07-17 2006-02-21 Koninklijke Philips Electronics N.V. Power management method for setting clock circuit into power down mode if analog front end circuit is sampling input signals in an electronic device
WO2003058483A1 (en) 2002-01-08 2003-07-17 Seven Networks, Inc. Connection architecture for a mobile network
TW561332B (en) * 2002-02-01 2003-11-11 Via Tech Inc Method for determining power-saving mode
JP2003270368A (ja) * 2002-03-13 2003-09-25 Seiko Instruments Inc 電子時計
US7670224B2 (en) * 2002-04-03 2010-03-02 Igt Gaming apparatus with power saving feature
US7143275B2 (en) * 2002-08-01 2006-11-28 Hewlett-Packard Development Company, L.P. System firmware back-up using a BIOS-accessible pre-boot partition
US7372928B1 (en) 2002-11-15 2008-05-13 Cypress Semiconductor Corporation Method and system of cycle slip framing in a deserializer
JP3962924B2 (ja) * 2003-03-20 2007-08-22 セイコーエプソン株式会社 半導体装置、半導体回路、電子機器及びクロック供給制御方法
US7454643B2 (en) * 2003-04-30 2008-11-18 Marvell World Trade Ltd. Pre-emptive power supply control system and method
TW591372B (en) * 2003-05-15 2004-06-11 High Tech Comp Corp Power control method of portable electronic device, portable electronic device and electronic system
KR100737887B1 (ko) * 2003-05-20 2007-07-10 삼성전자주식회사 구동회로, 이를 갖는 평판표시장치 및 이의 구동방법
US20050044449A1 (en) * 2003-08-19 2005-02-24 Dunstan Robert A. Power button and device wake event processing methods in the absence of AC power
JP4003727B2 (ja) * 2003-09-22 2007-11-07 ブラザー工業株式会社 通信手段を備えた携帯型プリンタ
JP4486348B2 (ja) * 2003-11-26 2010-06-23 株式会社日立製作所 ドライブの稼働時間を抑止するディスクアレイ
TWI242133B (en) * 2003-12-02 2005-10-21 Via Tech Inc Interrupt signal control method
US7185229B2 (en) * 2003-12-04 2007-02-27 International Business Machines Corporation Method and system for performing remote maintenance operations on a battery powered computer
JP4518541B2 (ja) 2004-01-16 2010-08-04 株式会社日立製作所 ディスクアレイ装置及びディスクアレイ装置の制御方法
GB2411269B (en) * 2004-01-16 2005-12-07 Hitachi Ltd Disk array apparatus and disk array apparatus controlling method
JP4634049B2 (ja) 2004-02-04 2011-02-16 株式会社日立製作所 ディスクアレイ装置における異常通知制御
US7173450B2 (en) * 2004-06-01 2007-02-06 Hewlett-Packard Development Company, L.P. Bus controller
US7609472B2 (en) * 2004-06-01 2009-10-27 Hewlett-Packard Development Company, L.P. Power and thermal management for a hard drive
US7190121B2 (en) * 2004-08-19 2007-03-13 Intel Corporation Systems and methods to control light-emitting diodes
US20060046806A1 (en) * 2004-08-31 2006-03-02 Schultz Charles P Power system for affecting gaming conditions
US20060046804A1 (en) * 2004-08-31 2006-03-02 Schultz Charles P Method and system for selectively controlling the operation of a power source
JP2006099666A (ja) * 2004-09-30 2006-04-13 Hitachi Global Storage Technologies Netherlands Bv 記録メディア・ドライブ及び記録メディア・ドライブにおけるパワー・セーブ・モードの制御方法
KR100790035B1 (ko) * 2005-08-31 2008-01-02 엘지전자 주식회사 전원제어장치 및 방법
CN100419637C (zh) * 2005-11-25 2008-09-17 鸿富锦精密工业（深圳）有限公司 电脑周边设备供电装置的驱动电路
US7770118B2 (en) * 2006-02-13 2010-08-03 Research In Motion Limited Navigation tool with audible feedback on a handheld communication device having a full alphabetic keyboard
US7724696B1 (en) * 2006-03-29 2010-05-25 Amazon Technologies, Inc. Predictive reader power management
JP5431930B2 (ja) * 2006-07-18 2014-03-05 アギア システムズ インコーポレーテッド モジュール式電力管理のシステムおよび方法
US8688933B2 (en) 2006-08-31 2014-04-01 Hewlett-Packard Development Company, L.P. Firmware component modification
US7746054B2 (en) * 2007-02-26 2010-06-29 Elster Electricity, Llc System and method for detecting the presence of an unsafe line condition in a disconnected power meter
US20080204953A1 (en) * 2007-02-26 2008-08-28 Elster Electricity Llc. System and method for detecting the presence of an unsafe line condition in a disconnected power meter
DE102007062705A1 (de) 2007-12-27 2009-07-02 Robert Bosch Gmbh Verfahren zur Steuerung des Energieverbrauchs elektrischer und/oder elektronischer Komponenten und Vorrichtung
US7772829B2 (en) * 2008-04-21 2010-08-10 Elster Electricity, Llc Power meter and method for measuring power consumption
US8656198B2 (en) * 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
US8433937B1 (en) * 2010-06-30 2013-04-30 Western Digital Technologies, Inc. Automated transitions power modes while continuously powering a power controller and powering down a media controller for at least one of the power modes
GB2495066B (en) 2010-07-26 2013-12-18 Seven Networks Inc Mobile application traffic optimization
US20120149352A1 (en) 2010-07-26 2012-06-14 Ari Backholm Context aware traffic management for resource conservation in a wireless network
US8436647B2 (en) * 2011-07-06 2013-05-07 Advanced Micro Devices, Inc. Pipeline power gating for gates with multiple destinations
US8736308B2 (en) 2011-07-06 2014-05-27 Advanced Micro Devices, Inc. Pipeline power gating
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US9223383B2 (en) 2012-12-21 2015-12-29 Advanced Micro Devices, Inc. Guardband reduction for multi-core data processor
US9360918B2 (en) 2012-12-21 2016-06-07 Advanced Micro Devices, Inc. Power control for multi-core data processor
KR101481243B1 (ko) * 2012-12-28 2015-01-09 현대자동차주식회사 환경차량용 완속충전기의 초기 구동 시스템 및 방법
US9430150B2 (en) * 2013-01-28 2016-08-30 Dell Products, Lp Power control for data storage devices and method therefor
US9661577B2 (en) 2014-10-03 2017-05-23 Nxp Usa, Inc. Power management module and method therefor
CN104490478A (zh) 2015-01-09 2015-04-08 王小楠 医用射线定位薄膜及定位便捷的病变处拍照方法
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치
US10955901B2 (en) 2017-09-29 2021-03-23 Advanced Micro Devices, Inc. Saving power in the command processor using queue based watermarks
US10671148B2 (en) 2017-12-21 2020-06-02 Advanced Micro Devices, Inc. Multi-node system low power management
US11054887B2 (en) 2017-12-28 2021-07-06 Advanced Micro Devices, Inc. System-wide low power management
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US11100698B2 (en) 2019-06-28 2021-08-24 Ati Technologies Ulc Real-time GPU rendering with performance guaranteed power management
CN112925592A (zh) 2019-12-05 2021-06-08 超威半导体公司 渲染主页面的内核软件驱动的颜色重新映射
US12416962B2 (en) 2020-09-24 2025-09-16 Advanced Micro Devices, Inc. Mechanism for performing distributed power management of a multi-GPU system by powering down links based on previously detected idle conditions
US12153485B2 (en) 2021-07-09 2024-11-26 Ati Technologies Ulc In-band communication interface power management fencing

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941989A (en) * 1974-12-13 1976-03-02 Mos Technology, Inc. Reducing power consumption in calculators
US4285043A (en) * 1976-09-21 1981-08-18 Sharp Kabushiki Kaisha Power transmission controller for electronic calculators
US4203153A (en) * 1978-04-12 1980-05-13 Diebold, Incorporated Circuit for reducing power consumption in battery operated microprocessor based systems
US4381552A (en) * 1978-12-08 1983-04-26 Motorola Inc. Stanby mode controller utilizing microprocessor
US4365290A (en) * 1979-03-12 1982-12-21 Medtronic, Inc. Computer system with power control circuit
US4316247A (en) * 1979-10-30 1982-02-16 Texas Instruments, Inc. Low power consumption data processing system
US4293927A (en) * 1979-12-12 1981-10-06 Casio Computer Co., Ltd. Power consumption control system for electronic digital data processing devices
US4317181A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Four mode microcomputer power save operation
US4518961A (en) * 1980-10-01 1985-05-21 Motorola, Inc. Universal paging device with power conservation
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
JPS57196267A (en) * 1981-05-28 1982-12-02 Konishiroku Photo Ind Co Ltd Power supply circuit
US4568934A (en) * 1981-06-09 1986-02-04 Adec, Inc. Computer controlled energy monitoring system
JPS5955526A (ja) * 1982-09-24 1984-03-30 Sharp Corp インタ−フエ−ス回路
US4545030A (en) * 1982-09-28 1985-10-01 The John Hopkins University Synchronous clock stopper for microprocessor
US4649373A (en) * 1983-08-10 1987-03-10 International Business Machines Corporation Powered conservation system in battery powered keyboard device including a microprocessor
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
US4510398A (en) * 1983-12-13 1985-04-09 Honeywell Inc. Add/shed load control according to multiple add/shed sequences
JPS60177466A (ja) * 1984-02-22 1985-09-11 Sharp Corp フロツピ−・デイスク・ドライブ制御方式
US4568988A (en) * 1984-02-22 1986-02-04 Rodime Plc Micro hard-disk drive system
US4724528A (en) * 1984-05-08 1988-02-09 Hewlett-Packard Company Battery charge level monitor in a computer system
US4670837A (en) * 1984-06-25 1987-06-02 American Telephone And Telegraph Company Electrical system having variable-frequency clock
JPS6152722A (ja) * 1984-08-22 1986-03-15 Nippon Data General Kk 電力節約システム
US4654821A (en) * 1984-09-26 1987-03-31 Q-Com, Inc, Automatic restart apparatus for a processing system
JPS61223916A (ja) † 1985-03-28 1986-10-04 Nec Corp 電源制御方式
US4709234A (en) * 1985-05-06 1987-11-24 Halliburton Company Power-conserving self-contained downhole gauge system
US4656318A (en) * 1985-05-09 1987-04-07 Hewlett-Packard Company Modem with power-off ring detection
US4685056A (en) * 1985-06-11 1987-08-04 Pueblo Technologies, Inc. Computer security device
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPH0817539B2 (ja) * 1986-07-16 1996-02-21 株式会社東芝 電動機等の負荷群制御装置
US4751653A (en) * 1986-08-25 1988-06-14 American Standard Inc. Fault detector for a three-phase alternating current supply
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
US4922450A (en) * 1987-10-08 1990-05-01 Rose Frederick A Communications management system having multiple power control modes
US4933795A (en) * 1987-12-07 1990-06-12 Fujitsu America, Inc. Floppy disc read and write head having two separate read and write cores for multiple track density and recording frequencies
US5402200A (en) * 1988-02-04 1995-03-28 Conner Peripherals, Inc. Low-power hard disk drive system architecture

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064749B1 (en) 1992-11-09 2006-06-20 Adc Technology Inc. Portable communicator
US7567361B2 (en) 1992-11-09 2009-07-28 Adc Technology Inc. Portable communicator
US7688467B2 (en) 1992-11-09 2010-03-30 Adc Technology Inc. Portable communicator
US8103313B2 (en) 1992-11-09 2012-01-24 Adc Technology Inc. Portable communicator
JPH07200110A (ja) * 1993-12-01 1995-08-04 Advanced Micro Devicds Inc ポータブルコンピュータシステムおよびその電力管理方法
JPH07230347A (ja) * 1994-01-28 1995-08-29 Compaq Computer Corp Ｓｃｓｉディスクドライブパワーダウン装置
US5724591A (en) * 1995-01-27 1998-03-03 Hitachi, Ltd. Multiprocessor system with reduced power mode and improved variation of power demand
US6073195A (en) * 1998-01-26 2000-06-06 Fujitsu Limited Bus controllers ensuring reduced power consumption and stable operation
KR100361870B1 (ko) * 1999-01-19 2002-11-23 인터내셔널 비지네스 머신즈 코포레이션 컴퓨터 시스템 내의 주변 장치에 공급되는 전원을제어하는 방법 및 장치
WO2000077785A1 (fr) * 1999-06-15 2000-12-21 Hitachi, Ltd. Systeme de reproduction et circuit integre

Also Published As

Publication number Publication date
DE68921405D1 (de) 1995-04-06
KR900006842A (ko) 1990-05-09
JP3260355B2 (ja) 2002-02-25
DE68921405T2 (de) 1995-09-21
US4980836A (en) 1990-12-25
KR970006390B1 (ko) 1997-04-28
DE68929449T2 (de) 2003-10-02
EP0364222A3 (en) 1990-11-22
EP0623869A1 (en) 1994-11-09
DE68921405T3 (de) 2001-11-15
CA1332005C (en) 1994-09-13
ES2068900T3 (es) 1995-05-01
EP0623869B1 (en) 2003-01-08
EP0364222B1 (en) 1995-03-01
USRE36189E (en) 1999-04-13
DE68929449D1 (de) 2003-02-13
EP0364222A2 (en) 1990-04-18
EP0364222B2 (en) 2001-06-13

Similar Documents

Publication Publication Date Title
JPH02176921A (ja) コンピューターシステムの電力消費を減少させる装置
US5446906A (en) Method and apparatus for suspending and resuming a keyboard controller
US5634131A (en) Method and apparatus for independently stopping and restarting functional units
US5465367A (en) Slow memory refresh in a computer with a limited supply of power
JP3442810B2 (ja) チップの消費電力を自動的に減少する方法および装置
JP3406594B2 (ja) コンピュータ電力管理システム
US6357013B1 (en) Circuit for setting computer system bus signals to predetermined states in low power mode
EP0889387B1 (en) Controlling a power state of a computer
US6988214B1 (en) Processor power state transistions using separate logic control
JP3509232B2 (ja) コンピュータシステムおよびその電力管理装置
JPH0850523A (ja) コンピュータシステムにおける消費電力管理方法及び装置
US6457082B1 (en) Break event generation during transitions between modes of operation in a computer system
EP0617812A1 (en) Apparatus for reducing computer system power consumption
JP4382108B2 (ja) ソフトウェア制御のパワー管理機能を備えたコンピュータ・システム
US6851065B2 (en) System and method for executing resume tasks during a suspend routine
US6865684B2 (en) Utilization-based power management of a clocked device
US9207742B2 (en) Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode
CN101281416A (zh) 确保系统关机完成的方法
US20060190635A1 (en) Information processing apparatus and state control method of the same apparatus
JPH0566863A (ja) 情報処理装置
JP4018167B2 (ja) プリンタクロック制御装置
JPH10161624A (ja) 表示制御装置
JPH07319591A (ja) コンピュータシステム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 8

EXPY Cancellation because of completion of term