JPH02176948A - メモリダンプ機能付電子計算機 - Google Patents
メモリダンプ機能付電子計算機Info
- Publication number
- JPH02176948A JPH02176948A JP63331609A JP33160988A JPH02176948A JP H02176948 A JPH02176948 A JP H02176948A JP 63331609 A JP63331609 A JP 63331609A JP 33160988 A JP33160988 A JP 33160988A JP H02176948 A JPH02176948 A JP H02176948A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- electronic computer
- program
- computer
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 title claims description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 7
- 230000005856 abnormality Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
を産業上の利用分野］
本発明はパーソナルコンピュータ等の電子計算機に関す
る。
る。
〔従来の技術］
従来のパーソナルコンピュータでは、ソフトウェアの異
常により異常を起こした場合、インサーキットエミュレ
ータやロジックアナライザ等の外部機器をパーソナルコ
ンピュータに接続して原因の解析が行なわれていた。
常により異常を起こした場合、インサーキットエミュレ
ータやロジックアナライザ等の外部機器をパーソナルコ
ンピュータに接続して原因の解析が行なわれていた。
［発明が解決しようとする課題Ｊ
上述した従来の方法は、ソフトウェア等の異常により異
常を起こした場合、インサーキットエミュレータやロジ
ックアナライザなどの外部機器を接続しなければならな
いので、高価につくという欠点がある。
常を起こした場合、インサーキットエミュレータやロジ
ックアナライザなどの外部機器を接続しなければならな
いので、高価につくという欠点がある。
〔課題を解決するための手段Ｊ
本発明のメモリダンプ機能付電子計算機は。
ＲＡＭの内容をＣＰＵが該電子計算機に接続されている
外部記憶装置に書き込むメモリダンプ用プログラムが格
納されているＲＯＭと、前記ＲＯＭまたは該電子計算機
のプログラムメモリであるＲＯＭをＣＰＵに接続するス
イッチとを有する。
外部記憶装置に書き込むメモリダンプ用プログラムが格
納されているＲＯＭと、前記ＲＯＭまたは該電子計算機
のプログラムメモリであるＲＯＭをＣＰＵに接続するス
イッチとを有する。
正常動作時、プログラム用メモリであるＲＯＭがＣＰＵ
に接続された状態になっている。そして、異常動作が起
った場合、利用者がスイッチをダンプ用プログラムが格
納されているＲＯＭに切換えると、該ＲＯＭがＣＰＵと
接続されて、ＣＰＵはダンプ用プログラムを実行し、Ｒ
ＡＭの内容が外部配憶装置に書き込まれる。この後、電
子計算機を再立上げして、解析プログラムにより、外部
記憶装置に書き込まれたＲＡＭの内容を解析して、異常
動作の原因を究明する。
に接続された状態になっている。そして、異常動作が起
った場合、利用者がスイッチをダンプ用プログラムが格
納されているＲＯＭに切換えると、該ＲＯＭがＣＰＵと
接続されて、ＣＰＵはダンプ用プログラムを実行し、Ｒ
ＡＭの内容が外部配憶装置に書き込まれる。この後、電
子計算機を再立上げして、解析プログラムにより、外部
記憶装置に書き込まれたＲＡＭの内容を解析して、異常
動作の原因を究明する。
〔実施例Ｊ
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のメモリダンプ機能付電子計算機の一実
施例のブロック図、第２図はメモリタンププログラムの
処理のフローチャートである。
施例のブロック図、第２図はメモリタンププログラムの
処理のフローチャートである。
この電子計算機（パーソナルコンピュータ）は、第１図
に示すように、ＣＰ ｔＪ ｌと、ＲＡＭ２と、システ
ム起動プログラムや基本人出カプログラム等が格納され
ているＲＯＭ３と、フロッピィディスク４と、ＣＰＵ
１がＲＡＭ２の内容をフロッピィディスク４に書込むメ
モリダンプ用プログラムが格納されているＲＯＭ５と、
バス６と。
に示すように、ＣＰ ｔＪ ｌと、ＲＡＭ２と、システ
ム起動プログラムや基本人出カプログラム等が格納され
ているＲＯＭ３と、フロッピィディスク４と、ＣＰＵ
１がＲＡＭ２の内容をフロッピィディスク４に書込むメ
モリダンプ用プログラムが格納されているＲＯＭ５と、
バス６と。
ＲＯＭ３またはＲＯＭ５をバス６に切換え接続するスイ
ッチ７と、その信子図示の装置から構成されている。
ッチ７と、その信子図示の装置から構成されている。
メモリダンプ用プログラムは、第２図に示すように、フ
ロッピィディスク４関連のハードウェアの初期設定（ス
テップ８）、ＲＡＭ２の内容のフロッピィ、ディスク４
への書込み（ステップ９）、ＣＰＬｌｌの実行停止（ス
テップ１０）の処理を行なう。
ロッピィディスク４関連のハードウェアの初期設定（ス
テップ８）、ＲＡＭ２の内容のフロッピィ、ディスク４
への書込み（ステップ９）、ＣＰＬｌｌの実行停止（ス
テップ１０）の処理を行なう。
次に、本実施例における動作を説明する。この電子計算
機システムでは、正常動作時、ＲＯＭ３がスイッチ７を
介してバス６に接続された状態となっている。電子計算
機に異常動作が発生した場合、利用者がスイッチ７を押
すと、ＲＯＭ５が本電子計算機システムと接続され、ｃ
ｐｕ ｉの実行する命令が、ＲＯＭ５に格納されたプロ
グラムに切換わる。ＲＯＭ５のプログラムに切換わると
、第２図に示すフローチャートに従ってＲＡＭ２の内容
がフロッピィディスク４に書込まれる。この後、電子計
算機システムの再立上げを行ない、解析プログラムによ
り、フロッピィディスク４に書込まれたＲＡＭ２の内容
を解析し、異常動作の原因を究明することになる。
機システムでは、正常動作時、ＲＯＭ３がスイッチ７を
介してバス６に接続された状態となっている。電子計算
機に異常動作が発生した場合、利用者がスイッチ７を押
すと、ＲＯＭ５が本電子計算機システムと接続され、ｃ
ｐｕ ｉの実行する命令が、ＲＯＭ５に格納されたプロ
グラムに切換わる。ＲＯＭ５のプログラムに切換わると
、第２図に示すフローチャートに従ってＲＡＭ２の内容
がフロッピィディスク４に書込まれる。この後、電子計
算機システムの再立上げを行ない、解析プログラムによ
り、フロッピィディスク４に書込まれたＲＡＭ２の内容
を解析し、異常動作の原因を究明することになる。
〔発明の効果Ｊ
以上説明したように本発明は、メモリダンプ用プログラ
ムをＲＯＭに格納しておき、電子計算機に異常動作が発
生した場合、該ＲＯＭを電子計算機に接続し、ＲＡＭの
内容を外部記憶装置に書込むことにより、システム異常
時の解析を、インサーキットエミュレータやロジックア
ナライザ等の外部機器を接続することなしに、電子計算
機のみで確実に行なえるため、システム価格が安価にな
るという効果がある。
ムをＲＯＭに格納しておき、電子計算機に異常動作が発
生した場合、該ＲＯＭを電子計算機に接続し、ＲＡＭの
内容を外部記憶装置に書込むことにより、システム異常
時の解析を、インサーキットエミュレータやロジックア
ナライザ等の外部機器を接続することなしに、電子計算
機のみで確実に行なえるため、システム価格が安価にな
るという効果がある。
第１図は本発明のメモリダンプ機能付電子計算機の一実
施例のブロック図、第２図はメモリダンププログラムの
処理のフローチャートである。 ｌ・・・ＣＰＵ、 ２・・・ＲＡＭ、３・・・
ＲＯＭ、 ４・・・フロッピィディスク、５
・・・ＲＯＭ、 ６・・・バス、７・・−ス
イッチ、 ８〜１０・・・ステップ。
施例のブロック図、第２図はメモリダンププログラムの
処理のフローチャートである。 ｌ・・・ＣＰＵ、 ２・・・ＲＡＭ、３・・・
ＲＯＭ、 ４・・・フロッピィディスク、５
・・・ＲＯＭ、 ６・・・バス、７・・−ス
イッチ、 ８〜１０・・・ステップ。
Claims (1)
- 【特許請求の範囲】 １、電子計算機において、 ＲＡＭの内容をＣＰＵが該電子計算機に接続されている
外部記憶装置に書込むメモリダンプ用プログラムが格納
されているＲＯＭと、 前記ＲＯＭまたは該電子計算機のプログラムメモリであ
るＲＯＭをＣＰＵに接続するスイッチとを有することを
特徴とするメモリダンプ機能付電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331609A JPH02176948A (ja) | 1988-12-28 | 1988-12-28 | メモリダンプ機能付電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331609A JPH02176948A (ja) | 1988-12-28 | 1988-12-28 | メモリダンプ機能付電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02176948A true JPH02176948A (ja) | 1990-07-10 |
Family
ID=18245569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331609A Pending JPH02176948A (ja) | 1988-12-28 | 1988-12-28 | メモリダンプ機能付電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02176948A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360245A (ja) * | 1991-06-06 | 1992-12-14 | Fujitsu Ltd | Ｒｏｍによるメモリダンプ制御方式 |
-
1988
- 1988-12-28 JP JP63331609A patent/JPH02176948A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360245A (ja) * | 1991-06-06 | 1992-12-14 | Fujitsu Ltd | Ｒｏｍによるメモリダンプ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106021024A (zh) | 一种用户终端停止响应提示方法及用户终端 | |
| US6141635A (en) | Method of diagnosing faults in an emulated computer system via a heterogeneous diagnostic program | |
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| JPS6228842A (ja) | ハ−ドウエアテスト方式 | |
| JP2659115B2 (ja) | シーケンスコントローラ | |
| JP2570108B2 (ja) | ソフトウェアデバッグ方法 | |
| JPH05250201A (ja) | 制御装置の動作解析方法 | |
| JPH02220143A (ja) | パーソナルコンピュータシステム | |
| JPH02244345A (ja) | 情報処理装置 | |
| JP2003263340A (ja) | デバッグ装置 | |
| JPH0377541B2 (ja) | ||
| JP2897748B2 (ja) | キーボード装置 | |
| JPH0244432A (ja) | 電子計算機制御方式 | |
| JPH0362131A (ja) | マルチプロセッサシステム | |
| JPH02302839A (ja) | システムダウン障害解析方式 | |
| JPH0395638A (ja) | デバッグ装置 | |
| JPH0298749A (ja) | プログラムモニタ方式 | |
| JPH05250207A (ja) | デバッグ保守システム | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPH09160800A (ja) | エミュレータ | |
| JPH09265411A (ja) | マイクロコンピュータ応用システムの開発支援装置 | |
| JPH05189267A (ja) | マイクロプロセッサの動作制御方式、及びエミュレータ | |
| JPH04302336A (ja) | データ処理装置 | |
| JPH01253045A (ja) | 論理分析回路 | |
| JPH06149630A (ja) | 障害情報取得装置 |