JPH02177437A - 半導体素子の製造方法および半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の言 本発明はトランジスタやＩＣ等の半導体素子の製造方法
および半導体素子の構造に関し、特にパッシベーション
膜や層間絶縁膜の新しい活用に関するものである。

従】Ｊｕ支術− 一般に、ＩＣやトランジスタでは金属（またはその他物
質の多結晶）と半導体のコンタクトを形成した後、その
上に、パッシベーションまたは層間絶縁のため、絶縁膜
を堆積させる。

例えば、第５図に示すような構造を有するトランジスタ
（ＭＥＳ　　ＦＥＴ）の場合、まず半導体基板（１）の
上部よりイオン注入等の技術を用いて、活性領域（２）
および高濃度領域（３）（３）を形成し、次に蒸若およ
びスパッタリング等のメタライズ技術を用いて、ゲート
金属（４）およびオーミック金属（５）（５）を形成し
た後、気相堆積技術等によりパッシベーション膜（６）
を形成する。なお、ここでパッシベーションｍ１（Ｇ）
の上にさらに金属を付着し配線パターンを形成すれば、
二層配線の素子が作製される。またさらに絶縁膜・金属
と繰り系１も 返して積み上げていけば多層配線の素子が作製される。

さて、オーミック金属（５）（５）まで形成された段階
でトランジスタの基本構造は完成し、所望の特性（性能
）が得られるが、パッシベーション膜（６）を形成する
と、半導体基板（１）とパッシベーション膜（６）の膨
張係数の差による応力の発生や、活性領域（２）および
高濃度領域（３Ｈ３）とパッシベーション膜（６）の間
の界面準位の発生のために、トランジスタの特性が変動
する。この特性変動はパッシベーション膜（６）の種類
や厚さによって、ある程度変動率が決まってしまう。

上述したように特性変動のため、トランジスタ作製のた
めのプロセス設計時においては、パッシベーション膜（
６）の種類や厚さに応じて、プロセス設計値（活性領域
（２）や高濃度領域（３）（３）を形成するための製造
条件）を変更する必要があり、非常に煩雑であった。

、の 性と目標特性との差に応じて表面保護のためのパ、シベ
ーション牧や上層、下層の金属配線を絶縁分離するため
の層間絶縁膜として、質の異なる薄い絶縁層を必要層数
積み上げて、目標特性を得る工程とを含むことを特徴と
するものである。

本発明の半導体素子は、パッシベーション膜や層間絶縁
膜を、１ＧＯＡ以上の厚さの絶縁層を５層以上積層した
超多層構造として、各層の種類１組成及び厚さ等を任意
に変化させ、特性変動率を自由にコントロールすること
により、基本的なプロセス設計値（活性領域（２）や高
濃度領域（３）を形成するための製造条件）を最小限に
抑えるようにしたーものである。

１且 本発明によれば、パッシベーション膜や層間絶縁膜を形
成する前の特性が、どのような値であっても、超多層構
造のパッシベーション膜の構造をコントロールすること
により、最終的に所望の特性値を有する素子の作製が可
能となる。

災ｉ阻 以下、本発明の詳細な説明する。第１図は本発明を適用
したトランジスタ（ＭＥＳ　　ＦＥＴ）の構造断面図で
あり、この特徴は第５図のパッシベーション１！（Ｇ）
を超多層構造パッシベーション膜（６６）に置き換えた
ことにある。超多層構造パッシベーション膜（６Ｂ）は
、同種の膜（例えば５ｉ０２）を形成条件を変化させな
がら多層に積み上げてもよく、異種のＩ！（例えば５１
０２と５ＩＮ）を交互に積み上げてもよい。なお、第１
図において、第５図と対応する場合には１位と１０位の
桁の数字を第５図と同一とする２桁の数字で示し、その
説明を省略する。

一実例として、パッシベーション膜が５ｉ０２単層の場
合、その形成前後のトランジスタの閾値電圧（以下ｖｔ
ｈと略称する）は、減圧気相成長条件の場合に一２０％
程度、常圧気相成長条件の場合に＋２０％程度変化する
。例えば、所期のｖｔｈが−１，ＯＶのデプレッション
タイプＦＥＴの場合、減圧気相成長条件で１００００　
Ａの５１０２膜を成長させると、Ｖｔｈは一〇、８Ｖに
変化し、常圧気相成長条件テ１００ＯＡ　１７）５１０
２膜を成長させると、Ｖｔｈ！ｉ１．２Ｖに変化する。

このようなりｔｈ変化の差異は、パッシベーション膜の
種類（主に膜の応力による）により、ＦＥＴのゲート近
傍の表面準位が変化し、表面空乏層が相反する方向に変
化するために生じるものである。

上側の減圧気相成長５１０２膜と常圧気相成長５ｔ０２
膜を適度に組み合わせて積み上げると、初期ｖｔｂが−
１，ＯＶのＦＥＴを、−１，２Ｖ〜−０，８Ｖの±２０
％の範囲内で、自由にフントロールすることが可能とな
る。

上述の例は５１０２膜の膜質を変化させて超多層構造を
実現させる場合であるが、膜の種類は何でもよく、５１
０２とＳＩＮの超多層構造、　５１０２．　ＳＩＮお上
びＡＪＮの３種の膜の超多層構造と、組み合わせは無限
に変化させることができ、ｖｔｈのコントロール性も前
述の±２０％の範囲よりもさらに広範囲でコントロール
することが可能となる。

超多層構造膜の形成方法としては、各々別個の装置にお
いて、−層ずつ積み上げてもよいし、台の装置内におい
て圧力あるいはガスソース等の条件を適当にプログラム
して一括形成してもよい。これらの形成方法については
、生産量および必要とされる特性に応じて適宜便利な手
段を選択すればよい。

以下に、超多層構造の組み合わせ例と、各々の場合の目
的とを簡単にまとめておく。

■　第２図は減圧気相成長５１０２膜Ａと常圧気相成長
５１０２膜Ｂを各々５００Ａ程度で、５〜２０層程度に
積んだ超多層構造膜であり、この超多層構造膜が応力を
コントロールする働きを有し、素子のｖｔｈを任意の値
にコントロールする。

■　第３図は第２図の構造を改良したものである。

図中（イ）は減圧気相成長５ｉ（ｈ膜Ａと常圧気相成長
５ｉＯｓ＋膜Ｂを各１００　Ａ程度で５〜２０層程度に
積んだ超多層構造膜であり、（ロ）はトータル膜厚をか
せぐための常圧気相成長５Ｉ０２膜である。

ここで（イ）層が応力をコントロールする役割を担って
おり、■の場合に比べて薄膜構造である分、微妙なコン
トロールが可能となっている。

（ロ）の層は目的に応じて種々の膜を選択してよい。例
えば膜全体の誘電率を低く抑えたい場合（容量を小さく
しておきたい場合）は、５ｉＱ２を選択し、耐水性の向
上や表面保護を目的とする場合はＳｉＮ等を選択すれば
よい。また意図的に誘電率を上げて、キャパシタンス等
に用いる場合は、金属酸化物の膜にしてもよい。

■　第４図は■と同様の構造であるが、５１０２１！Ｄ
とｓ＋Ｎ＃！ＸＥを交互に積み上げた構造であり、異種
膜超多層構造による応力フントロール性と、ＳＩＮｇｌ
Ｅを用いることによる耐水性向上等のパッシベーション
効果の両者を兼ね備えたものである。

発虹Δ肱装 以上のように本発明を利用することにより、種類の基本
特性を有する半導体素子から、任意の無数の最終特性を
有する半導体素子を簡単に得ることが可能となる。つま
り、パッシベーション膜形成前まで作っておけば、その
後は必要に応じて、様々な特性を有する素子を短期間、
低コストで作り上げることが可能となり、極めて大きな
効果が生まれる。

また従来途中工程で特性不良としていた素子も、本発明
を利用することにより、救済可能となり、ロスコストも
低Ｍできる。

本発明は以上のような効果を有するため、製造日程の短
縮およびコストダウンに大きく寄与することができる。

Ｓ　］　図 面の簡単な説明 第１図は本発明の一実施例としてのトランジスタの構造
断面図、第２図ないし第４図は超多層構造絶縁膜の異な
る実施例の構造断面図である。

第５図は従来のトランジスタの構造断面図である。

６Ｂ・・・・・・ｍ多１ａ＋Ｒ造パッジベージ日ン膜。

特許出願人　　　　関西日本電気株式会社（３３島撮１
１へ ］１峯等ｌネト入 箪 図 第 図 第 図 富 図

Claims (2)

【特許請求の範囲】
1. （１）ある特性を有する半導体素子に対し、その特性と
   目標特性との差に応じて、その表面に質の異なる薄い絶
   縁膜を必要層数積み上げてパッシベーション膜や上層・
   下層の金属配線を絶縁分離するための層間絶縁膜を形成
   して、目標特性を得る工程を含むことを特徴とする半導
   体素子の製造方法。
2. （２）表面保護のためのパッシベーション膜や、上層・
   下層の金属配線を絶縁分離するための層間絶縁膜として
   、１００Å以上の質の異なる薄い層を５層以上積みあげ
   て、超多層構造としたことを特徴とする半導体素子。