JPH0217811B2 - - Google Patents

Description

【発明の詳細な説明】 発明の対象 本発明はアナログ信号インタフエースに対する
付加型の耐障害化方式に関し、特に上記のインタ
フエースに対して最低限の冗長度の付加を行うこ
とにより、インタフエースの高信頼化を図る方式
に関するものである。

従来技術 多くの自動化機器において、センサ出力等の外
部アナログ信号を計算機に入力するためには、ア
ナログ信号インタフエースが必要となる。

この場合、アナログ信号インタフエースに故障
が発生すると、系全体の動作が異常となる。した
がつて、系の高信頼化を図るためには、アナログ
信号インタフエースの高信頼化が要求される。そ
こで、アナログ信号インタフエースの一部の構成
要素に故障が発生した場合でも、外部から見る限
りは正しく機能するようにすること、つまりアナ
ログ信号インタフエースの耐障害化を図ることが
必要となる。通常、耐障害化を行うには、系の冗
長構成と冗長な信号を処理して、故障の検出、故
障の識別、故障箇所の分離、および故障からの回
復を行う故障修復手段を結合することによつて実
現される。

従来より、よく知られているアナログ信号イン
タフエースの冗長化方式は、各チヤネルごとに３
重化する方法であるため、例えばγ本の出力を有
する場合3γ本のチヤネルを用意し、同一センサ
に対応する３本のチヤネルに対して多数決論理を
用いる。したがつて、出力数の３倍のチヤネルが
必要であるため、インタフエースの容積が大とな
り、かつコスト高となる等の欠点がある。

そこで、本発明者等は、上記欠点を改善するた
めに、先に「アナログ信号インタフエースの耐障
害化方式」（特願昭57−76077号明細書参照）を提
案した。この方式は、第１図に示すように、セン
サ出力（x₁，x₂…x_r）のγ本に対して（γ＋２）
本のチヤネルを備えたインタフエース１を設けて
計算機２に接続する。インタフエース１内の各チ
ヤネルには、加減算増幅器１１〜１５と、フイル
タやサンプルホールド回路やＡ／Ｄ変換回路を含
む後続回路１６〜２０が接続され、構成が冗長化
される。したがつて、外部アナログ信号の数より
２個多い加減算増幅器が必要となる。

そして、第１図の構成によれば、アナログ信号
インタフエースの耐障害化を低コストで実現する
ことができるが、その反面、アナログ信号インタ
フエースの設計を最初からやり直す必要がある。
すなわち、新しいシステムを最初に設計する場合
には第１図の方式はきわめて有効であるが、次の
ような条件の下にある要求に対してきわめて不利
である。すなわち、 (1) 従来の機種に対してアナログ信号インタフエ
ースが既に設置されており、これに最低限の冗
長度を付加することによつて耐障害化を図りた
い場合、 (2) 新しい機種に対して全部に高信頼化が必要で
はなく、高信頼化が要求される応用に対しての
み冗長度を付加し、それ以外の応用に対しては
コスト低減のために冗長化しない等のオプシヨ
ン的な選択ができるようにしたい場合、等であ
る。

発明の目的 本発明の目的は、このような従来の問題を解決
するため、インタフエースに最低限の冗長度を付
加するのみで、インタフエースの高信頼化を図る
ことができるアナログ信号インタフエースに対す
る付加型の耐障害化方式を提供することにある。

発明の総括的説明 上記目的を達成するため、本発明によるアナロ
グ信号インタフエースに対する耐障害化方式は、
外部アナログ信号を上記インタフエース部と並列
に引き込み、該外部アナログ信号の線形結合であ
る検査信号を生成して、上記演算制御部に出力す
るチヤネルを付加し、上記演算制御部は上記検査
信号と上記インタフエース部の出力からシンドロ
ームを計算し、あらかじめ設定された正数γと該
シンドロームの長さを比較して、後者が大のとき
故障と判定し、全チヤネルのうち、該シンドロー
ムに最も近い特性軸に対応したチヤネルを故障と
判別し、該故障の要素を除いて入出力関係の係数
行列を形成することにより、上記演算制御部への
入力信号を再現することに特徴がある。

発明の実施例 第２図は、本発明の実施例を示すアナログ信号
インタフエースの全体ブロツク図である。

センサ等からの入力信号x₁，x₂，x₃が既存のア
ナログ信号インタフエース部１′に入力され、こ
こでＡ／Ｄ変換されてその出力信号y₁，y₂，y₃を
計算機（演算制御部）２に出力する。本発明は、
上記既存のインタフエース部１′に対して検査信
号生成チヤネル３を付加するもので、入力信号
x₁，x₂，x₃を並列に引き込み、チヤネル３で入力
信号の線形結合である検査信号を生成してその結
果y₄，y₅を計算機２に出力する。

第３図は、本発明が適用されるロボツトの位置
制御系のブロツク図であり、第４図は第３図の既
存インタフエース部１′の内部ブロツク図である。

第３図では、既存のインタフエース部１′に入
力されるセンサ部の例として３自由度の円筒座標
型ロボツト３０が示されている。

ロボツト３０の変位としては、(a)本体３０の上
下運動、(b)アームの回動運動、(c)アームの前後運
動の３つがあり、それぞれポテンシヨメータ３
１，３２，３３をセンサとして計測する。計測さ
れた各変位はx₁，x₂，x₃として既存のアナログ信
号インタフエース１′に入力され、Ａ／Ｄ変換さ
れた出力y₁，y₂，y₃が計算機２に入力されると、
計算機２は目標レジスタ４から入力される目標値
と比較して制御量を計算し、制御信号CTをロボ
ツト３０の駆動装置（図示省略）に送出する。第
３図の既存のインタフエース部１′は、第４図に
示すように３個のセンサ出力を計算機２に取り込
むため、３チヤネルのアナログ信号インタフエー
ス１０１〜１０３を内蔵している。ここで、各イ
ンタフエース１０１〜１０３は、それぞれ信号増
幅器、フイルタ、サンプル・ホールド回路および
Ａ／Ｄ変換器等から構成される。

第５図は、本発明の実施例を示すインタフエー
スの耐障害化方式の構成図である。

既存のインタフエース部１′に対して、第５図
に示す検査信号生成チヤネル３を付加する。入力
信号x₁，x₂，x₃を既存のインタフエース部１′と
並列に取り込み、加減算増幅器３１０，３２０に
接続し、さらに後続回路３０１，３０２を経由し
て出力y₄，y₅を計算機２に送る。

既存インタフエース１′の出力y₁，y₂，y₃、付
加チヤネル３の出力y₄，y₅と入力信号x₁，x₂，x₃
との間の入出力関係は、加減算増幅器の外付け抵
抗の値から次式で与えられることが分る。

すなわち、上記の入出力関係は、次式(2)の特別
な場合になつている。

ｙ＝Hx＋Ｃ ……(2) ただし、ｙ＝〔y₁，y₂……y_o〕^T：出力信号 ｘ＝〔x₁，x₂……x_r〕^T：入力信号 Ｃ＝〔C₁，C₂……C_o〕：レベル・シフ
ト ここでＨ，Ｃは、値が既知の行列およびベクト
ルである。

式(1)ではＣ＝０となつている。さらに次の条件
を満足している。

(i)チヤネルの数ｎセンサ出力数＋２ (ii)係数行列の階数＝γ したがつて、先に出願された発明（特願昭57−
76077号）に示した故障修復方法と併用すること
により、アナログ信号インタフエースの耐障害化
を実現することができる。

いま、上記(1)式の系に対するパリテイ検査行列
を求めると、次のようになる。

これは、上記先願発明、つまり第１図に示すイ
ンタフエース１に対するパリテイ検査行列と同一
である。

第６図は、本発明の実施例を示す故障修復方法
の処理フローチヤートである。

計算機２は、先ずステツプ３１で既存のインタ
フエース１′の出力y₁〜y₃と検査信号生成チヤネ
ル３の出力y₄，y₅を入力する。一方、計算機２は
前準備として、上記(3)式で示すパリテイ検査行列
を生成しておき、インタフエース１′とチヤネ
ル３から出力ｙを入力すると、ステツプ３２でシ
ンドロームＳを計算する。すなわち、出力ｙに対
して、次式でシンドロームＳの計算を行う。

Ｓ＝（ｙ−Ｃ） ……(4) ステツプ３３では、故障の発生を検出するた
め、あらかじめ設定された正数γとシンドローム
Ｓの長さを比較して、正数γを越えていればアナ
ログ信号インタフエース１′に故障が発生したと
判定する。

第７図は、本発明の実施例を示す故障検知・識
別方法の原理説明図である。

パリテイ検査行列の各列ベクトルv₁，v₂，v₃
……v₅は、２次元平面（雑音空間）において、第
７図に示す大きさと方向を持つ。この平面におい
て、y_jを含む直線を第ｊ番目のチヤネルに対する
特性軸と呼ぶ。

本発明による故障検知・故障識別の原理は、２
次元平面において、シンドロームＳが原点を中心
としてロ設定された閾値γを半径とする円の外に
出れば故障発生と判定する。このとき、シンドロ
ームＳに最も近い特性軸に対応したチヤネルを故
障と判断すれば、幾何学的に矛盾なく表現するこ
とができる。第７図の場合、シンドロームＳはγ
を半径とする円の外に出ており、かつＳに最も近
い特性軸に対応したチヤネルCh２が故障と判定
する。各チヤネルに対する特性軸は、原点以外に
交点を持たないから、単一チヤネルの故障修復が
可能である。

第６図のフローチヤートに戻り、ステツプ３３
ではシンドロームＳの平面上の長さと正数γの二
乗γ²とを比較し、＜Ｓ，Ｓ＞γ²が成立して、正
常動作であることを判別したときには、直ちにス
テツプ４０に移り、次式により入力信号を再現す
る。

ｘ＝Ａ（ｙ−Ｃ） ……(5) ただし、Ａは行列Ｈの凝似逆行列であり、 Ａ＝（H^TＨ）^-1H^T ……(5)′ で計算される。

比較の結果、＜Ｓ，Ｓ≫γ²が成立する場合には、
ステツプ３４に進み、故障発生を検出する。ステ
ツプ３５では、故障チヤネルを識別するため、前
述の第７図の原理に基づいて故障チヤネルを識別
する。すなわち、シンドロームに最も近い特性軸
を求め、その特性軸に対応するチヤネルを故障と
する。具体的には、パリテイ検査行列のｎ本の
列ベクトルをv₁，v₂……v_j……v_oとして、シンド
ロームＳの各v_jへの射影の長さ ｜＜Ｓ，v_j＞｜／｜v_j，v_j｜ ……(6) すべてのベクトルv_jについて、上記(6)式を計算
し、最大値を与える番号ｋを求める。

ステツプ３６では、ｋ番目のチヤネルが異常で
あることを判定する。

次は、故障修復の過程であり、ステツプ３７〜
３９では、以下の処理を行う。

すなわち、ｋ番目のチヤネルが故障と判定され
た場合、故障箇所の分離および故障からの復帰を
行う。

ｙ＝〔y₁，y₂，y₃……y_k-1，y_k+1……y_o〕^T ……(7) 上記(7)(8)式のように、ｋの要素を取り除いてマ
トリクスを形成し、次式により入力信号ｘを計算
する。

ｘ＝（H^TＨ）^-1H^T（ｙ−Ｃ） ……(9) ただし、Ｃ＝〔c₁，c₂，……c_k-1，c_k+1，
……c_o〕^T である。

ステツプ４０，４１は、入力信号の再現化処理
であつて、ｘは再現値である。

このように、第７図のパリテイ空間における各
チヤネルの特性軸の配置は、第１図に示す先願発
明のインタフエースの場合と全くリ同一であるた
め、単一チヤネルの故障修復が可能であり、その
性能も先願発明の方式と変らない。

発明の効果 以上説明したように、本発明によれば、計算機
のアナログ信号インタフエースの耐障害化を、既
存のインタフエースに対する検査信号生成チヤネ
ルを追加するのみで実現できるので、従来機種に
対して簡単に適用が可能となる。しかも、故障修
復についての性能、および耐障害化に要するコス
トの低減は先願の発明に比べて劣ることなく、加
減算増幅器の設置数はさらに減少させることがで
きる。

【図面の簡単な説明】

第１図は先願発明によるアナログ信号インタフ
エースの耐障害化方式の概略図、第２図は本発明
の実施例を示すアナログ信号インタフエースの全
体ブロツク図、第３図は本発明が適用されるロボ
ツトの位置制御系のブロツク図、第４図は第３図
の既存インタフエース部の内部ブロツク図、第５
図は本発明の実施例を示すインタフエースの耐障
害化方式の構成図、第６図は本発明の実施例を示
す故障修復方法の処理フローチヤート、第７図は
本発明の実施例を示す故障検知・識別方法の原理
説明図である。 １：先願発明方式のインタフエース部、１′：
既存のインタフエース部、２：計算機、３：検査
信号生成チヤネル、４：目標値レジスタ、１１〜
１５，３１０，３２０：加減算増幅器、１６〜２
０，１０１〜１０３，３０１，３０２：インタフ
エースの後続回路、３０：ロボツト、３１〜３
３：ポテンシヨメータ。

Claims (1)

【特許請求の範囲】
1. １ 外部アナログ信号を演算制御部に入力するイ
   ンタフエース部において、上記外部アナログ信号
   を上記インタフエース部と並列に引き込み、該外
   部アナログ信号の線形結合である検査信号を生成
   して、上記演算制御部に出力するチヤネルを付加
   し、上記演算制御部は上記検査信号と上記インタ
   フエース部の出力からシンドロームを計算し、あ
   らかじめ設定された正数γと該シンドロームの長
   さを比較して、後者が大のとき故障と判定し、全
   チヤネルのうち、該シンドロームに最も近い特性
   軸に対応したチヤネルを故障と判別し、該故障の
   要素を除いて入出力関係の係数行列を形成するこ
   とにより、上記演算制御部への入力信号を再現す
   ることを特徴とするアナログ信号インタフエース
   に対する付加型の耐障害化方式。