JPH02178922A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体基板上に選択ＣＶＤ法に」：っで導電膜を形成す
る方法に関し、 高い選択性を維持して成膜できることを目的とし、 半導体基板上に、スクライブ領域を開口するパターニン
グを行なって後で導電膜を成長するべき部分に導電体層
を露出形成するＦ程と、導電体層を覆わず、上記スクラ
イブ領域を覆うように絶縁層を形成する工程と、選択気
相成長法にて導電体層に導電膜を成長する工程とを含む
。

〔産業上の利用分野〕

本発明は、半導体基板」−に選択ＣＶＤ　（気相成長）
法によって導電膜を形成する方法に関する。

近年、半導体装置のうち特に半導体集積回路の規模は急
速に増大しており、集積度の向上が強く望まれている。

このため、フォトリソグラ−ノイを中心とする微細加工
技術の開発が盛んに行なわれているが、その結果として
コンタクトホールやピアホールの縦横比が犬ぎくなり、
これは、スパッタリング法にて成膜される配線層０ＦＩ
のスｊツブカバレッジを悪化させ、性能、信頼性及び製
造歩留りを低下させる原因どなっている。。

そこで、この問題を解決する手段の一つとして、最近、
コンタクトホールやビアボール内に露出している導電体
表面のみに選択的に金属或いは金属珪化物を気相成長さ
せて埋込む、いわゆる選択ＣＶＤ法技術の実用化開発が
進められている。この選択ＣＶＤ法は上記のようなホー
ルの埋込み以外にも、基板上に形成されたシリコン層或
いはシリサイド層上に導電膜を薄く選択成長させて抵抗
を下げるために用いたり、アルミニウム合金配線の断線
防止等の信頼性向上のために配線を覆うように選択成長
させて用いる智−の応用が知られている。

このｊ：うな選択ＣＶＤ法では、選択性Ｊ：＜成膜する
ことが必要である。

（従来の技術） 第１４図は従来の成膜方法の一例を説明する図を示す。

同図＜Ａ）において、半導体基板くシリコン基板）７１
にフィールド酸化ＩＩ！Ｊ７２．ヂャンネルストップ層
７３．グー１〜酸化膜７／４．グー１〜電極７５．ソー
ス拡散層７６ｓ、ドレイン拡散層７６ｏを形成し、次に
、層間絶縁膜となる絶縁層を成長してこれをコンタクト
ホールパターン７８に従ってエツチングし、層間絶縁膜
７７を形成する、１このエツチングに際し、半導体基板
７１上に素子を形成しない領ｉｌｌ！（スクライブ領域
７つ）を設け、ここを利用してプラズマの発光強度をス
ペク１〜ル分析し、発光強度の変化を検出することによ
ってコンタクトホールパターン７８を過度にオ゛−バエ
ッチングしないようにエツチング終点検出している。こ
の場合、スクライブ領域７９はある程度の面積が必要で
ある。

次に、同図（Ｂ）において、選択ＣＶＤ法によってタン
ゲス−アンの導電膜８０を成長するが、スクライブ領域
７つにも導電膜８１が成長する。そこで、スクライブ領
域７９にこのような導電膜８１が残存すると後の工程で
チップに切分（プる時に不具合を生じるので、同図（Ｃ
）に示す如く、マスク８２を設けて導電膜８１をエツチ
ング除去する。この場合、導電膜８１のエツチング除去
であるので、基板７１との選択比を余りとることができ
ず、その表面に凹凸８３を生じる１、この後７スク８２
を除去し、導電膜８０上にアルミニウム配線パターン等
を設ける。

第１５図は従来の成膜方法の他の例を説明する図を示し
、同図中、第１４図ど同一部分には同一番号をイ」す。

第１５図（Ａ＞において、層間絶縁膜となる絶縁層を成
長してこれをコンタクト小ルパターン７８に従ってエツ
チングし、層間絶縁膜８６を形成する。このものは第１
４図に示すようなスクライブ領域を設けない。次に、同
図（Ｂ）において、選択ＣＶＤ法で導電膜８０を成長す
るが、この場合はスクライブ領域がないので導電膜８０
の他には導電膜は形成されない。

続いて同図（Ｃ）において、マスク８４を設けて絶縁膜
８６の一部をエツチング除去し、領域８５を設（プる１
、この場合も、絶縁膜８６が領域８５上に残存すると後
の工程でチップに切分ける時に不具合を生じるので、絶
縁膜８６が残存していない領域８５を設【′ｊる。この
場合は絶縁膜８６のエツチング除去であるので、基板７
１との選択比を十分にとることができるので、その表面
には第１４図（Ｃ）に示ずような凹凸は生じない１．こ
の後、マスク８４を除去し、導電膜８０上にアルミニウ
ム配線パターン等を設ける。

一方、基板上に形成されたシリコン層或いはシリコン層
或に導電膜を簿く選択成長させて抵抗を下げるプロセス
技術があるが、この場合もスクライブ領域が設けられて
いるので、ここに成長した導電膜をエツチング除去する
。

〔発明が解決しようとする課題〕

第１４図に示す従来例は、スクライブ領［７９に成長し
た導電膜８１をエツチング除去するに際し、導電膜８１
と基板７１との選択比を余りとることができないので、
オーバエツチングされて第１４図（Ｃ）に示すような凹
凸８３を生じてしまう。このため、これ１ス降の製造工
程において位置合わせが困難となる問題点があった。１
又、このものは、エツチング終点検出のためにスクライ
ブ領域７９が開口されているのでこの部分にも導電膜８
１が成長する。即ち、導電膜８０の他に不必要な部分に
まで導電膜８１が成長する、。

このように、選択成長する面積が大きいとそのストレス
によって膜が剥離し易くなり、又、成長反応の副生成物
が増えるために導電膜８０が絶縁膜７７上にも成長し易
くなる、すなわち選択性が低下する等の問題点があった
。これらの問題点は選択ＣＶＤ法のプロセス条件に大き
な制約を課づ−ことになり、場合によっては選択成長を
実用的に用いることができなくなるという問題点を生じ
る１゜一方、第１５図に示す従来例は、上記のような問
題点はないが、コンタクトボールパターン７８を形成す
る際に第１４図に示すようなスクライブ領域が間口され
ていないためにエツチング終点検出が非常に困難となり
、コンタクトボールパターン７８を過度にオーバエツチ
ングしてしまう等、安定して半導体装置を製造できない
問題点があった。

本発明は、高い選択性を維持して成膜できる半導体装置
の製造方法を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図を示す。同図中、１は半導体基
板、２はスクライブ領域（導電体層３を露出形成する際
のエツチング終点検出のために開口されている）、３は
導電体層、４は絶縁層、５は導電膜である。

上記問題点は、半導体基板１上に、スクライブ領ｔ８！
２をも開口するパターニングを行なって後で導電膜５を
成長するべき部分に導電体層３を露出形成する工程と、
導電体層３を覆わず、スクライブ領域２を覆うように絶
縁層４を形成する工程ど、選択気相成長法にて導電体層
３に導電膜５を成長する工程とを含むことを特徴とする
半導体装置の製造方法によって解決される１、 〔作用〕 本発明では、スクライブ領域２に絶縁層４を形成してい
るので、導電膜５は導電体層３にのみ成長し、スクライ
ブ領域２には成長しない１．このため、スクライブ領域
に成長してしまった導電膜を除去しなければならない従
来例に仕してスクライブ領域表面を平滑にでき、これ以
降の製造工程において位置合せの際に支障を生じること
はない５゜又、選択成長するのは導電体層３の部分のみ
であるので、導電膜の選択成長面積が従来例に比して小
さく、導電膜が剥離することはなく、高い選択性を得る
ことかできる。

特に、絶縁層４を、スクライブ領域２のみ開口するレジ
ストを用いて酸素イオン注入し、熱処理を加える工程で
形成する酸化膜にしたものでは、絶縁層４を形成するま
での工程が比較的簡単である。

又、絶縁層４を、低温酸化によってスクライブ領域２及
び、アルミニウム台金及びシリコンを含んだ配線パター
ンである導電体層３に酸化膜を形成する工程と、導電体
層３に形成された酸化膜を塩素系プラズマによって除去
するＬ稈とを含んで形成するものでは、多層配線パター
ン構造のものに適用できる。

更に、絶縁層４を耐熱性樹脂で構成したものでは、樹脂
と層間絶縁膜とのエツチング選択比をとるのが容易であ
るので、絶Ｒ層４として無機絶縁膜を用いたものに比し
て絶縁層４のエツチング除去が容易である。又、このも
のは、絶縁層４を形成するまでの工程が無機絶縁膜を形
成するものに比して少なくて済む。

〔実施例〕

第２図は本発明の第１実施例の製造”Ｌ程図を示す。同
図（Ａ＞において、半導体基板（シリコン基板）１１に
フィールド酸化膜１２．チャンネルストップ層１３．ゲ
ート酸化膜１４．ゲート電極１６Ｄを形成し、次に、層
間絶縁膜となる絶縁層を成長してこれをコンタクトホー
ルパターン１８に従って１ツヂングし、層間絶縁膜１７
を形成づる。この場合も第１４図に六ず従来例と同様、
スクライブ領域１つを開口してコンタク１〜ホールパタ
ーン１８のエツチング終点検出を行なう。

次に、同図（Ｂ）において、全面に無機絶縁膜２０を成
膜し、スクライブ領域１９を覆うようにしてレジストパ
ターン２１を形成し、スクライブ領域１９を覆う無機絶
縁膜２０のみを残してこれ以外の部分の無機絶縁膜（破
線）を除去する。この場合、無機絶縁膜２０としては、
これをコーツヂング除去する際に下地にある層間絶縁膜
１７の膜減りを極力抑えるために、膜質に応じて選択性
が維持される範囲内でできるだ（）薄く成膜づることが
好ましい。又、無機絶縁膜２０の材料どして（よ、エツ
チング速度の速い５ＯＧ（スピン・れハゲラス）、ＰＳ
Ｇ（りんガラス）舌のＣＶＤＩＩ化膜、スパッタ酸化膜
を用いるのが好適である。

次に、レジストパターン２１を除去し、例えばノッ化水
素（＋−Ｉ　Ｆ　＞水溶液に基板を浸漬して自然酸化膜
（特に、コンタクトホールパターン１８内のもの）を除
去し、低温で乾燥する。次に、同図（Ｃ）に示す如く、
選択ＣＶＤ法によってコンタク（へホールパターン１８
に導電膜２２を埋込む。

この場合、コンタクトホールパターン１８によって露出
しているシリコンの表面に成長核ができて導電膜２２が
形成されるも、スクライブ領域１９は無機絶縁膜２０で
覆われているので、この部分には導電膜は成長しない。

導電体として例えばタングステン（Ｗ＞を用いる場合、
六ノツ化タングステン（ＷＦ６）を主原料ガスとして用
い、水素（Ｈｚ）或いはモノシラン（Ｓ！ｌ」、＋）を
還元剤として用いる。成長温麿としては２５０℃〜４０
０℃が好適である。

この場合、無機絶縁膜２０を形成した後で六フッ化タン
グステン＜ＷＦｓ）十還元性ガスの雰囲気下でＣＶＤ法
を行なうと、無機絶縁膜２０上にはタングステン（Ｗ）
は成長ｔ！ヂ、半導体基板１１が露出している部分にの
みタングステン導電膜２２が成長したく即ち、選択性が
維持された）。

この選択性は、後述のシリリイドやアルミニウム合金上
への成長においても同様であった。このような選択性の
維持は実験的に確認されＩＣものであるが、選択性が、
原料ガスの各表面への吸着及びその各表面における還元
反応への寄与、還元反応副生成物の寄与等の過程から得
られることを考えれば十分叩解できる。

次に、同図（Ｄ）において、導電膜２２−トにアルミニ
ウム（ＡＬ）合金からなる配線パターン２３を形成する
。無機絶縁膜２０は、後の一■程でピアホール或いはワ
イヤボンディング窓を開口する際に同時に除去する。こ
の場合、配線パターン２３の成膜前に除去することもで
きるが、一般にコンタクトボールパターン１８内のタン
グステン（Ｗ＞と絶縁膜１７との密着性が余り良くない
のでウェットエツチング等の等方性エツチングでは間隙
を生じ、このために異方性エツヂングが適している。無
機絶縁膜２０の除去に際しては、絶縁膜２０と基板１１
との選択比を十分にとることができるので、その表面に
は凹凸を生じることはない。

このように、本発明では、スクライブ領域１９を覆うよ
うにして無機絶縁膜２０を設（′Ｊ、スクライブ領域１
９に導電膜が成長しないようにしているので、第１４図
に示す従来例のような導電膜除去の際のスクライブ領域
の凹凸を生じることはな（、又、選択成長する導電膜の
面積が第１４図に示す従来例に化して小さいので、導電
膜が剥離する虞れはなく、しかも高い選択性を以て成膜
できる。更に、スクライブ領域１９を設りてコンタクト
ホールパターン１８を形成するため、第１５図に示す従
来例に比して確実にエツチング終点検出でき、安定に製
造できる。

第３図は本発明の第２実施例の製造Ｖ程図を示す。第１
実施例の第２図（Ａ）に示す工程までは同じである。コ
ンタクトボールパターン１８を形成することによって露
出したシリコンの表面を熱酸化し、第３図（Ａ）に示す
ようにコンタクトホールパターン１８の底部に酸化膜２
４．スクライブ領域１９に酸化膜２５を形成する。この
場合、熱酸化によらず低温酸化によって酸化膜２４゜２
５を形成するようにしてもにい。この低温酸化は、例え
ばマイクロ波励起のＦ）ＣＥ（０２）プラズマに基板を
曝すことによって行なうことができる。

次に酸化層２５を覆うようにしてレジストバタン２６を
形成する。

次に、レジストパターン２６を利用して酸化膜２４を除
去し、レジストパターン２６を除去し、第３図（Ｂ）に
示すように酸化膜２５を残す１３次に、選択ＣＶＤ法に
よってコンタクトホールパターン１８に導電膜２７を埋
込む。この場合、スクライブ領域１９は酸化膜２５で覆
われているので、この部分には導電膜は成長しない。こ
の後の工程は第１実施例と同様、配線パターンを形成し
、酸化膜２５を除去する。効果は第１実施例と同様であ
る。

第４図は本発明の第３実施例の製造り程図を示す。第１
実施例の第２図（Ａ＞に示す二［稈までは同じである。

第４図＜Ａ）に示す如く、スクライブ領域１９のみ開口
するレジストパターン２８を形成する。ここで酸素イオ
ン２つを注入し、レジストパターン２８のないスクライ
ブ領域１９の表面に酸化シリコン（Ｓ！Ｏｚ）に近い組
成をもつ層３０を形成する。

次に、レジストパターン２８を除去し、続いて熱処理を
加えて層３０を酸化シリコン＠３０−に変換する。次に
、同図（Ｂ）に示す如く、酸化シリコン層３０−をマス
クとして導電膜３１を形成する。このものは、第１及び
第２実施例のものに比してスクライブ領域に絶縁層を形
成するまでの工程が簡単である。

第５図は本発明の第４実施例の製造ｌＬ程図を示す。こ
のものは、配線パターンを２層椛造にしたものである。

第１実施例の第２図（Ａ）〜（Ｄ）に示す工程までは同
じである。第５図（Ａ＞において、全面に層間絶縁膜３
２となる材料を成長後、エツチング除去によって１層目
の配線）くターンスクライブ領域３４の開口も形成する
１、この際、スクライブ領［３４の無機絶縁膜２０が除
去される。スクライブ領１ｉ１３４の開口はピアホール
パターン３３のエツチング終点検出に用いる。次に、同
図（Ｂ）において、全面に無機絶縁膜３５を成長し、ス
クライブ領域３４を覆うレジスタパターン３６を形成し
、絶縁膜３５をエツチングする、１次に、同図（Ｃ）に
おいて、レジストパターン３６を除去し、適当な前処理
（ピアホールバタン３３内の自然酸化膜除去）を行なっ
た後、選択ＣＶＤ法によってピアホール３３に導電１１
ｉ１３７を埋込む。この際、スクライブ領域３４には導
電膜３５が形成されているので、ここには導電膜は形成
されない。次に、同図（Ｄ）において、ｌ電膜３７上に
２層目のアルミニウム合金の配線バタン３８を形成する
。効果は第１実施例と同様である。

第６図は本発明の第５実施例の製造、Ｌ程図を示す。第
４実施例の第５図（Ａ）に示す工程までは同じであり、
この状態で低温酸化（室温乃至数１００℃程度）を行な
い、第６図＜Ａ＞に示Ｊ−ようにビアボールパターン３
３に露出している配線パターン２３上に酸化膜３９を形
成し、スクライブ領域３４に酸化膜４０を形成する。次
に、塩素系のプラズンエッチングによって同図（Ｂ）に
示すようにピアホールパターン３３内の酸化膜３９のみ
を除去する。この場合、選択比が十分であれば」−記の
ようにレジメ１−パターンは必要ないが、選択比が不十
分であれば、酸化膜／１０上に補助的にレジストパター
ン／１．１を設ければにい。

次に、同図（Ｃ）において、選択ＣＶＤ法によって導電
膜４２を成長する。この場合、スクライブ領域３４に酸
化膜４０が形成されているので、この部分に導電膜が形
成されないことは前述の各実施例と同様である。

第７図は本発明の第６実施例の製造工程図を示す１．こ
のものは、基板上に形成されたシリ」ン層或いはシリ→
ノイド層に選択成長膜を張伺（プて抵抗を下げるもので
ある。同図（Ａ）において、シリ」ン基板５１にフィー
ルド酸化膜５２．チ１７ンネルス１−ツブ層５３．グー
１−酸化膜５４．グー１へ電極５５を形成し、続いて、
グーｌ−電極５５の両側壁に絶縁膜からなる４ノイドウ
Ａ−ル５６を形成し、ソース拡散層５７ｓ、ドレイン拡
散層５７ｏを形成する。、＋ｊイドウＡ−ル５６を形成
する１ツチング除去に際し、エツヂング終点検出にスク
ライブ領域５８が用いられる。

次に、同図（Ｂ）において、全面に無機絶縁膜５９を成
長し、スクライブ領域５８を覆うＪ：うにしてレジスト
パターン６０を形成し、スクライブ領域５８上にのみ無
機絶縁膜５９を残すにうにエツチングする。次に、レジ
メ］〜パターン６０を除去し、適当な前処理（自然酸化
膜除去）を行なった後、選択ＣＶＤ法に」：リソース拡
散層５７Ｓドレイン拡散層５７ｏ及びグー１〜電捗５５
十に導電膜６１を成長する。この場合もスクライブ領域
５８に絶縁膜５９が形成されているので、この部分に導
電膜が形成されることはない。以下、通常のＭＯＳデバ
イス製造工程を以て製造する。なお、このものは絶縁膜
５９を特に除去する必要はない。

第８図は本発明の第７実施例の製造工程図を示ず。この
ものは、配線パターンを選択成長膜で覆って配線パター
ンの断線を防止するものである。

同図（Ａ）において、半導体基板６２」−に層間絶縁膜
６３を形成し、コンタク１へホールパターン６４を形成
し、配線パターン６５を形成する。このどぎ、コンタク
ミルホールパターン６４の１ツヂング終点検出の際にス
クライブ領Ｖｉ６６を用いる。

次に、同図（Ｂ）において、全面に無機絶縁膜６７を成
長し、スクライブ領域６６を覆うようにレジメ］〜パタ
ーン６８を形成し、スクライブ領域６６十にのみ導電膜
６７を残すように］−ツチングづ−る。

次に、レジストパターン６８を除去し、適当な前処理を
行なった後、選択ＣＶＤ法により配線パターン６５の表
面に導電膜６９を成長する１、以下、通常のＭＯＳデバ
イス製造工程を以て製造する。

第９図は本発明の第８実施例の製造］Ｌ程図を示し、同
図中、第２図と同一部分には同一番号を付乃至第１１実
施例は、スクライブ領域を覆う絶縁材料としてポリイミ
ドを用いＩこｂのである。第９図（Ａ）に示ツＪ：うに
第１実施例の第２図（Δ）に示す工程までは同じである
。同図（Ｂ）に３″３（１）で、スクライブ領域１９を
覆うようにして樹脂パターン９０（次の選択ＣＶＤ法の
湿度を考慮して耐熱性のポリン、ここでは例えばポリイ
ミドを用いるのが好適である）を形成する。

次に、前処理として、例えばフッ化水素（＋−（Ｆ　）
水溶液に基板を浸漬して自然酸化膜を除去し、低温で乾
燥後、選択ＣＶＤ法ににリコンタク１〜小ルパターン１
８に導電膜２２を埋込む。次に、樹脂パターン９０をア
ッシング除去し、同図（Ｄ）に示す如く、導電膜２２上
に配線パターン２３を形成する。このものも第１実施例
と同様の効果を有する。

この場合、樹脂パターン９０を形成した後で六フッ化タ
ングステン＜ＷＦｓ）＋還元性ガスの雰囲気下でＣＶＤ
法を行なうと、樹脂パターン９０上にはタングステン（
Ｗ）は成長ｔ！ヂ、半轡体基板１１が露出している部分
にのみタングステン導電膜２２が成長した（即ち、選択
性が維持された）。この選択性は、後述のシリガイドや
アルミラム合金上への成長においても同様であった。１
このような選択性の賄持は実験的に確認されたものであ
るが、選択性が、原料ガスの各表面への吸着及びその各
表面にお（）る還元反応への奇ち、還元反応副生成物の
寄り等の過程から得られることを考えれば十分理解でき
る。

一方、この実験では成長湿度が３００℃〜４００℃であ
つ１．：ためにａ１脂パターン９０として耐熱性樹脂で
あるポリイミドを用いたが、還元剤としてジシラン＜５
ｉ２Ｈｓ）１の）！元ガスを用いれば成長温度を下げら
れることが知られてｄ３す、従って、成長温度に応じて
他の構造を有する樹脂パターンくポリイミドと類似のも
ので）を用いても同様の選択成長が可能となることが推
測できる。

なお、このようにスクライブ領域に形成づる絶縁材とし
て樹脂パターン９０を設けるものは、無えば、第１実施
例の第２図（Ｂ）（こ丞づ無機絶皐家膜２０（破線も含
む）をレジストパターン２１にてエツチング除去するに
際して層間絶５ＲＩＩ！ｉ！１７どの選択比をとるのが
ややむヂかしいが、第９図に示す第８実施例のもので（
よ樹脂パターンであるので層間絶縁膜１７との選択比を
とるのが容易だからである。又、第８実施例のものは絶
縁材（樹脂パターン９０）を形成するまでの工程が、第
１実施例のものに比して少なくて済む。

第１０図は本発明の第９実施例の製造［桿図を示し、同
図中、第５図、第９図と同一部分には同一番号を付して
その説明を省略づる、１第８実施例の第９図＜Ａ）−＜
Ｄ＞に示す工程までは同じである。第１０図（Ａ＞にお
いて、層間絶縁膜３２゜ビアボールパターン３３．スク
ライブ領ｔｔ３４を形成する。次に、同図（Ｂ）におい
て、スクライブ領ＩＪ！３４を覆うようにポリイミドの
樹脂パタン９１を形成し、次に、面処理後、同図（Ｃ）
において、選択ＣＶＤ法によってビアホールパタン３３
に導電膜３７を埋込む。続いて、樹脂バタン９０を除去
後、同図（Ｉ））に示す如く、導電膜３７上に２層目の
配線パターン３８を形成する。

第１１図は本発明の第１０実施例の製造り程図を示し、
同図中、第７図と同一部分には同一番号を付してその説
明を省略する１、第６実施例の第７図〈Δ）に示す−工
程まで同じであり、この状態で第１１図（Ｂ）に示すよ
うに、スクライブ領域５８を覆うようにしてポリイミド
の樹脂パターン９２を形成（る。次に、面処理後、同図
（Ｃ）において、選択ＣＶＤ法によって１電膜６１を成
長する。以下、通常のＭＯＳデバイス製造工程を以て製
造する。

第１２図は本発明の第１１実施例の製造−Ｌ程図を示し
、同図中、第８図と同一部分には同一番号を付してその
説明を省略する３、第１２図（Ａ＞に示すように第７実
施例の第８図（Ａ）に示す工程までは同じである５、同
図（Ｂ）において、スクライブ領域６６を覆うようにし
てポリイミドの樹脂パターン９３を形成し、次に、萌処
即１糸、同図（Ｃ）において、選択ＣＶＤ法によって配
線パターン６５の表面に導電膜６９を形成する。以下、
通常のＭＯＳデバイス製造工程を以て製造する。。

なお、上述の各実施例では、デバイス形成領域外の被覆
すべき領域としてスクライブ領域のみを示したが、つ］
−八へ辺部において基板が露出している場合は、例えば
第１３図に示す如く、ウェハ周辺部９４もスクライブ領
［９５と同様に導電膜を成長させることは好ましくない
ので（前述のＪ、うに、選択成長面積が大きいと導電膜
が剥離し易くなったり、成長反応の副生成物が増加する
ｌＣめに選択性が低下する）、つ１ハ周辺部分９４もス
クライブ領域９５ど向「ｉに絶縁材で覆っておくことが
望ましい。

又、タンゲス１ンの導電膜を成長する場合、六フフ化タ
ングステン（ＷＦ６＞を主原料ガスとして用い、ジシラ
ン（Ｓｉ２Ｈａ）などの高次シラン類を還元剤として用
いることができる。この場合、選択性はモノシラン（Ｓ
ｉＨ７Ｉ）を用いる揚合よりも高くなる方向であるので
無機絶縁膜（第２図、第５図、第７図、第８図）の厚さ
をより薄くすることができ、一方、成長温度はモノシラ
ン（Ｓｉｔ−１＋）を用いる場合よりも低温化が可能で
あるので、樹脂パターン（第９図・〜第１２図）として
更に広い範囲の材料を用いることができる。

更に、導電膜として、タンゲスアン（Ｗ）以外にもモリ
ブデン（ＭＯ）やチタン（Ｔｉ＞が考えられ、更にこれ
ら金属のシリサイドを選択成長することも考えられる。

又更に、上述の実施例はＭＯＳデバイスの製造に適用し
たが、本発明はこれに限定されるものではなく、バイポ
ーラデバイスやパイＣＭＯＳデバイスにも同様に適用で
きる。

〔発明の効果〕

以上説明した如く、本発明によれば、スクライブ領域に
絶縁層を形成して導電膜を成長するようにしているので
、スクライブ領域表面を平滑にでき、これ以降の製造工
程において位置合せに支障を生じることはなく、しかも
、導電膜の選択成長面積が小さくなり、導電膜が剥離す
ることはなく、かつ、高い選択性を得ることができる。

これにより、微細で安定した接続構造が得られ、又、寄
生抵抗が低く高性能のデバイス、信頼性の高い配線体パ
ターン構造が得られる、。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図〜第１２図は夫々本発明の第１〜第１１実施例の
製造工程図、 第１３図はウェハ周辺部も絶縁材で覆うことを説明する
図、 第１４図及び第１５図は従来の各側の製造゛工程図であ
る。 図において、 １．１１，５１．６２は半導体基板、 ２．１９，３４．．５８，６６．９５はスクライブ領域
、 ３は露出した導電体層、 ４は絶縁層、 ５．２２，２７．３１．３７，４２，６１．６９は導電
膜、 １６ｓ、５７ｓはソース拡散層、 １６ｏ、５７ｏはドレイン拡散層、 １７．３２．６３は層間絶縁膜、 １８．６４はコンタクトボールパターン、２０．３５，
５９．６７は無機絶縁膜、２１．２６，２８，３６，４
１，６０．６８はレジストパターン、 ２３．３８．６５は配線パターン、 ２４．２５，３９．４０は酸化膜、 ２９は酸素イオン、 ３０−は酸化シリ」ン層、 ３３はピアホールパターン、 ５２はフィールド酸化膜、 ５５はゲート電極、 ５６はサイドウオール、 ９０．９１，９２．９３は樹脂パターン、９４はウェハ
周辺部 を示す。 特許出願人　富　士　通　株式会社 代　　理　　人　　弁理士　　伊　　東　　忠　　愚問

Claims (6)

【特許請求の範囲】
1. （１）半導体基板（１）上に、スクライブ領域（２）を
   開口するパターニングを行なつて後で導電膜（５）を成
   長するべき部分に導電体層（３）を露出形成する工程と
   、 該導電体層（３）を覆わず、上記スクライブ領域（２）
   を覆うように絶縁層（４）を形成する工程と、 選択気相成長法にて上記導電体層（３）に導電膜（５）
   を成長する工程とを含むことを特徴とする半導体装置の
   製造方法。
2. （２）上記絶縁層（４）は、上記スクライブ領域（２）
   のみ開口するレジストを用いて酸素イオン注入し、熱処
   理を加える工程で形成する酸化膜であることを特徴とす
   る請求項１記載の半導体装置の製造方法。
3. （３）上記絶縁層（４）は、低温酸化によって上記スク
   ライブ領域（２）及び上記導電体層（３）に酸化膜を形
   成する工程と、 上記導電体層（３）に形成された酸化膜を除去する工程
   とを含んで形成することを特徴とする請求項１記載の半
   導体装置の製造方法。
4. （４）該導電体層（３）はアルミニウム合金及びシリコ
   ンを含んだ配線パターンで、 該導電体層（３）に形成された酸化膜を除去する工程は
   、塩素系のプラズマによる除去であることを特徴とする
   請求項３記載の半導体装置の製造方法。
5. （５）上記絶縁層（４）は、耐熱性樹脂であることを特
   徴とする請求項１記載の半導体装置の製造方法。
6. （６）上記絶縁層（４）は、上記スクライブ領域（２）
   の他に上記半導体基板（１）ウェハの周辺部にも形成す
   ることを特徴とする請求項１〜５のうちいずれか一項記
   載の半導体装置の製造方法。