JPH02179018A - 表面実装型表面波デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、弾性表面波を利用した表面波素子をパッケー
ジ内に納めた表面実装型の表面波デバイスに間する。

〔背景技術〕

本発明に用いられるパッケージに類似したものとしては
、ＬＳＩ等のパッケージングに用いられている第４図に
示すような構造のチップキャリア３７がある。これはエ
ポキシ積層板を用いたベース３１の上面外周部と外周面
とにそれぞれメツキ等によりポンディングパッド３２と
タップ３３とを形成し、中央のダイアタッチメント部３
４に搭載されたＬＳＩチップ（図示せず）とポンディン
グパッド３２との間にボンディング配線した後、ＬＳＩ
チップを囲むようにしてベース３１の上に枠３５を重ね
、さらに枠３５の上面に１２３６を被せ、ベース３１と
枠３５と菱３６を接着剤等により張り合わせてＬＳＩチ
ップをチップキャリア３７内に密封するものである。

しかしながら、このようなチップキャリアはＬＳＩチッ
プを密封するためのものであり、これまで電磁シールド
機能を備えたチップキャリアは無かった。

また、従来の表面実装型の表面波デバイスでは、例えば
実開昭６０−４７３２１号公報（図示せず）に開示され
ているように、下面に凹みを設けられた蓋を表面波素子
の表面に直接接着して表面波素子の回路を密封している
だけであり、電磁シールド性能を備えたパッケージは無
かった。

このため、従来の表面波デバイスにあっては、外部の電
磁ノイズのために出力信号のノイズが増大するといった
問題があった。

［発明が解決しようとする課題〕 しかして、本発明は上述の背景技術に鑑みてなされたも
のであり、表面波素子を内蔵させる表面実装型のパッケ
ージに電磁シールド性能を持たせることを目的とする６ １課題を解決するための手段〕 このため本発明の表面実装型表面波デバイスは、外部電
極を備えたベースの上に表面波素子を搭載し、表面波素
子を囲むようにしてベースの上面に枠を載置し、枠の上
面に蓋を被せて表面波素子を密封した表面波デバイスに
おいて、前記ベースの」二面に子連体層を形成すると共
にベースの外周面にＰ′導体層と導通したアース電極を
設け、前記益の下面に、Ｌ導体層を形成し、前記枠に設
けられた接続用電極によって前記」二連体層を前記アー
ス電極に電気的に接続させたことを特徴としている。

〔作用〕

本発明にあっては、ベースの」−向に設けられた子連体
層と蓋の下面に設けられた１導体層との間に表面波素子
が挟まれた構造となるので、表面波素子を外部の電磁ノ
イズからシールドすることができ、外部のノイズを拾う
ことがなくて　Ｓ／Ｎ比等を向」二させることができる
。しかずう、枠に設けた接続用電極によって菅の−１−
導体層をアース電極に導通させているので、蓋とベース
との間に枠を挟んでパッケージを組み立てるだけでも容
易に−に導体層をアース電極に接続することができる。

また、基板への実装時にはアース電極をアー・スライン
に接続するだけで上下導体層をアース１゛ることができ
、実装作業も容易に行える。

〔実施例」 以ｒ　本発明の実施例を添付図に基づいて詳述する。

表面波素子４を納めるパッケージ１３は、第１図に示す
ようにベース３と枠５と菅６とがらなっており、各々エ
ポキシ積層板などの銅張積層板（図面では、銅箔パター
ン部に斜線を施しである。）によって形成されている。

ベース３は、エポキシ積層板等のベース基板１］の上面
中央部に比較的広い面積の子連体Ｎ７を形成し、ベース
基板１１の両側面中央部に設けられた半円弧状の切欠部
１２にアース電極８を形成したものであり、子連体層７
とアース電極８とは接続用配線パターン】４によって電
気的に接続されている。また、ベース基板１１の両側面
両端部にも半円弧状の切欠部１５．１６を設けてあり、
両切尖部１．５，１．６にそれぞれ一対の入力側外部電
極ｌと一対の出力側外部電極２を形成してあり、各々の
外部電極１，２からはベース基板１１の上面へ向けて素
子接続バッド１７が延出されている。このベース３は、
ベース親基板（図示せず）を切り離して得られるもので
あり、ベース親基板の上面にはベース３の子連体Ｉば７
と接続用配線パターン】４と素子接続バッド１７に相当
する銅箔の繰り返しパターンが形成されており、またア
ース電極８と外部電極１，２に対応する箇所には各々ス
ルーホールが形成されている。しかして、スルーホール
を２つに分割するようにベース親基板を切り離すことに
より複数枚のベース３が得られるのであり、各スルーポ
ールメツキがアース電極８及び外部な極１，２となる。

枠５は、角枠状をした枠基板】８の両側面中央部にそれ
ぞれ円弧状の切欠部１９を設け、この切欠部］９に接続
用電極１０を形成したものである。枠５の外寸はベース
３の外寸と等しくな−）ており、接続用電極１０は枠５
をベース３の上面に重ねた時にベース３のアース電極８
と合致するように配置されている。また、内部に表面波
素子４を納めることができるように枠５の内寸及び厚み
を決めであるにの枠５も、砕穀基板（図示せず）を切り
離して得られるものであり、砕穀基板には枠孔を所定ピ
ッチ毎に開口してあり、接続用電極１０に相当する箇所
にはスルーホールが設けられている。しかして、この枠
組基板をスルーホールを２分割するように所定寸法に切
り離すことにより複数枚の枠５が得られるのであり、各
スルーホールメツキが接続用電ｉ１０となる。

蓋６は、ベース基板１１と同じ寸法の角板状をした蓋基
板２０の下面全面に銅箔を貼って主導体層９を形成した
ものである。この蕎６も、下面全面に銅箔を貼られた銅
張積層板の養親基板（図示せず）を所定寸法に切り離し
て得られるものである。

表面波素子４は、第２図では簡略に示しであるが、素子
基板２１の表面に一対のくし形電極（■ＤＴ）２２が設
けられており、素子基板２１の両端部にはそれぞれ一対
の入力側引出しバッド２３と出力側引出しバッド２４が
設けられている。

次に１表面波デバイスの組立て方法について説明する。

跋ず、第２図に示すように、表面波素子４のくし形電極
２２を設けられている表面を下方に向け、表面波素子４
を子連体層７から浮かせてくし形電極２２を子連体層７
から電気的及び機械的に分離した状態で各々対応する引
出しバッド２３．２４と素子接続バッド１７．１７とを
リフロー半田２５等によって半田付けする。ついで、ベ
ース３の上に枠５を載置し、接着剤により枠５の下面を
ベース３に接着する。これにより表面波素子４は枠５内
に納められ、ベース３のアース電極８と枠５の接続用電
極１０とが上下で電気的に接触させられる。この後、枠
５の上面に蓋６を被せ、接続用電極１０を主導体層９に
電気的に接触させ、接着剤によって蓋６を枠５の上面に
接着する。こうして、表面波素子４はベース３と枠５と
１２６とからなるパッケージ１３内に気密的に密封され
、表面実装用として組み立てられるのである。すなわち
、この表面実装型表面波デバイスは、配線基板（図示せ
ず）の上に仮止めされ、各入出力側外部電極１，２とア
ース電極８を配線基板のランド部にリフロー半田法など
によって半田付けされるのである。こうして、アース電
極８が配線基板のアースライン等に接続されると、子連
体層７がアースされ、主導体層９も接続用電極１０を介
してアースされるので、内部の表面波素子４はアースさ
れた上下導体層７間に挟まれることになり、電磁シール
ドされる。なお、アース電極８と接続用電極ｌＯと主導
体層９とは、単に接触によって電気的導通を得るだけで
なく、互いに半田被膜で電気的にブリッジさせることに
よって主導体層９のアースを完全にすることができるが
、これは別途工程によることなく表面波デバイスを配線
基板に実装する際にフロー半田によってアース電極８と
接続用電極１０と下導体層９間に半田被膜が形成される
ようにしてもよい。

上記の組立て方法の説明では、各々親基板から切り離し
た後のベースと枠と蓋を組み合わせる場合を説明したが
、親基板のままで組み立てることにより製造工程を簡単
にすることができる。すなわち、ベース親基板の上面に
子連体層と対応させるようにして複数個の表面波素子を
搭載し、枠孔内に表面波素子を納めるようにして枠組基
板をベース親基板の上に重ねて接着し、この枠組基板の
上に養親基板を重ねて接着し、この後親基板の組立体を
切断して複数個の表面波デバイスを製造するのである。

これにより、接着剤の塗布工程や親基板の切断工程など
の工程数を大幅に削減できる。

なお、上記の説明では４端子の表面波フィルターの場合
について説明したが、本発明はこれに限定されるもので
なく、表面波素子の種類が異なれば外部電極数などは変
化する。さらに、ベース及び枠には両面銅張積層板を用
いてアース電極や接続用電極等の上下の縁にランド部を
形成し、アース電極と接続用電極と主導体層との接触面
積が大きくなるようにしてもよい、また、ベースにはエ
ポキシ積層板等に銅箔を貼っな銅張積層板を用いたが、
セラミック基板等に蒸着膜を形成したものなどでもよい
、また、上記実施例では、スルーホールを利用して各１
を極を設けたので、半円弧状の切欠部に電極が設けられ
ているが、スルーホールを利用しない場合などには、切
欠部を設けることなく各電極を形成してもよい。

〔発明の効果〕

本発明によれば、表面波デバイスに電磁シールド性能を
持たせることができるので、外部の電磁ノイズから表面
波素子を遮蔽することができ、外部のノイズを拾ってＳ
／Ｎ比を低下させたり、誤信号を送り出したりすること
を防止できる。また、ベースと枠と蓋を重ねてパッケー
ジを組み立てるだけで上場体層もアースに導通させるこ
とができ、組立作業を簡単にすることができる。さらに
、アース電極を基板のアースラインなどに半田等で固定
するだけで上下導体層をアースすることができ、実装作
業も容易に行えるものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるパッケージの分解斜
視図、第２図は同上のベースの上に表面波素子を搭載し
た状態を示す正面図、第３図は組み立てられた表面波デ
バイスを示す正面図、第４図は従来例のパッケージを示
す分解斜視図である。 １・・・入力側外部電極　　２・・・出力側外部電極３
・・・ベース ５・・・枠 ７・・・１導体層 ９・・・上場体層 ４・・・表面波素子 ６・・・菱 ８・・・アース電極 １０・・・接続用電極 第 図

Claims (1)

【特許請求の範囲】
1. （１）外部電極を備えたベースの上に表面波素子を搭載
   し、表面波素子を囲むようにしてベースの上面に枠を載
   置し、枠の上面に蓋を被せて表面波素子を密封した表面
   波デバイスにおいて、前記ベースの上面に下導体層を形
   成すると共にベースの外周面に下導体層と導通したアー
   ス電極を設け、前記蓋の下面に上導体層を形成し、前記
   枠に設けられた接続用電極によって前記上導体層を前記
   アース電極に電気的に接続させたことを特徴とする表面
   実装型表面波デバイス。