JPH02181280A - 複数のグラフィックイメージの表示方法および装置 - Google Patents

複数のグラフィックイメージの表示方法および装置

Info

Publication number
JPH02181280A
JPH02181280A JP1270573A JP27057389A JPH02181280A JP H02181280 A JPH02181280 A JP H02181280A JP 1270573 A JP1270573 A JP 1270573A JP 27057389 A JP27057389 A JP 27057389A JP H02181280 A JPH02181280 A JP H02181280A
Authority
JP
Japan
Prior art keywords
data
digital data
graphic image
operations
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1270573A
Other languages
English (en)
Inventor
Leonard J Hourvitz
レオナード ジェイ ホルビッツ
John K Newlin
ジョン ケイ ニューリン
Richard A Page
リチャード エイ ペイジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Next Inc
Original Assignee
Next Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Next Inc filed Critical Next Inc
Publication of JPH02181280A publication Critical patent/JPH02181280A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026Control of mixing and/or overlay of colours in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータモニタまたはその他のビデオ
スクリーンにおける複数のグラフィックイメージのデイ
スプレィに間する。
特に、この発明は、所望の合成演算に従って複数のイメ
ージの合成を表示するための方法および装置に関する。
〔従来の技術〕
ある種のコンピュータは、そのオペレーティングシステ
ムのユーザインタフェースでグラフィックイメージをC
吏用している。さらに、多くのコンピュータは、グラフ
ィックデイスプレィを生じさせ、または#を終生酸物と
してグラフィックイメージを生じかつ演算可能とするた
めに使用される実行プログラムが可能である。この発明
に関連する形式のグラフィックイメージは、画素群で作
成される。各画素は、画素のカラーレベルを指示する部
分を有し、そして画素の適用範囲または不明瞭の度合い
を指示する部分を有する画素情報またはデータによって
コンピュータに表わされる。
実際のカラーコンピュータシステムにおいて、例えばR
,QBモニタを使用するものでは、画素カラーレベルデ
ータは、画素についての赤、緑および青からなる原色要
素の個々のレベルを典型的に表示する。モノクロシステ
ムにおいて、この種のデータは画素についてのグレーレ
ベル(白から黒への変化)のみ典型的に表示する。以下
に述べるように、この発明は、モノクロコンピュータシ
ステムの具体的実施例として明示され、各画素のカラー
レベルデータが画素についてモノクログレーレベルとし
て表示することが明らかにされる。
それは、周知技術として評価されるが、しかしこの発明
は、画素のカラー要素を表示する個々のデータに対し、
開示される技術を適用することによって正しいカラー(
例えばRGB)システムでも使用される。従って、以下
に使用されるように、°“カラーレベルパおよび“カラ
ー要素レベル”の用語は、画素のモノクログレーレベル
かまたはカラー要素のレベルかを意味することとして理
解されるものとする。
画素のカラーレベルおよび不明瞭なデータは、それぞれ
最少から最大に変化する。モノクロシステムでは、カラ
ー(グレー)レベルは白から黒に変化し、同時に不明瞭
は明瞭から不明瞭に変化する。変化の精度は、グラフィ
ック要素を表示するために、特にコンピュータシステム
で使用されるビット数に左右される。1ピッl−のグラ
フィックモノクロシステムでは、画素データ(グレーレ
ベルおよび不明瞭)の各要素は、中間表示のない単なる
2値(0または1)のいずれかとすることができる。従
って、このようなシステムにおいて、画素のグレイレベ
ルは、白(0)または黒(1)のみでその間に何もない
ものとすることができ、同時に不明瞭は、完全に明瞭(
0)または総合的に不明瞭(1)とすることができる。
2ビットのグラフィックシステムでは、データは4つの
可能な@ (00。
01.10.11)のいずれかとし、これにより画素デ
ータの各部分は、グレーの映像および明瞭の度合いにつ
いて2つの中間値の表示をすることができる。ビットを
追加すれば、精度の向上が可能となる。
2もしくはそれ以上のグラフィックイメージがコンピュ
ータデイスプレィで演算される場合、演算の部分として
、合成イメージを生じるために、一方のイメージが他方
のイメージとオーバラップまたはカバーすることが望ま
れるであろう0例えば、家の前に(および不明瞭な部分
)立っている人の単一の合成部分を生じるため、家のイ
メージの前に人のイメージを置くことが望まれるであろ
う、また、窓を通して見るために、人のイメージを考慮
すべく全部または一部の明瞭なイメージ(例えば窓)が
不明瞭なイメージ(例えば人)の上に置くことが望まれ
るであろう。この結果、合成イメージは、合成演算の正
確な素質およびそれぞれ一対のオーバラップする画素の
カラー及び不明瞭の度合いに左右されるであろつ。
ティー、ポーター他の“合成ディジタルイy<−5,”
’、コンピュータグラフィックス、第18巻、第3号、
253〜259頁(1984年7月)には、12の可能
な合成演算は、2つのイメージから画素カラーデータと
不明瞭データを組合わせるために、第3番目の合成イメ
ージに対し画素データを生ずることが述べられている。
12の操作は、イメージA(ソースすなわち第1人力、
イメージ)とB(目的すなわち第2人力、イメージ)の
演算であり、次の通りである。
1.8の上のA この演算の結果生じるイメージは、Aの一部によりカバ
ーされたBの部分を除いて、Aの全部とBの全部を示す
。言い換えれば、この方法は、どこでAが不明瞭であろ
うともイメージAが示され、そして他がイメージBとし
て示される合成イメージを結果として生じる。
2、Aの上のB この演算の結果上じるイメージは、Bの一部によりカバ
ーされたAの部分を除いて、Bの全部とAの全部を示す
。言い換えれば、この方法は、どこでBが不明瞭であろ
うともイメージBが示され、そして他がイメージAとし
て示される合成イメージを結果として生じる。
3、Hの中のA この演算の結果上じるイメージは、Bにオーバラップし
て、BのないAの部分のみを示す。
4、Aの中のB この演算の結果上じるイメージは、Aにオーバラップし
て、AのないBの部分のみを示す。
5.8の外のA この演算の結果上じるイメージは、Bにオーバラップし
て、BのないAの部分を除いたへの全部を示す。
6・ん立並L1 この演算の結果上じるイメージは、Aにオーバラップし
て、AのないBの部分を除いたBの全部を示す。
7・に盃上二五 この演算の結果上じるイメージは、Bにオーバラップし
たAの部分およびAによってオーバラップしないBの部
分のみを示す。
8・L左1よA1 この演算の結果上じるイメージは、Aにオーバラップし
たBの部分およびBによってオーバラッグしないAの部
分のみを示す。
9、AとBの排他的オア この演算の結果上じるイメージは、Aと8がオーバラッ
グしない部分のみを示す。
10、クリア この演算の結果上じるイメージは、AとBの元の出現に
拘らず、明るく明瞭なスクリーンである。
11、A この演算の結果上じるイメージは、Aのみである。
12.8 この演算の結果上じるイメージは、Bのみである。
ポーター他は、AとBの合成イメージのカラーと不明瞭
な部分の両者を演算することについて、4つのオペラン
ドを有する一般化された方程式を示している。イメージ
AとBについてのデータは、計算のために0から1へ変
化することが考慮され、このような目的に使用するグラ
フィックイメージと同じくらいの多くのビットによって
表示される。方程式は、XA十YBであり、この場合X
とYはポーター他により12の方法のそれぞれに対して
導かれた係数である。同一の一般方程式(異なる画素デ
ータ期間に対し同一の係数を与える)は、画素のカラー
レベルおよび不明瞭要素を演算するために使用される。
モノクロシステムにおいて、その結果、方程式は2度(
1度はグレイレベルに対して、そしてもう1度は不明瞭
、データに対して)使用される。これには、それぞれの
画素を合成するために、少なくとも4つの乗算ステツブ
と2つの加算ステップが必要である。RGBカラーシス
テムにおいては、方程式は4度(1度はそれぞれ赤、緑
および青のカラーレベルデータに対して、そしてもう1
度は不明瞭に対して)使用される。これには、少なくと
も8つの乗算と2つの加算が必要である。結果は、高解
像度を生じ得るコンピュータシステムにおいてはグラフ
ィックイメージが10万の画素からなり、合成演算はゆ
っくりとできる。
従って、合成演算を実行するなめに必要とされるコンピ
ュータ情報源を低減すること、およびこのような合成プ
ロセスの速度を高めることができるようにするこが望ま
しい。
〔発明が解決しようとする課題〕
そこで、本発明の目的は、 合成演算を実行するために必要とされるコンピュータ・
m報源を低減すること、およびこのような合成イメージ
を生じるために2つのイメージを組合わせる速度を高め
ることにある。
〔課題を解決するための手段〕
本発明によれば、第1および第2の入力グラフィックイ
メージの合成である出力グラフィックイメージを創作し
かつ表示するための装置および方法をか提供される。第
1人力、第2人力そして出力グラフィックイメージのそ
れぞれは、複数の画素で形成される。各画素は、IMi
のディジタルデータにより表わされる。ディジタルデー
タの組合わせは、画素の不明瞭を示す部分と同様に、画
素のカラー要素のレベル(グレーレベル、または赤、緑
、青またはその他のカラー要素のレベル)を示すカラー
レベル部分を含む。出力イメージは、第1および第2人
のカブラフィックイメージを表示するディジタルデータ
の組合わせで合成演算の第1グループの選択された19
の結果を表示する。装置は、第1の入力グラフィックイ
メージを表示するディジタルデータをス1〜アするため
の第1の手段と、第2の入力グラフィックイメージを表
示するディジタルデータをストアするための第2の手段
とを含む。装置は、第1のストアする手段にス1ヘアさ
れたデータに基づいて第2のストアする手段にストアさ
れた連続的に変換する画素カラーレベルおよび不明瞭デ
ータに対する選択指令で演算の第2グループの19また
はそれ以上を実施する。変換の結果として、第2の演算
結果は、初めからの画素データに対する置き換えとして
第2のストアする手段にス1〜アされる。デイスプレィ
手段は、ストアする手段におけるデータを表示する。
〔実施例〕
次に、本発明の好適な実施例につき添1寸図面を参照し
ながら以下詳細に説明する。
第1図は、本発明を実施する形式のいくつかの合成演算
を示す。アイテム100は°゛ソース′″イメージ指定
され、不明瞭部分100Aを有し、他が明瞭な白である
最初のイメージを示す。アイテム102は、“″目的′
”イメージが指定され、ソースイメージ100が合成演
算のグループの19に従って組合わされるものとして、
同様に最初のイメージを示す。イメージ102も同様に
、不明瞭部分102Aを有し、そして他が明瞭な白であ
る。アイテム11〇−132は、次のような、最初のソ
ースイメージ100と目的イメージ102を使用して実
行される典型的な合成演算をした後に結果として生じる
合成イメージを示す。
1、イメージ100は、ポーター他のクリア演算の結果
として生じる合成イメージを示す、イメージ110は明
瞭な白である。
2、イメージ112は、コピー演算(ポーター他の“A
′″演算に対応する)の結果を示す。この演算は、ソー
スイメージを組合わせない最初の目的イメージに対し、
ソースイメージを置き換える。結果として生じる合成イ
メージ112は、最初のソースイメージ100と同じで
ある。
3、イメージ114は、ポーター他のBの上のA操作に
対応する目的の上のソース演算から結果として生じる合
成イメージを示す。
4、イメージ116は、ポーター他のAの上のB演算に
対応するソースの上の目的演算から結果として生じる合
成イメージを示す。
5、イメージ118は、ポーター他のBの中のA演算に
対応する目的の中のソース演算から結果として生じる合
成イメージを示す。
6、イメージ120は、ポーター他のAの中のB演算に
対応するソースの中の目的演算から結果として生じる合
成イメージを示す。
7、イメージ122は、ポーター他のBの外のA演算に
対応する目的の外のソース演算から結果として生じる合
成イメージを示す。
8、イメージ124は、ポーター曲のAの外のB演算に
対応するソースの外の目的演算から結果として生じる合
成イメージを示す。
9、イメージ126は、ポーター他のBの17上のA演
算に対応する目的の頂上のソース演算から結果として生
じる合成イメージを示す。
10、イメージ128は、ポーター他のAの頂上のB@
算に対応するソースの頂上の目的演算から結果として生
じる合成イメージを示す。
11、イメージ130は、ポーター他のAとBの排他的
オア演算に対応するソースと目的の排他的オア演算から
結果として生じる合成イメージを示す。この演算は、し
ばしばコンビュータグフィックスにおいて池のものに使
用されるが、ここでは使用していない、第2のイメージ
の画素データと第1のイメージの画素データとの論理排
他的オアから生じる第2のイメージの上の第1のイメー
ジに位置する異なる技術と混同すべきではない、論理排
他的オア技術は、例えば基礎をなすイメージデータを消
失させることなく、基礎をなすイメージの上のカーソル
を位置決めするために使用される0組合わされたイメー
ジを有するカーソルイメージデータのその後の論理排他
的オアはカーソルを消去し、そして論理排他的オア演算
の特性により基礎をなすイメージを復帰させる。
12、イメージ132は、ソースプラス目的の演算から
結果として生じる合成イメージを示す。この演算は、ソ
ースおよび最初の目的イメージのカラーおよび不明瞭の
値の単なる加算である合成イメージを生じる。
上述したように、第1図に示されるポーター他の演算の
それぞれは、−最北されたポーター他の方程式を解法す
ることにより実行することができる。しかしながら、前
記方程式の解答は、相対的にゆっくりとしたプロセスと
することができる。−最北された方程式が合成演算のそ
れぞれに対して解決される場合に、多様な結果として生
じる特定の方程式は、全て4つの2項演算子の組合わせ
として書くことができることが見出だされた。加えて、
2項演算子のそれぞれが、2つのメモリロケーションに
おける2つの値の入力として扱われ、そしてそれらと同
じロケーションの19に結果を書込む書込み機能として
実行される場合に、一般方程式が所望のグライックイメ
ージを生じるように解法できる速度は増大することが見
出だされた。以下に使用される表記法において、2つの
グライックイメージの一方は゛ソース”Sが指定され、
同時に他方は“目的”Dが指定される。@込み機能がソ
ースおよび目的データに対し実行される場合、目的デー
タはソースデータに基づいて変換される。その結果は、
メモリロケーションにおける最初のデータに対して置き
換える目的のメモリロケーションに書込まれる。
4つの2項書込み機能は、以下の通りである。
書込み機能0二D 4−SD(以下、WFo (D) 
)書込み機能1:04−最高限度(S4D)  (以下
、WF+ ([))) 書込み機能2:D←(1−3)D (以下、WF2 (
o) ) 書込み機能3 : D −3十〇−SO(以下、W F
 s (D) ) 当業者によって理解されるように、書込み機能0は、ソ
ースイメージメモリにストアされたソースイメージ画素
データ(ポーター他の方程式が解法されることによるカ
ラーまたは不明瞭のいずれか)の値に、目的イメージメ
モリにストアされた画素データの値を掛は算し、そして
最初の目的イメージ画素データの置き換えで目的メモリ
での積をストアすることを意味する。同様に、書込み機
能1は、ソースイメージ画素データの値に、目的イメー
ジ画素データの値を加算し、そして最初の目的イメージ
画素データの置き換えで目的メモリでの和(最高限度す
なわち最大1を越えない)をストアすることを意味する
。書込み機能2および3は、2項方程式に従って同様に
動作する。このような書込み機能2は、(1−3)Dを
演算し、最初にストアされた目的データ0に対する結果
を置き換える。書込み機能3は、S+D−3Oを演算し
、最初にストアされなりの値に対する計算結果を置き換
える。
さらに、次の演算子を使用することが見出だされた。
D←O D←1 −S バッファ←S D←バヅファ D←0は、目的メモリにストアされた画素データを0に
セットすることを意味する。これは、目的メモリ画素が
白または明瞭(画素データの部分、カラーまたは不明瞭
が変更されることによる)になることである。演算子D
←1は、目的メモリにストアされた画素データを 1に
セットすることを意味する。演算子D−3は、同様にソ
ース画像データ(カラーまたは不明瞭)の値を最初にス
トアされた画像データの置き換えとして目的メモリに書
込む。
バッファ←SおよびD←バッファは、別のバッファメモ
リに対しまたはそのメモリから書込みすることが必要な
場合よりもむしろ目的イメージメモリに対し直接使用さ
れる。演算子バッファ←Sは、バッファメモリにコピー
されるべくソースメモリにストアされたソースイメージ
画像データ(カラーまたは不明瞭)を生じる。第2の演
算子、D←バッファは、データをバッファから目的メモ
リに対しコピーする。演算子バッファ←Sを使用してソ
ースイメージデータが一度バッフTメモソGこコピーさ
れると、目的メモリにストアされた目的イメージデータ
は、書込み機能1−4のいずれかを使用してバッファに
書込まれ、そして変換される。このようにした場合、方
程式は一般に次のように表わされる。 l’1Fx(B
uf) −D  ここでXは呼び出される特定の書込み
機能を表わす。この場合にバッファか使用されると、バ
ッファは4つの書込み機能に対し“目的′″として供給
されるが、しかし実際にはそれからその後の2項ステッ
プに対するソースデータであるデータを保持する。
次に述べることから明白となるように、2つのバッファ
演算子は、反対の合成演算(例えば、“Bの上のA ”
の逆として“Aの上のB”)の実行に使用され、または
他の方法よりもむしろソースデータの機能として目的デ
ータを変換するために必要である場合に別な方法で使用
される。
本発明は、前述した書込み機能の19またはそれ以上の
選択された操作を使用して第1図に示されるように、選
択された組合わせまたは指令で達成される種々の合成演
算を実行する。以下の表1は、それらの操作を実行する
ための、適正な指令での、典型的な書込み機能ステップ
のリストである。
表  ■ 演算 カラ / 不明U S 0ver D olor S  In D S Out D opacity olor opaclty olor opaclty S Atop B olor ポーターεの 方程式 %式%) D 0ver 5 color In5 D Oum 5 OpaCLセy color opac江y color opacity D Atop S color opaclty S Xor D color opac江y δd′=δd+(1−αd)6゜ α♂as+ad−αdαd 5C=6dα5 α =α α (sd 6c=(1−αd)6d αd・(1−05)αd δc:6dcls+(1−αd)65 α =α (S 6C=(1−αd)6゜ +(1−05〕6d αd・(1−αd)C5 +(1−cy、)cld S Plus D color     6  =6 +65d opacity    αd・α5+αdbuf←6s
; WF (、buf)+αd; 町(6a )”buf 韮3(αd)”C5 η。(δd)−08 町(αd汁α5 韮2(δd)・αd 韮2(αd”5 buf+aδ; WF (buf)+αd; 直。(δd)−C5; VFl(δd)←buf buf←δ; ■(buf)+αd; w′F2(δd)・C5; wFl(δd)←buf buf←α ; ■(buf)←αd; wF2(αd)吋、; wFl(αd)←buf 直、(δd”s 町(C1d)#s 当業者は、本発明の方法によって第1図に示されるよう
に、いずれかの合成演算を達成する方法を人工から理解
し得るであろう0例えば、表1は目的の上のソース演算
を達成するための書込み機能ステップを記載している。
前述したように、この演算は、第2(目的)メモリにス
トアされた合成イメージを生じるために、第2すなわち
目的メモリロケーションにストアされた背景すなわち目
的イメージの上に第1すなわちソースメモリロケーショ
ンにストアされた前景すなわちソースイメージの配置で
ある。この操作に対する合成カラーレベル画素データを
生じるためのポーター他の方程式は、3つの演算数(δ
  δ おd ″   S よびα )を含み、そして対応するポーター他の不明瞭
の方程式は、2つの演算数(α〜およびαd)を含む。
方程式は次式で示される。
(1)δ =δ +(l−α )δ  (画素cs  
    sd カラーレベルデータに対して) (2)α −α +(]−α )α  (画素c   
  s          s     d不明瞭デー
タに対して) f旦 し 、 δ は、合成イメージの画素に対するカラーレベル要素
値、 δ は、ソースイメージの画素に対するカラーレベル要
素値、 δdは、目的イメージの画素に対するカラーレベル要素
値、 α は、合成イメージの画素に対する不明瞭値、 α は、ソースイメージの画素に対する不明瞭値、そし
て αdは、目的イメージの画素に対する不明瞭値である。
人工は、これら2つ合成する操作の方程式が4つの2項
(2つの演算数)書込み機能の選択された19を使用す
ることにより、コンピュータシステムで実行でき、ソー
スイメージのカラーまたは不明瞭画素データの機能とし
て、目的イメージのカラーレベルおよび不明瞭画素デー
タを連続的に変換するために、予め設定した指令でたっ
せいし得ることを示している。このステップは、次の通
りである。
(3)WF2 (δd)−C6 WF+  (δ )←α  (画素カラーレ    s ベルデータに対して) (4) W F s  (δ )←α  (画素不明瞭
デ    s −夕に対して) 書込み徴能演3E (3)は、所望の合成イメージに対
する画素カラーレベルデータに、目的イメージに対する
画素カラーレベルデータ(δ)を変換するために、2つ
のステップのプロセスを規定している。第1のステップ
は、書込み機能2を使用してソースイメージ画素(α 
)の不明瞭要素値についての機能として、実施または変
換されるべく、目的イメージ画素(δd)のカラー値を
生じる。書込み機能2の点検から、この第1のステップ
は中間の画素カラー値(δd′)が (1−α )δ  と等しくなるよう演算し、s   
d’ かつ目的メモリにストアされた最初の値であるδdに対
しこの中間値を置き換える。そして、次のステップにお
いて、目的イメージ画素の丁度演算された中間カラーレ
ベル値(δ  )は、書込み機能1を使用してソーd′ スイメージ画素のカラー要素値(α )として実施され
、そして結果として生じるカラーレベル値(δ  )は
、中間カラー値(δdd“ )に対しての置き換えで目的メモリにストアされる。書
込み機能1の点検から、δd ”の値はδ +(1−α
 )αdと等しいことS              
S が明白となるであろう。これは、合成イメージ画素のカ
ラーレベルに対する正しい値である0合成イメージ画素
の不明瞭値(α)は、次に計算される。書込み機能演算
(4)は、所望の合成イメージ画素不明瞭値を生じるた
めに、19のステップを規定している。ステップ(4)
によって、目的イメージ画素の不明瞭値(αd)は、書
込み機能3を使用してソースイメージ画素の不明瞭値(
α )に基づいて変換され、そして結果として生じる値
は最初の不明瞭値に対しての置き換えで目的メモリにス
トアされる。書込み機能3の点検から、これは、目的メ
モリにおいて、値(α  )d ′ がα +αd−α5αdと等しくなる演算されス1〜ア
されることが理解されよう。
その他の実施例として、表■は、ポーター他の“目的の
頂上のソース”を合成する演算により、ソースおよび目
的イメージを組合わせるための書込み機能ステップが記
載している。この演算のためのポーター他の方程式は、
次式で示される。
(5)δ =δ5αd+(1−αs)αd(画素カラー
レベルデータに対して) (6)α =α   (画素不明瞭データに対d してン 人工は、この合成演算が、次のように、本発明方法によ
り実行されることを示している。
(7)バッファ←δs;WFo (バッファ)←α 、
WF2  (δ )←α ;WF+(δd)d    
        d       s←バッファ  (
画素カラーレベルデータに対して) 従って、合成イメージ画素の不明瞭値は、合成イメージ
画素(式(6)参照)のそれと同じてあり、最初の目的
イメージ不明瞭値は変化の必要がなく、しかも書込み機
能ステップは不明瞭値に対し実行することが必要とされ
る。
式(7)は、合成イメージ画素カラーレベル値を生じる
ための4つのステップのプロセスと、バッファメモリの
使用を説明する実施例を規定する。第1のステップにお
いて、ソースイメージ画素のカラーレベル値(δ )は
、バッファにコピーされる0次に、バッファソースイメ
ージ画素のカラーレベル値(δ )は、書込み機能Oに
より目的イメージ画素の不明瞭値(αd)の機能として
変換される。
これら2つのステップは、δ にαdを掛けることを行
う、結果(式(5)の第1項に対応する)は、最初のソ
ースイメージカラーレベル値(δ )に対する置き換え
でバッファ(このステップに対する“目的パとして備え
る)にスI・アされる。第3のステップにおいて、書込
み機能2は、ソースメモリにストアされたα (ソース
イメージ画素の不明瞭値)の機能としてδd(目的イメ
ージ画素のカラーレベル値)に変換する。このステップ
は、値(1−α )δd(式(5)の第2項)を演算し
、そして最初の値δ1に対する置き換えで目的メモリに
その値をストアする。IJL後に、最終ステップにおけ
る書込み機能1は、バッファにおける値(δ5αd)が
、式(5)によって要求されるように、目的メモリでの
値((1−α )δd)に加算されることになす、そし
てその和が最初の値((1−α )δd)に対する置き
換えで目的メモリにストアされることになる。この第4
のステップの結論として、目的メモリにストアされたカ
ラーレベル値は、合成イメージに対する正しいカラーレ
ベル値を示す。
前記2つの実施例から、目的の上のソースおよび目的の
頂上のソースに対する表1での説明項目、表■での残り
項目および本発明方法は、当業者に理解されるであろう
前述した合成方法は、従来のプログラミング技術を使用
して、はぼいかなる従来のモノクロまたはカラーの一般
的目的のコンピュータシステムでのラフ1〜ウエアにて
、完全に実行することができる。事実、この方法は、カ
リフォルニア州、マウンテン ビュー所在のサン マイ
クロシステムズ インコーホレイテッドによって製造さ
れたモデル3150コンピユータで実行され得る4代案
として、高速論理回路構成は、2項書込み演算を実行す
るために使用し得る。このような回路構成に結合するコ
ンピュータシステムの典型的な実施例は、以下に説明す
る。
本発明で使用し得る典型的なコンピュータシステムにお
いて、グラフィックイメージを構成するそれぞれの画素
は、画素のモノクロカラーレベル(グレーの色調)を指
示する2ビット“デルタ″′部分(δ)、および画素の
適用範囲または不明瞭の度合いを指示する2ピッl−’
“アルファパ部分(α)を含むデータによって表示され
る。各データの値は、OO(白)、01(1/3黒、又
はライトグレー)、10(2/3黒、又はダークグレー
)、または11(黒)である。同様に、各アルファ値は
、00(画素が総体的に透明で、背景が透けて見えるこ
とを意味する)、01(2/3透明)、10(1/3透
明)、または11(画素が不透明で背景が透けて見えな
いことを意味する)。
さらに、カラー値はアルファ値に前以て乗算され、画素
のカラー値はアルファ値をけして越えることはない、こ
のように、2/3変換されかつ1/3むらのない黒であ
る画素は、デルタ(カラー)およびアルファ(不明瞭)
に対し、01のデータ値を持つ、これは、この画素があ
る背景画素を越えて位置する合成演算を行う場合におい
て、背景カラーの2/3は透けて見え、かつ池の173
は前景画素の点部分が与えられる。10(ダークグレー
)のデルタ値と10(2/3不明瞭)の不明瞭値を有す
る画素は、黒でカバーされた2/3として考慮される。
他方、01(ライトグレー)のデルタ(カラー)値と1
1(不明瞭)の不明瞭値を有する画素は、1/3黒で2
73白彩色の混合で全てカバーされると考慮され得る。
カラーおよび不明瞭の範囲の両端は、下記の表■に要約
される。
表  ■ デルタ   アルファ   画 素 透明な白 不透明な白 不透明な黒 不確実 本発明の2項書込み機能が2ビットグラフイツクスで使
用される場合、結果はデータが完全確実には表示されな
いであろう、実際には、書込み機能Oは乗算となる。も
し、この書込み機能によって掛算された値が0f(1/
3)および01(1/3)であったならば、生じるもの
は、2ビットのみ使用して表示することができない数字
・・・1/9となる。これに適応させるために、4つの
機能を実行するシステムは、2ビットにより表示するこ
とができる最も近似した値となるように丸める。
第2図は、4つの書込み機能のそれぞれによって演算さ
れる結果が、2ビットグラフイツクスシステムでどの様
に丸めるかを示している。第2A図は、2とットソース
(A)と目的(B)入力値のそれぞれ異なる組合せに対
する書込み機能0により演算された結果を示す、第28
[iUは、ソースと目的入力データの全ての組合せに対
する書込み機能1により演算された結果を示す。2ビッ
トのみでは表示できない実際の結果でのそれぞれの場合
、その結果は、第2A−2D図において、最も近似した
2ビット値に対し切上げ切下げされることを示している
0例えば、第2A図において、01と01(1/9)で
生じることは、00への切下げであり、同時に10と0
1(2/9)で生じることは、01(1/3)への切上
げである。第2B図は、書込み機能1がソースと目的の
和が等しいかまたは大きい11.2ビットで表示するこ
とができる最大である11の結果を生じる。
第3図は、コンピュータシステムの部分として本発明を
実施するハードウェアシステム300の好適な実施例を
示すものである。第3図において、システム300は、
CP U 302、主メモリ304、ビデオメモリ30
6、グラフィックスコントロールロジック308および
合成回路構成312を含む、これらの要素は、従来から
のマルチプレクスの2方向システムバス310に対して
結合される。バス310は、メモリ304および30G
のいずれにもアドレスし、かつ合成回路構成312にア
ドレスするためのアドレスライン(AOからA31へ)
から構成される。システムバス310は、またCPU3
02、主メモリ304、ビデオメモリ306、および合
成回路構成312の相互間およびその中でデータを転送
するための32ビットデータバスを含む、システム30
0の好適な実施例において、CP U 302はモトロ
ーラ6803032ビットマイクロプロセツサであるが
、その他のマイクロプロセッサまたはマイクロコンピュ
ータを代替して使用できる。 68030マイクロプロ
セツサについての詳細な情報は、特にその命令の組、バ
ス構造、および制御ラインに関して、アリシナ州、フェ
ニックス所在のモトローラ インコーホレイテッドによ
って発行されたM C68030使用者マニュアルから
明らかである。
システム300の主メモリ304は、従来のダイナミッ
クランダムアクセスメモリの8メガバイトで構成される
が、それ以上またはそれ以下のメモリを好適に使用する
ことができる。
ビデオメモリ306は、従来の2接続ロビデオのランダ
ムアクセスメモリの256にバイトで構成される。再び
、所望の分解能に従い、それ以上またはそれ以下のメモ
リを使用することができる。ビデオメモリ306のボー
トに対する接続に際しては、ビデオアンプ307に接続
を切り替えるために、ビデオマルチブレクスおよびシフ
ト回路構成が接続される。ビデオアンプ307は、CR
Tラスタモニタ309を駆動する。ビデオマルチプレク
スおよびシフ1−回路構成305、およびビデオアンプ
307は、従来のものであり、モニタ309で好適に使
用されるラスク信号に対し、ビデオメモリ306にスト
アされる画素データに変換する。
モニタ309は、好適なグラフィックイメージを表示す
るために、832画素の高さと1120画素の幅の分解
能を有する型式のものである。
モニタ309にデイスプレィされるイメージに対する画
素データは、ビデオメモリ306およびメモリ304の
両者にストアされる。ビデオメモリ306は、デイスプ
レィされるイメージの各画素に対するグレーレベルデー
タの2ビットをストアし、そして主メモリ304の部分
は各画素に対する不明瞭データの2ピツ1〜をストアす
る。主メモリ304における不明瞭データのストアは、
必要な他の方法よりもビデオメモリを少なく使用するも
のと認められる。それは高価となるが、画素不明瞭デー
タは、必要であれば画素レベルデータと共にビデオメモ
リ306にストアすることができる。
合成演算の間、ビデオメモリ306は、入力“目的”イ
メージおよび最終合成イメージを表示するグレーレベル
データのための目的メモリとして提供される。(換言す
れば、主メモリ304の部分は、°ビデオメモリ306
からメモリ304ヘデータをコピーし、メモリ304で
画素データを変形し、そして合成を完全にする際にビデ
オメモリ30Gに対し最終の合成イメージの背面を表示
するデータをコピーすることにより、この目的のなめに
使用し得る。
主メモリ304における画素レベルデータの変形によれ
ば、ビデオメモリ306よりもむしろ、ユーザに対する
オフスクリーンおよび透明に完成させることができるデ
イスプレィされるイメージに変化させる。) また、画
素不明瞭データをス1−アする主メモリ304の一部分
は、入力目的イメージおよび最終合成イメージの両者に
対するデータのための目的メモリとして提供する。主メ
モリ304の他の部分は、ソースイメージ画素(グレー
レベルおよび不明瞭)データのためのソースメモリとし
て提供する。主メモリ304の他の部分は、必要である
として、上述した確実な合成演算の実行に使用するため
のバッファメモリとして提供する。
主メモリ304およびビデオメモリ306は、異なるア
ドレス値域を専有する。加えて、アドレスの2つの値域
に対しては、主メモリ304およびビデオメモリ306
に対しノーマルアクセスを許容し、システム300は主
およびビデオメモリの両者に対し4アドレス値域を支持
し、これら両メモリは2ピツ1〜をベースとするいずれ
かのメモリに対しソースデータおよび目的データの4つ
の2項機能の一つの書込みを許容する。システム300
は、このようにして、メモリに書込まれるデータの前に
、ビデオまたは主メモリのロケーションに対しデータを
書込むなめCP U 302をイネーブルにし、書込ま
れるメモリロケーションにストアされたデータの機能と
して新しいデータに変換される。データの書込みができ
るCPU302に対するメモリの値域、およびその機能
は、以下の表■に設定される。
表−1 アドレス!竣 ロケーシヨン  書込み変換 !収り値 $ 0BFFFFFF− $ 07FFFFI’F   主fiモリ    な 
し$ 0BOOOOOO− $ 0BFFFFrF   ビデオメモリ  な し$
 0COOOOOO− $ 0CFFFFFF   ビデオメモリ  5AD−
SD$ 00000000− $ 0DFFFFFF   l’デオメモ!I   (
1−3)D$ 0EOOOOOO− $ 0EFFFFFF   l’7’オfiモIJ  
 1tXI!(SAD)$ 0FOOOOOO− $ 0FFFFFFF   ビデオメモリ  SD$ 
10000000− $  1OFFFFFF   主メモリ     5−
D−3O$ 14000000− $ 14HrFFF   主メモリ    (1−3)
DOとして!取り 0としてInす 0として!取り 1として!取り 0として!取り 0として!取り $ 18000000− $ IBFFrFFF   主メモ!I     fi
nal(SAD)    Oとしてib’)$ IC0
OOOOO− $ 1FFrFFFF   主メモリ    so  
          1としてIWiり表■は、自明で
ある。“書込み変換”の柵は、例えば、ビデオメモリ3
0(iにおいて、なんらの変換もなしに、関連するメモ
リロケーション$ 0OFFFFFFに対しソースイメ
ージ画素データを書込むことを示し、データは$ 0B
FFFFFFにアドレスされる。しかしながら、書込み
機能0を使用するビデオメモリでの同じロケーションに
データを書込むなめ、データはs 0FFFFFFFに
アドレスされる。
表■の“読取り値”と記されている欄においては、書込
み機能アドレス値域のあるものからデータを読み出す場
合を示し、ハードウェアはデータを実際にリターンする
ことに代えて全て1またはOにリターンする。しかし、
これは、この発明の方法で持ならされるソフ1〜ウエア
を実行する場合、確実なプロセッサ(”ビットフィール
ドインサードパまたはモトローラ68030マイクロプ
ロセツサの命令語であるBFINSのような)のリード
−モディファイ−ライト命令語の使用を容易にすること
は要求されず、目的メモリにおける32とットデータ語
の一部分のみで合成ステップを行うことが好適となる。
表■に示される書込み機能は、システム300において
、グラフィックコントロール308および合成回路構成
 312により、完遂される。これら2つの回路は、C
PU302、ビデオメモリ306、および主メモリ30
4の間の画素データの転送を制御する。グラフィックコ
ントロール308は、後述するように、制御ラインに3
14対しCP U 302を制御するように接続される
。制御ラインに314は、STERM(シンクロナス 
ターミネーション)、HALT、およびRWN (リー
ド/ノット ライト)〔これらの制御ラインについての
詳細な情報は、68030使用者マニュアルから理解さ
れる〕。グラフィックコントロールは、3ピツI〜カウ
ンタ313.2ピツ1〜カウンタ315およびラッチロ
ジック317を含む。3ビットカウンタ313は、CP
Uクロックによりクロックされ、そして後述するように
制御信号TB G )−f A L Tが発生ずる。2
ビ・ントカウン′り315は、CP U 302のS 
T E RM制御ラインに表れるSTERMの移行をカ
ウントする。
最後に、以下に詳細に説明するように、ラッチロジック
は、ライン316および318上にタロツク信号を発生
する。
グラフィックコントロール308は、またアドレスデコ
ード回路311に対するシステムバスのアドレスバスと
接続される。アドレスデコード回路311は、アドレス
ラインA24、A25、A26およびA27の状態を検
出する。CPU 302が表■に示される4つの変換ア
ドレス値域の19においてビデオメモリ306に対しデ
ータを書込む場合、アドレスラインA24とA25の状
態は、実行される4つの書込み機能の19で決定される
。CP U 302が表■に示される4つの変換アドレ
ス値域の19において主メモリ304に対しデータを書
込む場合、アドレスラインA25とA26の状態は、実
行される4つの書込み機能の19で決定される。
アドレスラインA24−A27のデコードする結果は、
第3図において、後述するように、合成回路構成312
と接続されるように示すように、制御ライン320に表
れる。
グラフィックコントロール308は、合成回路構成31
2と接続される制御ライン316,318および320
に対して、合成書込み機能を完成するために要求される
演算を順番に行う、第3図に示すように、合成回路構成
312は、入力バッファ322と出力バッファ324と
を含む。
これらのバッファは、それぞれ32ピッI〜幅であり、
従来方法によりシステムバスのデータバスに対しし合成
回路構成312を接続するために提供される。入力バッ
ファ322の出力は、CPUデータラッチ326の入力
側に接続され、そしてまたグラフィックコン1〜ロール
308から制御ライン31Gに接続される。入力バッフ
ァ322の出力は、またCPUデークラッチ328の入
力側に接続され、そしてまたグラフィックコン1へロー
ル308がら制御ライン318に接続される。データラ
ッチ322および328は、32レベルの感度の良い透
明なシングルピットラッチをそれぞれ形成する。CPU
デークラッチ326は、CPU302によって書込まれ
た16画素に対するソースイメージデータの32ピツ1
〜をホールドする。ソースデータは、CP U 302
によって演算されまたはメモリ304あるいは306が
らCPUによって呼び出される。メモリデークラッチ3
28は、ターンして、アドレスされるメモリロケーショ
ンで現在の目的イメージ画素データ(16画素で表示さ
れる)の32ビットをホールドする。アドレスされるメ
モリロケーションは、主メモリ304がもしくはビデオ
メモリ306となる。ラッチ326および328は、グ
ラフィックコントロール308のラッチクロック317
によってイネーブルにされ、連想制御ライン316およ
び318に対し転送されるタロツク信号を受取った場合
に、それぞれデータをストアする。
データラッチ32Gおよび328は、グラフィック合成
ロジック330の入力AおよびBを直接駆動する0合成
ロジック330の出力は、出力バッファ324を駆動す
る。第4図に詳細に示しかつ以下に説明するように、入
力A、入力Bおよび出力Yはそれぞれ2ビットで構成さ
れる。グラフィック合成ロジック330は、16の同一
2ビットA入力、16の同一2ビットB入力、および1
6の同一2ビットY出力を含む。
合成ロジック330は、好適には、高速で2項書込み機
能WF o 、WF 1、WF 2 オよびW F x
のそれぞれを実行するロジックゲートのアレイを含み、
とはいえ回路330は他の型式のロジック回路構成とす
ることができる。
特に、呼び出される特定の2項演算に従って、合成ロジ
ック330は、入力AとBのそれぞれについて4ピツ1
〜データの機能のように各出力Yで2とットデータを供
給する。入力Aとして与えられ、るデータは、カラーレ
ベルまたはソースイメージ画素の不明瞭を表示し、入力
Bとして与えられるデータは、対応するように、カラー
レベルまたはソースイメージ画素の不明瞭を表示する0
合成ロジック330により実施される特別の2項書込み
機能は、制御ライン320の上に表れる制御データによ
って決定される0合成ロジック330の出力は、入力B
に供給される目的データのための代用として、目的メモ
リに書込まれる。
グラフィックコントロール308は、次のような2つの
グラフィック書込み機能(グレーレベルおよび不明瞭デ
ータとして)完成するために要求される演算を順番に行
う、上述したように、実施された特定の書込み機能は、
CPU302で書込みされるアドレス値域により決定さ
れる。表IVは、以下に、アドレスピッ1〜A 24−
 A25 (ビデオメモリに対して)およびA2G−A
27(主メモリに対して)の状態の機能として実行され
る書込み機能を示す。
表1■ アドレス アドレス A25 A24 A27 書込み機能の 1因里旦−− Y=SD Y=lIIi1度(s+I)) Y=(1−3)D Y=S十〇−SD デコードロジック311が主かあるいはビデオメモリに
対し4つのアドレス値域の一つへの書込みを検出した場
合、カウンタ315は、ラッチロジック317を、デー
タラッチ326がイネーブルとなり、そしてラッチCP
Uデータをクロックするようにする。加えて、カウンタ
315は、CP U 302のバスサイクルが、制御ラ
イン314の一つに対しCPU30へ発生されるSTE
RM (シンクロナス ターミネーション)信号の存在
が示されることにより、終了される。また、CP U 
302は、制御ライン314の一つに対しHALT信号
についてカウンタ313で存在が示されることにより、
曲のバスサイクルの開始から保護される。グラフィック
コントロール308は、それからRWN制御ラインー−
書込みサイクルに追従する読取りサイクルー−によって
識別される2つのメモリサイクルを呼び出す、読取りサ
イクルは、アドレスデータをビデオメモリまたは主メモ
リから読み出されるようにし、そしてメモリデータラッ
チに位置決めする。データがデータラッチ326および
328にクロックされた後、ラッチの出力はイネーブル
され、データは合成ロジック330の入力として供給さ
れる。合成ロジック330は、特定の書込み機能に従っ
て、その入力についてデータを変換し、そしてその出力
Yについて変換の結果を0(給する。実施された書込み
機能は、以下に説明するように、ライン320に表れる
信号により決定される。ライン320に表れ、デコード
回路311によってアドレスラインA24−A27の検
出の結果を表示する5つの信号は、書込み機能が実施さ
れることを決定する。書込みサイクル中、出力Yについ
ての変換されたデータは、最初からのデータに対する代
用としてアドレスされたメモリロケーションに書込まれ
る。@込みサイクルが完成された後、HALTは存在が
明らかにされずかつCPU302は他のバスサイクルを
開始する。
合成回路構成312の合成ロジック330の好適な実施
例は、第4図に詳細に示される。簡略化する目的で、第
4図は合成ロジック330の完全な回路の1−16番の
みを示す、事実、第4図の回路構成の好適な実施例にお
いて、合成回路構成312で16回同じに反復される。
これは、同時に16画素について実行する合成を許容す
る。
第4図に関し、合成ロジックは、第3図におりる2ピッ
l−人力AおよびBにそれぞれ対応するデータ入力AO
とAI  (ソースイメージ画素データに対して)およ
びBOと81(目的イメージ画素データに対して)を含
むことが示されている。ロジックはまた、第3図におけ
る2ビット出力Yl対応する出力YOとYlとを含む。
第4図はまた、事実上制御ライン320が、LA、LA
MA、LAMAN、LANおよびMAで記された5つの
独立した制御ラインを含む、LAは、最少有効アドレス
であり、それぞれ主およびビデオメモリに対するA24
とA26の機能である。信号MAは、最大有効アドレス
であり、A25とA27の機能である。信号LAMAは
、LAとMAの論理A N Dである。最後に、信号L
ANは、LAの論理NOTである。表Vは、以下に、制
御ライン320により転送される5つの制御信号の状態
の機能として合成ロジック330により実施される特定
の書込み機能を明らかにするものである。
表  V LA   HA   LAN A   L A HA 
N   L A N   実施された目込み■S+D−
SD (ビデオメモリ) (1−3)D(ビデオメモ月 最高限度(S十〇) (ビデオメモ月 SD(ビデオメモリ) S+D−SD f主メモリ) (1−8)D(主メモリ) 最高限度(S十〇) (主メモ月 SD(主メモリ) 第4図は、合成ロジック330が、従来のインバータ4
50、ANDゲー1〜460、ORゲート4G5 、N
ANDゲート470 、NORゲート475およびXO
Rゲート480を合むことを示す。当業者において明ら
かなように、第4図に示される回路構成は、第2図に示
される論理表と共に、表Vに示されるラインLA、LA
MA  LAMAN、LANおよびMAの状態と同様に
、入力AO,AI、BOおよびB1似ついてのデータの
機能として対応する出力YOとYlを発生する。
〔発明の効果〕
以上のことは、合成演算を実施するために要求される時
間とコンピュータリソースを低減することができること
を示している。それは当業者に対し自明であるが、しか
し4つの演算子は12の合成演算の実行について示され
ており、いかなる最大または最少数の演算子は上に示し
た12の合成演算のいずれの番号を実施するためおよび
その他の合成演算を4 。
実施するために使用することができる。しかしながら、
本発明は、図示野目的で提示された前述の実施例に限定
されることなく、それ以外でも実施することかでき、か
つ本発明は特許請求の範囲のみに限定されるものである
【図面の簡単な説明】
第1図は本発明により実施される合成演算のいくつかを
しめず説明図、第2A−2D因は2ビットグラフィック
イメージにおいて本発明方法を実施する装置により生じ
るそれぞれ演算結果を示す説明図、第3図は本発明を実
施するコンピュータシステムの典型的な実施例を示すブ
ロック回路図、第4図は第3図に示すコンピュータシス
テムの一部分の回路結線図である。

Claims (41)

    【特許請求の範囲】
  1. (1)各グラフィックイメージ出力と第1および第2の
    入力と、少なくとも1つのディジタルデータのそれぞれ
    のセットにより表されるグラフィックイメージとを有し
    、前記イメージ出力は前記第1および第2の入力イメー
    ジを表すディジタルデータのセットに基づく合成演算の
    第1のグループの中の選択された1つの結果を表し、演
    算の前記第1のグループの中の少なくとも1つは少なく
    とも3つのオペランドを含み、前記第1および第2の入
    力のグラフィックイメージの合成であるグラフィックイ
    メージ出力表示装置において、 前記第1のグラフィックイメージ入力を表 す前記ディジタルデータを格納する第1の手段と、 前記第2のグラフィックイメージ入力を表 す前記ディジタルデータを格納する第2の手段と、 SとDは前記第1および第2のグラフィッ クイメージに対するディジタルデータの値をそれぞれ表
    し、SD、S+D、(1−S)DおよびS+D−SDの
    演算を含むグループから選択された少なくとも1つの第
    2の演算であつて、前記第1および第2の格納手段内に
    格納されたディジタルデータに基づく演算の前記第2の
    グループの中の少なくとも1つを実行すると共に、前記
    第2のグラフィックイメージ入力を表す前記ディジタル
    データの代わりに前記第2の格納手段内に前記第2の演
    算の結果を格納するオペレータ手段と、 演算の前記第2のグループの選択された中 の1つの選択された組合わせを前記オペレータ手段に実
    行させることにより合成演算の前記第1のグループの中
    の前記選択された1つを実行するプロセッサ手段であつ
    て、前記第1および第2の格納手段内に格納された前記
    ディジタルデータのセットに基づく前記第1の演算のグ
    ループの中の前記選択された1つを実行することにより
    前記グラフィックイメージ出力を表すディジタルデータ
    のセットを生成する前記プロセッサ手段と、 前記第2の格納手段内に格納された合成結 果のデジタルデータに基づいた前記グラフィックイメー
    ジ出力を表示する手段とからなるグラフィックイメージ
    出力表示装置。
  2. (2)前記第1のグラフィックイメージを表すディジタ
    ルデータを格納するバッファ手段と、前記第2の格納手
    段および前記バッファ手 段内に格納されたディジタルデータに基づく演算の前記
    第2のグループの中の1つを前記オペレータ手段に実行
    させると共に、前記グラフィックイメージを表す前記デ
    ィジタルデータの代わりに前記バッファ手段内の前記第
    2の演算結果を格納する手段と、 前記プロセッサ手段は中間の結果を生成す るために、前記第2の格納手段および前記バッファ手段
    内に格納された前記ディジタルデータに基づく演算の前
    記第2のグループの選択された中の1つの前記選択され
    た組合わせ部分を実行することからさらになる請求項1
    記載の装置。
  3. (3)前記第1のグラフィックイメージを表す前記ディ
    ジタルデータSと、前記第2のグラフィックイメージ入
    力を表す前記デジタルデータDは、前記グラフィックイ
    メージの中のピクセルのカラーコンポーネントレベルと
    不透明部の少なくとも1つを各々表す請求項1記載の装
    置。
  4. (4)前記カラーコンポーネントレベルのデータおよび
    前記不透明部のデータの各々は、少なくとも2つのデー
    タビットからなる請求項3記載の装置。
  5. (5)前記カラーコンポーネントレベルのデータおよび
    前記不透明部のデータの少なくとも1つは、2つのデー
    タビットからなる請求項3記載の装置。
  6. (6)プロセッサ手段は、合成結果のカラーコンポーネ
    ントレベルのデータを得るために、演算の前記第2のグ
    ループの選択された中の前記第1の選択された組合わせ
    を前記オペレータ手段が実行するようにすると共に、 合成結果の不透明部のデータを得るために、演算の前記
    第2のグループの選択された中の前記第2の選択された
    組合わせを前記オペレータ手段が実行するようにするこ
    とからなる請求項3記載の装置。
  7. (7)演算の前記第2のグループの選択された中の前記
    第1の選択された組合わせと第2の選択された組合わせ
    とは異なる請求項6記載の装置。
  8. (8)前記オペレータ手段はプログラムされた汎用コン
    ピュータからなる請求項1記載の装置。
  9. (9)前記オペレータ手段は、1出力を備えると共に、
    演算の前記第2のグループの中の選択された1つの結果
    を表すディジタルデータを前記出力において生成するた
    めに、前記第1のグラフィックイメージを表す前記ディ
    ジタルデータSおよび前記第2のグラフィックイメージ
    を表すディジタルデータDをそれぞれ受け取るための第
    1および第2の入力を備える論理回路手段を含む請求項
    1記載の装置。
  10. (10)前記論理回路手段は、制御信号に応答して演算
    の前記第2のグループの中の選択された1つを選択する
    ための制御入力を更に含む請求項9記載の装置。
  11. (11)前記プロセッサ手段は、前記第1および第2の
    格納手段内に前記デジタルデータを格納するためのアド
    レスを指示するアドレス信号を生成し、前記オペレータ
    手段は予定のアドレス信号の受領に応答して前記制御信
    号を生成するための手段を更に含む請求項10記載の装
    置。
  12. (12)各グラフィックイメージ出力と第1および第2
    の入力と、少なくとも1つのディジタルデータのそれぞ
    れのセットにより表されるグラフィックイメージとを有
    し、前記イメージ出力は前記第1および第2の入力イメ
    ージを表すディジタルデータのセットに基づく合成演算
    の第1のグループの中の選択された1つの結果を表し、
    演算の前記第1のグループの中の少なくとも1つは少な
    くとも3つのオペランドを含み、前記第1および第2の
    入力のグラフィックイメージの合成であるグラフィック
    イメージ出力表示方法において、 前記第1のグラフィックイメージ入力を表 す前記ディジタルデータを第1の記憶装置内に格納し、 前記第2のグラフィックイメージ入力を表 す前記ディジタルデータを第2の記憶装置内に格納し、 SとDは前記第1および第2のグラフィッ クイメージに対するディジタルデータの値をそれぞれ表
    し、SD、S+D、(1−S)DおよびS+D−SDを
    含むグループから選択された前記第2の演算であって、
    演算の第2のグループの中の選択された少なくとも1つ
    の中の組合わせとして合成演算の前記第1のグループの
    中の選択された1つを実行することにより前記グラフィ
    ックイメージ出力を表すディジタルデータのセットを生
    成すると共に、前記第2の記憶装置内の前記ディジタル
    データの代わりに前記第2の記憶装置内に前記第2の演
    算結果を格納し、そして 前記第2の格納手段内に格納された合成結 果のデジタルデータに基づいた前記グラフィックイメー
    ジ出力を表示することからなるグラフィックイメージ出
    力表示方法。
  13. (13)前記生成ステップは、 前記第1のグラフィックイメージを表す前 記ディジタルデータをバッファ内に格納し、中間の結果
    を生成するために、前記第2の 記憶装置と前記バッファとに格納された前記ディジタル
    データに基づく演算の前記第2のグループの中の少なく
    とも1つを実行し、そして 前記第1グラフィックイメージを表す前記 ディジタルデータの代わりに前記中間の結果を前記バッ
    ファ内に格納することから更になる請求項12記載の方
    法。
  14. (14)前記第1のグラフィックイメージを表すディジ
    タルデータSの前記セットと前記第2のグラフィックイ
    メージ入力を表すディジタルデータDの前記セットは、
    前記グラフィックイメージの中のピクセルのカラーコン
    ポーネントレベルと不透明部の少なくとも1つを各々表
    す請求項12記載の方法。
  15. (15)前記カラーコンポーネントレベルのデータおよ
    び前記不透明部のデータは、各々少なくとも2つのデー
    タビットからなる請求項14記載の方法。
  16. (16)前記カラーコンポーネントレベルのデータおよ
    び前記不透明部のデータの少なくとも1つは2つのデー
    タビットからなる請求項14記載の方法。
  17. (17)前記生成ステップは、 合成結果のカラーコンポーネントレベルのデータを得る
    ために、演算の前記第2のグループの選択された中の第
    1の選択された組合わせを実行すると共に、合成結果の
    不透明部のデータを得るために、演算の前記第2のグル
    ープの選択された中の第2の選択された組合わせを実行
    することからなる請求項14記載の方法。
  18. (18)演算の前記第2のグループの選択された中の第
    1の選択された組合わせと第2の選択された組合わせと
    は異なる請求項17記載の方法。
  19. (19)3つのオペランド含む少なくとも1つの合成演
    算のグループに従つて、前記第2の記憶装置内に格納さ
    れたピクセルデータにより表される所望の合成グラフィ
    ックイメージを生成するために、第1の記憶装置内に格
    納されたデータにより表される第1のグラフィックイメ
    ージを第2の記憶装置内に格納されたデータにより表さ
    れる第2のグラフィックイメージと結合する方法であつ
    て、前記第1の記憶装置内に格納されたデータはピクセ
    ルのカラーコンポーネントレベルのマルチビット部δ_
    sの指示とピクセルの不透明部の関連したマルチビット
    部α_sの指示とを含み、そして前記第2の記憶装置内
    に格納されたデータは少なくともピクセルのカラーコン
    ポーネントレベルのマルチビット部δ_dの指示とピク
    セルの不透明部の関連したマルチビット部α_dの指示
    とを含む方法において、 前記データ部の値δ_dを新しい値に変換すると共に、
    前記データ部の値δ_dの代わりに前記第2の記憶装置
    内の各ステップ後の新しい値を格納する少なくとも1つ
    のステップであって、前記データ変換ステップはδ_d
    β、δ_d+β、(1−β)δ_dおよび δ_d+β−δ_dβ(ここで、βはδ_sおよびα_
    sの値である)の少なくとも1つの変換演算に従って前
    記データ部の値δ_dを変換し、そして 前記データ部の値α_dを新しい値に変換すると共に、
    前記データ部の値α_dの代わりに前記第2の記憶装置
    内の各ステップ後の新しい値を格納する少なくとも1つ
    のステップであって、前記データ変換ステップはα_s
    α_d、α_s+α_d、(1−α_s)α_dおよび
    α_s+α_d−α_sα_dの少なくとも1つの変換
    演算に従って前記データ部の値δ_dを変換するステッ
    プからなるグラフィックイメージを結合する方法。
  20. (20)第3の記憶装置内に前記データ部δ_sおよび
    α_sの少なくとも1つを格納するステップと、 前記第3の記憶装置内に格納された前記デ ータの値を中間の新しい値に変換すると共に前記第3の
    記憶装置内に格納された前記データ部の値の代わりに前
    記第3の記憶装置内に中間の新しい値を格納するステッ
    プであつて、前記第3の記憶装置内に格納された前記デ
    ータ部の値は(1−α_d)β、α_dβ、 α_d+βおよびα_d+β−α_dβの変換演算の1
    つに従って変換され(ここで、βはδ_sおよびα_s
    の値である)、そして 前記第3の記憶装置内に格納された前記デ ータ部δ_sおよびα_sの中の前記1つの中間の新し
    い値を最終の新しい値に変換すると共に前記第2の記憶
    装置内に格納された前記データ部の値α_dの代わりに
    前記第2の記憶装置内に最終の新しい値を格納するステ
    ップであって、中間の新しい値はα_d+βの変換演算
    (ここで、βは中間の新しい値)に従って変換されるこ
    とから更になる請求項19記載の方法。
  21. (21)データ部δ_dおよびα_dを変換するための
    前記ステップは、 変換演算(1−α_s)δ_dに従つて前記第2の記憶
    装置内に格納された前記データ部 の値δ_dを第1の新しい値δ_d′に変換すると共に
    前記データ部の値δ_dの代わりに前記第2の記憶装置
    内に前記第1の新しい値 δ_d′を格納するステップと、 変換演算δ_s+δ_d′に従って前記第2の記憶装置
    内に格納された第1の新しい値 δ_d′を第2の新しい値δ_d″に変換すると共に前
    記第1の新しい値δ_d′の代わりに前記第2の記憶装
    置内に前記第2の新しい値 δ_d″を格納するステップと、 変換演算α_s+α_d−α_sα_d′に従つて前記
    第2の記憶装置内に格納された前記データ部の値α_d
    を新しい値α_d′に変換すると共に前記データ部の値
    α_dの代わりに前記第2の記憶装置内に前記新しい値
    α_d′を格納するステップとを含み、 それにより、式δ_s+(1−α_s)δ_d′によっ
    て定義されるカラーコンポーネントレベルの値と式α_
    s+α_d−α_sα_dによつて定義される不透明部
    の値とを含むピクセル情報を有する前記第2の記憶装置
    内に所望の合成イメージを生成するために前記第1のイ
    メージが前記第2のイメージ上に重畳される請求項19
    記載の方法。
  22. (22)前記データ部δ_dを変換するための前記ステ
    ップは、 前記データ部の値δ_dの代わりに前記第1の記憶装置
    からの前記データ値δ_sを前記第2の記憶装置内に格
    納することにより前記第2の記憶装置内に格納された前
    記データ部の値δ_dを第1の新しい値δ_d′に変換
    するステップと、 変換演算δ_d′α_d′に従って前記第2の記憶装置
    内に格納された第1の新しい値 δ_d″を第2の新しい値δ_d″に変換すると共に前
    記第1の新しい値δ_d′の代わりに前記第2の記憶装
    置内に前記第2の新しい値 δ_d″を格納するステップとを含み、 そして、 前記データ部α_dを変換するためのステップは、 前記バッファ内に前記データ部α_sを格納するステッ
    プと、 変換演算(1−α_d)α_s′に従って前記バッファ
    内に格納された前記データ部の値 α_sを新しい値α_s′に変換すると共に前記値α_
    sの代わりに前記バッファ内に前記新しい値α_s′を
    格納するステップと、 前記値α_dの代わりに前記第2の記憶装置内に前記新
    しい値α_s′を格納するステップとを含み、 それにより、式(1−α_d)δ_s′によって定義さ
    れるカラーコンポーネントレベルの値と式(1−α_d
    )α_sによって定義される不透明部の値とを含むピク
    セル情報を有する前記第2の記憶装置内に前記所望の合
    成イメージを生成するために前記第1のイメージが前記
    第2のイメージ上に結合される請求項 19記載の方法。
  23. (23)各前記データ部δ_d、α_d、δ_sおよび
    α_sは、データの2ビットからなる請求項19記載の
    方法。
  24. (24)各グラフィックイメージ出力と第1および第2
    の入力と、少なくとも1つのディジタルデータのそれぞ
    れのセットにより表されるグラフィックイメージとを有
    し、前記イメージ出力は前記第1および第2の入力イメ
    ージを表すディジタルデータのセットに基づく合成演算
    の第1のグループの中の選択された1つの結果を表し、
    演算の前記第1のグループの中の少なくとも1つは少な
    くとも3つのオペランドを含み、前記第1および第2の
    入力のグラフィックイメージの合成であるグラフィック
    イメージ出力表示装置において、 前記第1のグラフィックイメージ入力を表 す前記ディジタルデータを格納する第1の手段と、 前記第2のグラフィックイメージ入力を表 す前記ディジタルデータを格納する第2の手段と、 前記第1および第2の格納手段内に格納さ れたディジタルデータに基づく演算の前記第2のグルー
    プの中の少なくとも1つを実行すると共に、前記第2の
    グラフィックイメージ入力を表す前記ディジタルデータ
    の代わりに前記第2の演算の結果を格納するオペレータ
    手段と、 前記第2の格納手段内に格納されたディジ タルデータの前記セットに基づいて前記第1の格納手段
    内に格納されたディジタルデータの前記セットに基づく
    演算の前記第1のグループの中の前記選択された1つを
    実行することにより前記グラフィックイメージ出力を表
    すディジタルデータのセットを生成するためのプロセッ
    サ手段であって、前記プロセッサ手段は演算の前記第2
    のグループの中の選択された組合わせを前記オペレータ
    手段に実行させることにより合成演算の前記第1のグル
    ープの前記選択された1つを実行し、そして前記第2の
    格納手段内に合成結果のディジ タルデータに基づく前記グラフィックイメージ出力を表
    示することからなるグラフィックイメージ出力表示装置
  25. (25)前記第1のグラフィックイメージを表すディジ
    タルデータを格納するバッファ手段と、前記第2の格納
    手段および前記バッファ手 段内に格納されたディジタルデータに基づく演算の前記
    第2のグループの中の1つを前記オペレータ手段に実行
    させると共に、前記グラフィックイメージを表す前記デ
    ィジタルデータの代わりに前記バッファ手段内の前記第
    2の演算結果を格納する手段と、 前記プロセッサ手段は中間の結果を生成す るために、前記第2の格納手段および前記バッファ手段
    内に格納された前記ディジタルデータに基づく演算の前
    記第2のグループの選択された中の1つの前記選択され
    た組合わせ部分を実行することからさらになる請求項 24記載の装置。
  26. (26)前記第1のグラフィックイメージを表す前記デ
    ィジタルデータと、前記第2のグラフィックイメージ入
    力を表す前記デジタルデータは、前記グラフィックイメ
    ージの中のピクセルのカラーコンポーネントレベルと不
    透明部の少なくとも1つを各々表す請求項24記載の装
    置。
  27. (27)前記カラーコンポーネントレベルのデータおよ
    び前記不透明部のデータの各々は、少なくとも2つのデ
    ータビットからなる請求項 26記載の装置。
  28. (28)前記カラーコンポーネントレベルのデータおよ
    び前記不透明部のデータの少なくとも1つは、2つのデ
    ータビットからなる請求項 26記載の装置。
  29. (29)プロセッサ手段は、合成結果のカラーコンポー
    ネントレベルのデータを得るために、演算の前記第2の
    グループの選択された中の前記第1の選択された組合わ
    せを前記オペレータ手段が実行するようにすると共に、 合成結果の不透明部のデータを得るために、演算の前記
    第2のグループの選択された中の前記第2の選択された
    組合わせを前記オペレータ手段が実行するようにするこ
    とからなる請求項26記載の装置。
  30. (30)演算の前記第2のグループの選択された中の前
    記第1の選択された組合わせと第2の選択された組合わ
    せとは異なる請求項29記載の装置。
  31. (31)前記オペレータ手段はプログラムされた汎用コ
    ンピュータからなる請求項24記載の装置。
  32. (32)前記オペレータ手段は、1出力を備えると共に
    、演算の前記第2のグループの中の選択された1つの結
    果を表すディジタルデータを前記出力において生成する
    ために、前記第1のグラフィックイメージを表す前記デ
    ィジタルデータSおよび前記第2のグラフィックイメー
    ジを表すディジタルデータDをそれぞれ受け取るための
    第1および第2の入力を備える論理回路手段を含む請求
    項24記載の装置。
  33. (33)前記論理回路手段は、制御信号に応答して演算
    の前記第2のグループの中の選択された1つを選択する
    ための制御入力を更に含む請求項32記載の装置。
  34. (34)前記プロセッサ手段は、前記第1および第2の
    格納手段内に前記デジタルデータを格納するためのアド
    レスを指示するアドレス信号を生成し、前記オペレータ
    手段は予定のアドレス信号の受領に応答して前記制御信
    号を生成するための手段を更に含む請求項33記載の装
    置。
  35. (35)各グラフィックイメージ出力と第1および第2
    の入力と、少なくとも1つのディジタルデータのそれぞ
    れのセットにより表されるグラフィックイメージとを有
    し、前記イメージ出力は前記第1および第2の入力イメ
    ージを表すディジタルデータのセットに基づく合成。 演算の第1のグループの中の選択された1つの結果を表
    し、演算の前記第1のグループの中の少なくとも1つは
    少なくとも3つのオペランドを含み、前記第1および第
    2の入力のグラフィックイメージの合成であるグラフィ
    ックイメージ出力表示方法において、 前記第1のグラフィックイメージ入力を表 す前記ディジタルデータを第1の記憶装置内に格納し、 前記第2のグラフィックイメージ入力を表 す前記ディジタルデータを第2の記憶装置内に格納し、 演算の第2のグループの中の選択された少 なくとも1つの中の組合わせとして合成演算の前記第1
    のグループの中の選択された1つを実行することにより
    前記グラフィックイメージ出力を表すディジタルデータ
    のセットを生成すると共に、前記第2の記憶装置内の前
    記ディジタルデータの代わりに前記第2の記憶装置内に
    前記第2の演算結果を格納し、そして 前記第2の格納手段内に格納された合成結 果のデジタルデータに基づいた前記グラフィックイメー
    ジ出力を表示することからなるグラフィックイメージ出
    力表示方法。
  36. (36)前記生成ステップは、 前記第1のグラフィックイメージを表す前 記ディジタルデータをバッファ内に格納し、中間の結果
    を生成するために、前記第2の 記憶装置と前記バッファとに格納された前記ディジタル
    データに基づく演算の前記第2のグループの中の少なく
    とも1つを実行し、そして 前記第1グラフィックイメージを表す前記 ディジタルデータの代わりに前記中間の結果を前記バッ
    ファ内に格納することから更になる請求項35記載の方
    法。
  37. (37)前記第1のグラフィックイメージを表すディジ
    タルデータSの前記セットと前記第2のグラフィックイ
    メージ入力を表すディジタルデータDの前記セットは、
    前記グラフィックイメージの中のピクセルのカラーコン
    ポーネントレベルと不透明部の少なくとも1つを各々表
    す請求項35記載の方法。
  38. (38)前記カラーコンポーネントレベルのデータおよ
    び前記不透明部のデータは、各々少なくとも2つのデー
    タビットからなる請求項37記載の方法。
  39. (39)前記カラーコンポーネントレベルのデータおよ
    び前記不透明部のデータの少なくとも1つは2つのデー
    タビットからなる請求項37記載の方法。
  40. (40)前記生成ステップは、 合成結果のカラーコンポーネントレベルのデータを得る
    ために、演算の前記第2のグループの選択された中の第
    1の選択された組合わせを実行すると共に、合成結果の
    不透明部のデータを得るために、演算の前記第2のグル
    ープの選択された中の第2の選択された組合わせを実行
    することからなる請求項37記載の方法。
  41. (41)演算の前記第2のグループの選択された中の第
    1の選択された組合わせと第2の選択された組合わせと
    は異なる請求項40記載の方法。
JP1270573A 1988-10-11 1989-10-11 複数のグラフィックイメージの表示方法および装置 Pending JPH02181280A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/255,472 US4982343A (en) 1988-10-11 1988-10-11 Method and apparatus for displaying a plurality of graphic images
US255,472 1988-10-11

Publications (1)

Publication Number Publication Date
JPH02181280A true JPH02181280A (ja) 1990-07-16

Family

ID=22968477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1270573A Pending JPH02181280A (ja) 1988-10-11 1989-10-11 複数のグラフィックイメージの表示方法および装置

Country Status (5)

Country Link
US (1) US4982343A (ja)
EP (1) EP0364177B1 (ja)
JP (1) JPH02181280A (ja)
CA (1) CA1328696C (ja)
DE (1) DE68924389T2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336180B1 (en) 1997-04-30 2002-01-01 Canon Kabushiki Kaisha Method, apparatus and system for managing virtual memory with virtual-physical mapping
US5036472A (en) 1988-12-08 1991-07-30 Hallmark Cards, Inc. Computer controlled machine for vending personalized products or the like
US5993048A (en) 1988-12-08 1999-11-30 Hallmark Cards, Incorporated Personalized greeting card system
US5561604A (en) 1988-12-08 1996-10-01 Hallmark Cards, Incorporated Computer controlled system for vending personalized products
GB8904535D0 (en) * 1989-02-28 1989-04-12 Barcrest Ltd Automatic picture taking machine
US5327243A (en) * 1989-12-05 1994-07-05 Rasterops Corporation Real time video converter
JP2982973B2 (ja) * 1990-07-03 1999-11-29 株式会社東芝 パターン塗り潰し方法
US5388201A (en) * 1990-09-14 1995-02-07 Hourvitz; Leonard Method and apparatus for providing multiple bit depth windows
US5546316A (en) 1990-10-22 1996-08-13 Hallmark Cards, Incorporated Computer controlled system for vending personalized products
US5559714A (en) 1990-10-22 1996-09-24 Hallmark Cards, Incorporated Method and apparatus for display sequencing personalized social occasion products
JPH04182696A (ja) * 1990-11-17 1992-06-30 Nintendo Co Ltd 画像処理装置
GB9108389D0 (en) * 1991-04-19 1991-06-05 3 Space Software Ltd Treatment of video images
NL194254C (nl) * 1992-02-18 2001-10-02 Evert Hans Van De Waal Jr Inrichting voor het converteren en/of integreren van beeldsignalen.
US5523958A (en) * 1992-06-10 1996-06-04 Seiko Epson Corporation Apparatus and method of processing image
US5539871A (en) * 1992-11-02 1996-07-23 International Business Machines Corporation Method and system for accessing associated data sets in a multimedia environment in a data processing system
CA2124505C (en) * 1993-07-21 2000-01-04 William A. S. Buxton User interface having simultaneously movable tools and cursor
US5581670A (en) * 1993-07-21 1996-12-03 Xerox Corporation User interface having movable sheet with click-through tools
CA2124624C (en) * 1993-07-21 1999-07-13 Eric A. Bier User interface having click-through tools that can be composed with other tools
US5889499A (en) * 1993-07-29 1999-03-30 S3 Incorporated System and method for the mixing of graphics and video signals
CA2128387C (en) * 1993-08-23 1999-12-28 Daniel F. Hurley Method and apparatus for configuring computer programs from available subprograms
US5444835A (en) * 1993-09-02 1995-08-22 Apple Computer, Inc. Apparatus and method for forming a composite image pixel through pixel blending
US5726898A (en) 1994-09-01 1998-03-10 American Greetings Corporation Method and apparatus for storing and selectively retrieving and delivering product data based on embedded expert judgements
US5550746A (en) 1994-12-05 1996-08-27 American Greetings Corporation Method and apparatus for storing and selectively retrieving product data by correlating customer selection criteria with optimum product designs based on embedded expert judgments
US5664985A (en) * 1995-03-02 1997-09-09 Exclusive Design Company, Inc. Method and apparatus for texturizing disks
US5768142A (en) 1995-05-31 1998-06-16 American Greetings Corporation Method and apparatus for storing and selectively retrieving product data based on embedded expert suitability ratings
US5592236A (en) * 1995-06-01 1997-01-07 International Business Machines Corporation Method and apparatus for overlaying two video signals using an input-lock
US5875110A (en) 1995-06-07 1999-02-23 American Greetings Corporation Method and system for vending products
US6317128B1 (en) 1996-04-18 2001-11-13 Silicon Graphics, Inc. Graphical user interface with anti-interference outlines for enhanced variably-transparent applications
US6118427A (en) * 1996-04-18 2000-09-12 Silicon Graphics, Inc. Graphical user interface with optimal transparency thresholds for maximizing user performance and system efficiency
AUPO648397A0 (en) 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Improvements in multiprocessor architecture operation
AUPO647997A0 (en) * 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Memory controller architecture
US6414687B1 (en) 1997-04-30 2002-07-02 Canon Kabushiki Kaisha Register setting-micro programming system
US6507898B1 (en) 1997-04-30 2003-01-14 Canon Kabushiki Kaisha Reconfigurable data cache controller
US6707463B1 (en) 1997-04-30 2004-03-16 Canon Kabushiki Kaisha Data normalization technique
US6061749A (en) * 1997-04-30 2000-05-09 Canon Kabushiki Kaisha Transformation of a first dataword received from a FIFO into an input register and subsequent dataword from the FIFO into a normalized output dataword
US6289138B1 (en) 1997-04-30 2001-09-11 Canon Kabushiki Kaisha General image processor
US6775417B2 (en) 1997-10-02 2004-08-10 S3 Graphics Co., Ltd. Fixed-rate block-based image compression with inferred pixel values
US6259457B1 (en) 1998-02-06 2001-07-10 Random Eye Technologies Inc. System and method for generating graphics montage images
US6856322B1 (en) * 1999-08-03 2005-02-15 Sony Corporation Unified surface model for image based and geometric scene composition
US7774715B1 (en) * 2000-06-23 2010-08-10 Ecomsystems, Inc. System and method for computer-created advertisements
US8285590B2 (en) 2000-06-23 2012-10-09 Ecomsystems, Inc. Systems and methods for computer-created advertisements
US7113183B1 (en) 2002-04-25 2006-09-26 Anark Corporation Methods and systems for real-time, interactive image composition
US6977658B2 (en) * 2002-06-27 2005-12-20 Broadcom Corporation System for and method of performing an opacity calculation in a 3D graphics system
WO2004072934A2 (en) * 2003-02-11 2004-08-26 Research In Motion Limited Display processing system and method
TWI220204B (en) * 2003-10-22 2004-08-11 Benq Corp Method of displaying an image of a windowless object
US20050195220A1 (en) * 2004-02-13 2005-09-08 Canon Kabushiki Kaisha Compositing with clip-to-self functionality without using a shape channel
WO2005103877A1 (ja) * 2004-04-22 2005-11-03 Fujitsu Limited 画像処理装置及びグラフィックスメモリ装置
TW200704183A (en) 2005-01-27 2007-01-16 Matrix Tv Dynamic mosaic extended electronic programming guide for television program selection and display
US8875196B2 (en) 2005-08-13 2014-10-28 Webtuner Corp. System for network and local content access
US8296183B2 (en) 2009-11-23 2012-10-23 Ecomsystems, Inc. System and method for dynamic layout intelligence
CA2836462A1 (en) 2011-05-17 2012-11-22 Eduard Zaslavsky System and method for scalable, high accuracy, sensor and id based audience measurement system
US9256884B2 (en) 2011-05-24 2016-02-09 Webtuner Corp System and method to increase efficiency and speed of analytics report generation in audience measurement systems
WO2012162693A1 (en) 2011-05-26 2012-11-29 WebTuner, Corporation Highly scalable audience measurement system with client event pre-processing
KR102185727B1 (ko) * 2014-01-28 2020-12-02 삼성메디슨 주식회사 초음파 진단 장치 및 그 동작방법
WO2020080383A1 (ja) * 2018-10-19 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237132A (ja) * 1985-04-15 1986-10-22 Fanuc Ltd 画像処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60220387A (ja) * 1984-04-13 1985-11-05 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション ラスタ走査表示装置
FR2566949B1 (fr) * 1984-06-29 1986-12-26 Texas Instruments France Systeme d'affichage d'images video sur un ecran a balayage ligne par ligne et point par point
JPS62103893A (ja) * 1985-10-30 1987-05-14 Toshiba Corp 半導体メモリ及び半導体メモリシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237132A (ja) * 1985-04-15 1986-10-22 Fanuc Ltd 画像処理装置

Also Published As

Publication number Publication date
EP0364177A2 (en) 1990-04-18
DE68924389D1 (de) 1995-11-02
US4982343A (en) 1991-01-01
EP0364177B1 (en) 1995-09-27
DE68924389T2 (de) 1996-03-28
EP0364177A3 (en) 1992-01-02
CA1328696C (en) 1994-04-19

Similar Documents

Publication Publication Date Title
JPH02181280A (ja) 複数のグラフィックイメージの表示方法および装置
US5274760A (en) Extendable multiple image-buffer for graphics systems
US5774133A (en) Computer system with improved pixel processing capabilities
US10796478B2 (en) Dynamic rendering for foveated rendering
US5821918A (en) Video processing apparatus, systems and methods
US6999087B2 (en) Dynamically adjusting sample density in a graphics system
JPH09244601A (ja) グラフィックス・ディスプレイ・サブシステム及び方法
JPH0855237A (ja) フレーム・バッファ・メモリ、グラフィックス・サブシステム、コンピュータ・システム、及び画素のアクセス方法
CN111866408B (zh) 图形处理芯片及视频解码显示方法
US20020075251A1 (en) Method and apparatus for adjusting video refresh rate in response to power mode changes in order to conserve power
US8004522B1 (en) Using coverage information in computer graphics
JPH04213779A (ja) カラー・イメージ処理システム及び方法
US6952217B1 (en) Graphics processing unit self-programming
JPH09231380A (ja) グラフィカル・イメージ処理のための累算バッファの方法および装置
US7310103B2 (en) Pipelined 2D viewport clip circuit
US6859209B2 (en) Graphics data accumulation for improved multi-layer texture performance
US20030160793A1 (en) Synchronizing data streams in a graphics processor
US6867778B2 (en) End point value correction when traversing an edge using a quantized slope value
CA1224574A (en) Inter-logical-area data transfer control system
US6963342B2 (en) Arbitration scheme for efficient parallel processing
JPS59231591A (ja) 画像表示装置
US20030169252A1 (en) Z-slope test to optimize sample throughput
CN100541538C (zh) 一种显示动画效果的方法
US6885375B2 (en) Stalling pipelines in large designs
US5999200A (en) Method and apparatus for automatically controlling the destination of a graphics command in a register file