JPH02181469A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ＳＯＩ法による半導体基板の作製方法に関し、素子基板
の膜厚を均一に形成することを目的とし、 素子基板と支持基板のうちの少な（とも一方の表面に絶
縁膜を形成する工程と、上記絶縁）１２を介して上記素
子基板と上記支持基板とを貼合わせる工程と、該基板貼
合わせ工程の前又は後に、上記絶縁膜のうちの素子形成
領域を囲む位置に、上記素子基板方向に突出する終点検
出用絶縁膜を形成する工程と、該終点検出用絶縁膜に対
して選択性のある研磨剤を使用して上記素子基板を研磨
する工程とを含み構成する。

〔産業上の利用分野〕

本発明は、半導体基板の作製方法に関し、より詳しくは
、半導体ウェハを貼り合わせて基板中に絶縁層を形成す
る半導体基板の作製方法に関する。

〔従来の技術〕

高速素子やα線による影響が少ない半導体装置を作製す
るために、２つの単結晶半導体層の間に絶ｓｉＪ！５を
形成する技術、即ち、Ｓ　ＯＩ　（ｓｉｌｉｃｏｎ−。

ｎ−１ｎｓｕｌａｔｏｒ）技術が提案されている。

このＳｏｌ技術としては、ＳＯ３法、レーザメルト法、
ウェハ貼合わせ法等があるが、ＳＯ３法やレーザメルト
法は、絶縁層上に完全な単結晶を形成することが困難で
あるため、ウェハ貼合わせによるＳｏｌ技術が注目され
ている。

ウェハ貼合わせにより半導体基板を形成する方法として
は、第６図に見られるように、シリコンにより形成した
支持基板５０及び素子基板５１のうちの一方に二酸化シ
リコン（ＳｉＯ□）ｌＦＪ５２を形成し、このＳｉ島腹
膜５２介して基板５０．５１を貼合わせ（第６図（ａ）
）、これらを加熱した後に素子基板５１側を機械的に研
削しく同図（ｂ））、次いでこれを０．２〜５０μｍま
で化学的に研磨することが行われている（同図（ｃ）　
）。

〔発明が解決しようとする課題〕

しかし、この方法により半導体基板を作製する場合には
、終点を検出することができず、均一な膜１７を得るこ
とが難しいといった問題がある。

本発明は、このような問題に鑑みてなされたものであっ
て、Ｓｏｌ法により半導体基板を作製する場合に、素子
基板の膜厚を均一に形成することができる半導体ノ５板
の製造方法を提供することを目的とする。

〔課題を解決するための手段〕

上記した課題は、半導体よりなる素子基板及び支持基板
を貼合わせる工程を含む半導体基板の製造方法において
、上記素子基板と上記支持２．！：板のうちの少なくと
も一方の表面に絶縁膜を形成する工程と、上記絶縁膜を
介して上記素子基板と上記支持基板とを貼合わせる工程
と、該基板貼合わせ工程の前又は後に、上記絶縁膜のう
ちの素子形成領域を囲む位置に、上記素子基板方向に突
出する終点検出用絶縁膜を形成する工程と、該終点検出
用絶縁膜に対して選択性のある研磨剤を使用して上記素
子基板を研磨する工程とを備えたことを特徴とする半導
体基板の製造方法により解決する。

〔作　用〕

本発明において、素子基板と支持基板との間に介在した
絶縁膜のうちの素子形成領域を囲む位置には、素子基板
側に突出する終点検出用絶縁膜が形成される。

このため、終点検出用絶縁膜に対して選択性のある研だ
剤を使用し、半導体よりなる素子基板を研磨すると、素
子基板は終点検出用絶縁膜を終点として研磨される。

従って、上記した素子基板は、終点検出用絶縁膜と同一
の厚さとなるまで均一に薄層化されることになる。

〔実施例〕

（ａ）発明の一実施例の説明 第１図は、本発明の一実施例を示すＳｏｌ半導体基板の
製造工程図であって、図中符号１は、単結晶シリコンよ
り形成した素子基板１で、この素子基板ｌを支持基板２
に貼合わせることにより半導体基板を形成するように構
成されている。

以下に、本発明による半導体基板の製造工程を説明する
。

まず、シリコンよりなる支持基１反２の上面を熱酸化し
、１　、０００人程残留厚さの二酸化シリコン（Ｓｔｏ
り１１２３を形成した後（第１図（ａ））、この上に素
子基板１を貼合わせてこれらを８００℃以上の温度で加
熱すると、支持基板ｌと素子基板２は接合する（第１図
（ｂ））。

次に、貼合わされた素子基板１及び支持基板２を図示し
ない加熱炉に入れ、これらの基板１．　２側部周囲の温
度を均一に高くした状態で酸素を供給すると、素子基板
１及び支持基板２の側部が酸化されてＳｉＯ□膜４が成
長するとともに、２枚の基板１．２の間に存在するＳｉ
ｎｇ膜３の外周部分がさらに酸化されて膜厚が均一に増
加し、このＳｉｎｇ膜３が断面Ｈ状になる（第１図（Ｃ
））。

この場合、Ｓｉｎｇ膜３の中央部分と外周部分との段差
が素子形成に必要な大きさ、例えば２０〜３０μｍとな
るように調整する必要がある。

その後、貼合わせた基板１．２を加熱炉から取り出し、
その側部に形成したＳｉＯ□膜４を塩素系等のガスを用
いてシリコンが露出するまでエツチングすると、２つの
基板１．２間のＳｉｎｇ膜３のうちの膜厚の厚い外周部
分が露出することになる（第１図（ｄ））。

この段階で、素子基板ｌの上部を機械的に研削した後に
、水酸化カリウム（Ｒｏｌｌ）及び酸化シリコン膜（Ｓ
ｉｎ、　）を主成分とする研階剤を使用してさらに研磨
すると、素子基板ｌが薄層化することになる。

この場合、研磨剤として水酸化カリウム等を使用してい
るので、ＳｉＯ□に対するシリコンのエツチング選択比
が１００以上と極めて大きく、支持基板２の外周上方に
突出したＳｉＯ２膜３は研磨のストッパーとなって終点
検出膜として作用することになる。

このため、素子基板ｌを構成する単結晶シリコンは皿状
の５ｉＯ１膜３の中に残存し、５ｉ０１膜３の外周部分
と同一の厚さとなるように研磨されることになり、素子
基板１が均一の膜厚に薄層化されることになる（第１図
（ｅ））。

なお、ｓｔｏ、ｖ３の膜厚の厚い部分に囲まれた素子基
板ｌは素子形成領域となり、ここにＭＯＳＦＥＴ等の素
子を形成するごとになる。

（ｂ）本発明の第２の実施例の説明 上記した実施例では、貼合わされた素子ノ、（板１及び
支持基板２の周面を熱酸化し、ＳｉＯ□１１り３の外周
部分のｎり厚を増加させて終点検出に使用するようにし
たが、第２図に示すように、支持基板２表面のＳｉＯ□
膜３の外周部分を１７り成長させて終点検出として使用
することもできる。

即ち、支持基板２よりも小径な素子基板５を、第１の実
施例と同様にしてＳｉＯ□膜３中火に貼合わせた後（第
２図（ａ））、酸化防止用の窒化シリコン（ＳｉＪａ）
膜７をＣＶＤ法によって素子基板５の上面及び側面に形
成する（第２図（ｂ））。

次に、貼合わされた素子基板５及び支持基板２を加熱炉
に入れて熱酸化すると、素子基板５から露出したＳｉＯ
２膜３の外周部分がさらに成長して厚さを増すことにな
る（第２図（Ｃ））。この場合において、Ｓｉｎｇ膜３
外周の膜厚を素子形成に必要な厚さとなるように調整す
る。

ここで、素子基板１周囲のＳｉ、Ｎ、膜７を反応性イオ
ンエツチングにより選択的に除去しく第２図（ｄ））、
素子基板ｌの上部を機械的に研削した後に、水酸化カリ
ウム（ＫＯＪ＋）と酸化シリコン膜（ｓｔｏＭ）を主成
分とする研磨剤を使用してさらに研磨すると、支持基板
２外周に存在する厚手のＳｉｎ、膜３は終点検出膜とし
て作用するため、素子基板５をＳｉＯ□ｎ’２３の外周
部分と同一の厚さとなるまで研磨することが可能になる
。

このため、素子基板５を構成する単結晶シリコンは皿状
の５ｉＯｔＢ’Ｊ３の上に残存し、Ｓｉｎｇ膜３の外周
部分と同一の厚さに薄層化されることになる（第２図（
ｅ））。

（ｃ）本発明の第３の実施例の説明 上記した第２の実施例では支持基板２と素子基板５とを
貼合わせた後に支持基板２の外周部分のＳｉｎｇ膜６を
熱酸化処理して厚さを増すようにしたが、第３図に示す
ように、支持基板２表面に形成した５ｉＯＪｉＢの外周
部分を厚くした後に、５ｉ０２膜６の薄い領域に小径の
素子基板５を貼合わせるようにすることもできる。

即ち、支持基板２の上にＳｉＯ□１１り８を成長した後
、第３図（ａ）に示すように、ＳｉＯ□膜８の素子形成
領域６を囲む領域にレジスト９を形成する。その後に、
塩素系、フッ素系等のガスを用いたドライエツチングに
よって、その中央に露出したＳｉｎｇ膜８を薄層化する
（第３図（ｂ））。

そして、有機溶剤によりレジスト９を剥離した後に、Ｓ
ｉｎｇ膜８中夫の窪部８ａに小径の素子基板５を貼合わ
せる（第３図（Ｃ））。

次に、膜厚の厚い５ｉ０２膜８の外周部分を終点検出膜
として使用し、第２の実施例と同様に素子基板５を研磨
すると、素子基板５が均一の膜厚に薄層化されることに
なる（第３図（ｄ））。

なお、この実施例ではレジスト９を使用してＳｉ６膜８
の外周部分を厚くするようにしたが、第４図に示すよう
に、支持基板２上にＳｉ０ｇ膜８を成長する際にその外
周部分の温度が高くなるように調整し、ＳｉＯ□膜８の
外周を厚くすることもできる。

（ｄ）本発明の第４の実施例の説明 第５図は、本発明の第４の実施例を示す工程図であって
、内面が湾曲した反りのあるシリコン基板を支持基板１
０として使用し、１面を上にしてその優を熱酸化するこ
とにより５ＳＯ２膜１１を形成する（第５図（ａ））。

この後に、支持基板１０の外周部分を抑えつつ下面の中
央に圧力を加え、その中央部分を持ち上げて支持基板１
０を弾性変形させることにより反対側の１面を平坦化し
、この状態を保持する（第５図（ｂ））。

次に、平坦化されたＳｉＯ□膜１１膜薄１素子基板１２
を貼合わせ、これを加熱した後に（第５図（Ｃ））、支
持基板ｌＯの下面からの押圧を解いて支持基板１０の反
りを元に戻すと、支持基板１０とともに素子基板１２と
５ｉ０２膜１１が反り返るために、５ｉＯｚｌ１２１１
の外周部分が内部に対して高い位置になる（第５図（ｄ
））。

ここで、上記実施例と同様にＫＯｌｌ等の研磨剤を用い
て素子基板１２を研磨すると、Ｓｉｎｇ膜１１膜外１部
分が終点検出部として作用し、素子基板１２が選択的に
エツチングされ、ＦｉＪｆｆｌ化することになる（第５
図（ｅ））。

（ｅ）発明のその他の実施例の説明 上記実施例においては、支持基板側にＳｉ０ｇ膜を形成
した場合について説明したが、素子基板側に５ｔｏｔ膜
を形成するか、双方の基板の対向面にＳｉ０ｇ膜を形成
することもできる。

また、上記実施例では素子基板と支持基板との間に介在
する５１０ｇ１ｌｉの外周部分を厚く形成するようにし
たが、この５ｉｆｔ膜の外周に窒化膜等の絶縁膜を積層
し、この絶縁膜を終点検出に使用することもできる。こ
の場合、ＫＯＨを主成分とする研磨剤を用いて研磨する
場合に、素子基板を構成するシリコンは、窒化膜等の絶
縁膜に対して選択性が大きいために、終点検出に使用す
ることが可能になる。

さらに、上記実施例において素子形成領域やＳｉＯ２膜
の外周に形成する絶縁膜は、環状に形成してもよいし、
一定の間緯をおいて形成していもよい。

〔発明の効果〕

以上述べたように本発明によれば、支持基板と素子基板
の間に介在する絶縁膜のうち、素子形成領域を囲む領域
に終点検出用絶縁膜を形成するとともに、この終点検出
用絶縁膜を素子基板側に突出するようにしたので、終点
検出用絶縁膜を終点として支持基板を研磨することがで
き、支持基板に貼合わせた素子基板を均一な厚さに薄層
化することができる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例を断面で示した製造工
程図、 第２図は、本発明の第２の実施例を断面で示した製造工
程図、 第３図は、本発明の第３の実施例を断面で示した製造工
程図、 第４図は、本発明の第３の実施例において、５ｉ０２膜
を形成する場合の他の工程図、 第５図は、本発明の第４の実施例を断面で示した製造工
程図、 第６図は、従来方法による半導体基板の製造工程図であ
る。 （符号の説明） ｌ、５．１２・・・素子基板、 ２．１０・・・支持基板、 ３．８．１１・・・Ｓｉ賑膜、 ４・・・ＳｉＯ！Ｉｌり、 ７・・・５ｉｓＮａ膜、 ９・・・レジスト。 代理人弁理士　　岡　本　啓　三 本発明の第１の実施例を断面で示した製造工程固溶 図 （ａ） 第４＠ 本発明の第２の実施例を断面で示した製造工程（Ｃ） 本発明の第４の実施例を断面で示した製造工程図第５図

Claims (1)

1. 【特許請求の範囲】 　半導体よりなる素子基板及び支持基板を貼合わせる工
   程を含む半導体基板の製造方法において、上記素子基板
   と上記支持基板のうちの少なくとも一方の表面に絶縁膜
   を形成する工程と、 上記絶縁膜を介して上記素子基板と上記支持基板とを貼
   合わせる工程と、 該基板貼合わせ工程の前又は後に、上記絶縁膜のうらの
   素子形成領域を囲む位置に、上記素子基板方向に突出す
   る終点検出用絶縁膜を形成する工程と、 該終点検出用絶縁膜に対して選択性のある研磨剤を使用
   して上記素子基板を研磨する工程とを備えたことを特徴
   とする半導体基板の製造方法。