JPH02181510A

JPH02181510A - 面実装部品で構成された電圧比較回路

Info

Publication number: JPH02181510A
Application number: JP47489A
Authority: JP
Inventors: Katsumi Nagano; 克己長野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-01-06
Filing date: 1989-01-06
Publication date: 1990-07-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えばチップ部品や超小型外囲器によって
パッケージされたトランジスタ等の面実装部品で構成さ
れた電圧比較回路に関する。

（従来の技術）従来の電圧比較回路は、全てが集積回路によって構成さ
れているか、ディスクリートのトランジスタによって構
成されており、この電圧比較回路が配設される回路基板
を小型化したり、回路基板上の狭いスペースに電圧比較
回路を配設する場合は、集積回路によって構成された電
圧比較回路が使用されている。

しかし、集積回路によって構成された電圧比較回路も、
これを回路基板上に配設する場合は、集積回路外囲器の
大きさに対応したスペースを必要とするものである。

しかも、この集積回路外囲器は、長方形あるいは正方形
とされており、回路基板上に長方形あるいは正方形のス
ペースを確保しなければならないため、他の回路に制約
を与えることがあり、必ずしも回路基板の実装密度を向
上し得ないものであった。

（発明が解決しようとする課題）この発明は、集積回路によって構成された論理回路を使
用しても、配設スペースの形状によっては、必ずしも回
路基板の実装密度を向上することが困難であるという課
題を解決するものであり、その目的とするところは、配
設スペースの形状に影響を受けることなく、実装密度を
向上することが可能な面実装部品で構成された電圧比較
回路を提供しようとするものである。

［発明の構成］（課題を解決しようとする手段）この発明は、上記課題を解決するために、差動対を構成
し、ベースに入力電圧が供給される第１のトランジスタ
、およびベースに基準電圧が供給される第２のトランジ
スタが収容された第１の超小型外囲器部品と、前記第２
のトランジスタのコレクタ出力に応じて出力電圧を生成
する第３のトランジスタが収容された第２の超小型外囲
器部品と、前記出力電圧が反転する入力電圧の近傍で、
前記第１、第２のトランジスタのコレクタ電流がほぼ等
しくなるように第１、第２のトランジスタのエミッタ電
流を決定する第１のチップ抵抗、および第２のトランジ
スタのコレクタ電流を決定する第２のチップ抵抗とを設
けている。

（作用）すなわち、この発明は、第１の超小型外囲器部品に収容
され差動対を構成する第１のトランジスタのベースに入
力電圧を供給し、第２のトランジスタのベースに基準電
圧を供給し、第２の超小型外囲器部品に収容された第３
のトランジスタによって、第２のトランジスタのコレク
タ出力に応じて出力電圧を生成し、この出力電圧が反転
する入力電圧の近傍で、前記第１、第２のトランジスタ
のコレクタ電流がほぼ等しくなるように第１、第２のト
ランジスタのエミッタ電流と第２のトランジスタのコレ
クタ電流を決定する第１、第２のチップ抵抗を設けるこ
とにより、集積回路と同等のスペースによって電圧比較
回路を構成することができるとともに、集積回路のよう
に定形のスペースを必要とすることなく、任意の形状の
スペースに回路を配設することができ、−層実装密度を
向上可能としている。

（実施例）以下、この発明の一実施例について図面を参照して説明
する。

第１図は、電圧比較回路を示すものであり、この電圧比
較回路は、回路基板ＰＣＢ上に配設された面実装部品と
しての第１、第２の超小型外囲器トランジスタ（以下、
ミニモールド・トランジスタと称す）Ｍｌ、Ｍ２と、チ
ップ抵抗Ｒ１〜Ｒ５、電源パターンＣＰ、ＥＰ、入出カ
バターンＩＰ、ＯＰｌこれらパターンＣＰ、ＥＰ、ＩＰ
、ＯＰと前記第１、第２のミニモールド・トランジスタ
Ｍ１、Ｍ２およびチップ抵抗Ｒ１〜Ｒ５を接続する複数
のリード・パターンＬＰ、およびランド・パターンＬＡ
Ｐとから構成されている。

前記チップ抵抗Ｒ１〜Ｒ５としては、例えば２１２５形
チツプ抵抗があり、このチップ抵抗の大きさは、２．０
ｍａ　Ｘ　１．２５ｍｍ程度である。

第２図は、上記第１のミニモールド・トランジスタＭ１
の構成を示すものである。この第１のミニモールド・ト
ランジスタＭ１は５ピンのミニモールド・トランジスタ
であり、この第１のミニモールド・トランジスタＭ１に
は、差動対を構成するＰＮＰ型の第１、第２のトランジ
スタＱ１、Ｑ２が収容されている。

第３図は、上記第２のミニモールド・トランジスタＭ２
の構成を示すものである。この第２のミニモールド−ト
ランジスタＭ２は３ピンのミニモールド・トランジスタ
であり、このｍ２のミニモールド壷トランジスタＭ２に
は、ＮＰＮ型の第３のトランジスタＱ３が収容されてい
る。この第２のミニモールド壷トランジスタＭ２のモー
ルド部の外形寸法は、第２図に示す第１のミニモールド
・トランジスタＭ１と同様である。

・第４図は、第１図の等価回路を示すものであり、第１
図と同一部分には、同一符号を付す。

第１のトランジスタＱ１のベースは、入カバターンＩＰ
に接続され、この第１のトランジスタＱ１のコレクタは
、電源パターンＥＰに接続され、エミッタはチップ抵抗
Ｒ３を介して電源パターンＣＰに接続されるとともに、
第２のトランジスタＱ２のエミッタに接続されている。

この第２のトランジスタＱ２のベースは、電源パターン
ＣＰ。

ＥＰ間に直列接続され、基準電圧を発生するチップ抵抗
Ｒ１、Ｒ２の接続点に接続されている。この第２のトラ
ンジスタＱ２のコレクタは、チップ抵抗Ｒ４を介して電
源パターンＥＰに接続されるとともに、第３のトランジ
スタＱ３のベースに接続されている。この第３のトラン
ジスタＱ３のエミッタは、電源パターンＥＰに接続され
、コレクタは、チップ抵抗Ｒ５を介して電源パターンＣ
Ｐに接続されるとともに、出カバターンＯＰに接続され
ている。

上記構成において、出カバターンＯＰには、第５図に示
す如く、入カバターンＩＰに供給された入力電圧Ｖｉｎ
が反転されて、出力電圧Ｖｏｕｔとして出力される。

同図には、ディジタル回路でよく使用される電源電圧を
５Ｖとした電圧比較回路の回路定数を示している。ここ
で、チップ抵抗Ｒ３、Ｒ４は、出力電圧Ｖｏｕｔが反転
する入力電圧Ｖｉｎの近傍で、第１、第２のトランジス
タＱｌ、Ｑ２のコレクタ電流がほぼ等しくなるように第
１、第２のトランジスタＱ１、Ｑ２のエミッタ電流と第
２のトランジスタＱ２のコレクタ電流を決定している。

第１図に示す電圧比較回路の各パターンおよび部品は、
ｌ／１０インチの格子点に配設している。

即ち、同図中“＋“印の相互間距離が１／１０インチ（
２，５４ｍｍ）となっている。この電圧比較回路は、１
０．１６ｍ■Ｘ　１５．２４■−１５４，８１！１ｆｆ
ｉ２の面積に配設されている。この面積は、フラットパ
ッケージ集積回路による電圧比較回路とほぼ同等のもの
である。

次に、第１図に示す電圧比較回路の製造方法について説
明する。

、回路基板の製造方法としては、リフロー半田方式と、
フロー半田方式等がある。

先ず、リフロー半田方式について説明する。この場合、（１）　予めパターンが形成された回路基板を用意する
。

（２）　回路パターンのランド・パターンにクリーム半
田を塗布する。

（３）　クリーム半田上に部品のリード（電極）が乗る
ように、ミニモールド・トランジスタ、およびチップ部
品を配設する。

（４）リフロー炉内でクリーム半田を溶融、固化し、ミ
ニモールド・トランジスタ、およびチップ部品をパター
ンに固着する。

次に、フロー半田方式について説明する。

（１）　予めパターンが形成された回路基板を用意する
。

（２）　部品の装着位置に部品を仮止めする接着剤を塗
布する。

（３）　接着剤上にミニモールド・トランジスタ、およ
びチップ部品を配設する。

（４）　紫外線硬化炉において、接着剤を硬化し、ミニ
モールド・トランジスタ、およびチップ部品を基板上に
固着する。

（５）　フロー半田漕に回路基板を浸し、ランド・パタ
ーンとミニモールド・トランジスタ、およびチップ部品
とを半田によって固着する。

上記フロー半田方式においては、ミニモールド・トラン
ジスタＭｌ、Ｍ２は、第１図に示す如く、長手方向に沿
って配設し、ミニモールド・トランジスタＭ１、Ｍ２の
各リード電圧が互いに隣接しないように配設するほうが
よい。即ち、第６図に示す如く、ミニモールド・トラン
ジスタＭ１、Ｍ２の各リード電圧を互いに隣接して配設
した場合、半田ＳＬＤが表面張力によってミニモールド
・トランジスタＭ１、Ｍ２の相互間に侵入せず、リード
電圧およびランド・パターンに付着しないことがあるか
らである。

上記実施例によれば、ミニモールド・トランジスタＭｌ
、Ｍ２、およびチップ抵抗Ｒ１〜Ｒ５を用いて電圧比較
回路を構成することにより、集積回路によって構成され
た電圧比較回路を配設する場合と同等の面積によって電
圧比較回路を構成することができるものである。

しかも、ミニモールド・トランジスタＭ１、Ｍ２、およ
びチップ抵抗Ｒ１〜Ｒ５を使用することにより、回路基
板の空きスペースに電圧比較回路を配設することができ
るため、集積回路によって構成された電圧比較回路を配
設する場合のように、正方形あるいは長方形状のスペー
スを確保する必要がなく、任意の形状のスペースに電圧
比較回路を配設することができ、従来に比べて一層、実
装密度を向上することができるものである。

尚、この発明は上記実施例に限定されるものではなく、
この発明の要旨を変えない範囲において、種々変形実施
可能なことは勿論である。

［発明の効果］以上、詳述したようにこの発明によれば、第１の超小型
外囲器部品に収容され差動対を構成する第１のトランジ
スタのベースに入力電圧を供給し、第２のトランジスタ
のベースに基準電圧を供給し、第２の超小型外囲器部品
に収容された第３のトランジスタによって、第２のトラ
ンジスタのコレクタ出力に応じて出力電圧を生成し、こ
の出力電圧が反転する入力電圧の近傍で、前記第１、第
２のトランジスタのコレクタ電流がほぼ等しくなるよう
に第１、第２のトランジスタのエミッタ電流と第２のト
ランジスタのコレクタ電流を決定する第１、第２のチッ
プ抵抗を設けることにより、集積回路と同等のスペース
によって電圧比較回路を構成することができるとともに
、集積回路のように定形のスペースを必要とすることな
く、任意の形状のスペースに回路を配設することができ
、−層実装密度を向上することが可能な面実装部品で構
成された電圧比較回路を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図、第
３図はそれぞれ第１図の要部を取出して示す構成図、第
４図は第１図の等価回路図、第５図は第４図の動作を説
明するために示す図、第６図は部品の配役方向と半田の
関係を説明するために示す図である。ＰＣＢ・・・回路基板、１１・・・入力電圧、１２・・
・出力電圧、Ｍｌ、Ｍ２・・・ミニモールド・トランジ
スタ、Ｒ１−Ｒ５・・・チップ抵抗、ＣＰＳＥＰ・・・
電源パターン、ＬＰ・・・リード・パターン、ＬＡＰ・
・・ランド・パターン。ＰＣＢ出願人代理人　弁理士　鈴江武彦第１図

Claims

【特許請求の範囲】　差動対を構成し、ベースに入力電圧が供給される第１
のトランジスタ、およびベースに基準電圧が供給される
第２のトランジスタが収容された第１の超小型外囲器部
品と、前記第２のトランジスタのコレクタ出力に応じて出力電
圧を生成する第３のトランジスタが収容された第２の超
小型外囲器部品と、前記出力電圧が反転する入力電圧の近傍で、前記第１、
第２のトランジスタのコレクタ電流がほぼ等しくなるよ
うに第１、第２のトランジスタのエミッタ電流を決定す
る第１のチップ抵抗、および第２のトランジスタのコレ
クタ電流を決定する第２のチップ抵抗と、を具備したことを特徴とする面実装部品で構成された電
圧比較回路。