JPH02181802A - 複合プロセッサ - Google Patents
複合プロセッサInfo
- Publication number
- JPH02181802A JPH02181802A JP107589A JP107589A JPH02181802A JP H02181802 A JPH02181802 A JP H02181802A JP 107589 A JP107589 A JP 107589A JP 107589 A JP107589 A JP 107589A JP H02181802 A JPH02181802 A JP H02181802A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- control data
- instructions
- sequencer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は信号の高速処理に適したプロセッサに関し、更
に詳しくは、命令を命令コードとオペランドとコントロ
ールデータとを組み合わせた形式とし、コントロールデ
ータをシーケンサ部に送って命令の実行と並行して信号
のオン／オフ制御Ｊを行うようにした複合プロセッサに
関するものである。
に詳しくは、命令を命令コードとオペランドとコントロ
ールデータとを組み合わせた形式とし、コントロールデ
ータをシーケンサ部に送って命令の実行と並行して信号
のオン／オフ制御Ｊを行うようにした複合プロセッサに
関するものである。
従来のプロセッサはデータ処理に重点をおいて開発され
たものである。そのため命令は通常、命令の種類を示す
命令コードと命令の実行場所を示すオペランドとを組み
合わせた形式になっている。 計測機器や制御機器などでは、プロセッサの判定信号Ｂ
によりプロセフすの発生信号人を送出させるような信号
処理が要求される頻度は非常に多い、このような場合に
は、従来のプロセッサでは第１表に示すようなアセンブ
リ形式で表したプログラムによって制御される。 第１表 （旦し、ＬＤＩＨＬｏａｄ Ｉｍ＋ｍｅｄｌａｔｅ １
ｎｓｔｒｕｃｉｏｎ↑ＳＴ：Ｔｅ５ｔ ｂｉｔ １
ｎｓｔｒｕｃｔｉｏｎＢＥ口；Ｂｒａｎｃｈ ｅｑｕ
ａｌ １ｎｓｔｒｕｃｔｉｏｎである。 つまり従来のプロセッサでは、プロセッサの発生信号Ａ
をオン／オフさせるのにＬＤＩ命令を使用し、またプロ
センサの判定信号Ｂのオン／オフのチエツクにＴＳＴ命
令とＢＥＱ命令を使用しており、このためこれらを組み
合わせてプログラムを組んでいる。 ［発明が解決しようとするＲ１ＪＡＨ］このように従来
のプロセッサでは判定信号Ｂに基づきプロセッサの発生
信号Ａを送出させるためには、上記のプログラムの場合
、判定信号Ｂがオフであれば３ステツプで処理されるが
判定信号Ｂがオンの場合には６ステツプを要し、このた
め信号処理の高速化が困難であった。 本発明の目的は、上記のような従来技術の欠点を解消し
、命令ステップ数を少な（して信号の高速処理を可能と
した複合プロセッサを提供することにある。 ［１ｌｒａを解決するための手段］ 上記の目的を達成できる本発明は、命令を格納する制御
記憶部と、読み出した命令を一時記憶する命令読出しレ
ジスタと、前記制御記憶部のアドレスを制御する制御記
憶ポインタ部と、命令を実行する命令実行部と、命令中
に存在するコントロールデータをシーケンス処理するシ
ーケンサ部とを具備している複合プロセッサである。 そして命令読出しレジスタでランチした命令のうち、命
令コードとオペランドを命令実行部へ、コントロールデ
ータをシーケンサ部へ分けて送り、各々並行して処理を
実行し、シーケンサ部はコントロールデータに従ワて命
令の実行とは無関係に信号の発生処理を行うように構成
している。
たものである。そのため命令は通常、命令の種類を示す
命令コードと命令の実行場所を示すオペランドとを組み
合わせた形式になっている。 計測機器や制御機器などでは、プロセッサの判定信号Ｂ
によりプロセフすの発生信号人を送出させるような信号
処理が要求される頻度は非常に多い、このような場合に
は、従来のプロセッサでは第１表に示すようなアセンブ
リ形式で表したプログラムによって制御される。 第１表 （旦し、ＬＤＩＨＬｏａｄ Ｉｍ＋ｍｅｄｌａｔｅ １
ｎｓｔｒｕｃｉｏｎ↑ＳＴ：Ｔｅ５ｔ ｂｉｔ １
ｎｓｔｒｕｃｔｉｏｎＢＥ口；Ｂｒａｎｃｈ ｅｑｕ
ａｌ １ｎｓｔｒｕｃｔｉｏｎである。 つまり従来のプロセッサでは、プロセッサの発生信号Ａ
をオン／オフさせるのにＬＤＩ命令を使用し、またプロ
センサの判定信号Ｂのオン／オフのチエツクにＴＳＴ命
令とＢＥＱ命令を使用しており、このためこれらを組み
合わせてプログラムを組んでいる。 ［発明が解決しようとするＲ１ＪＡＨ］このように従来
のプロセッサでは判定信号Ｂに基づきプロセッサの発生
信号Ａを送出させるためには、上記のプログラムの場合
、判定信号Ｂがオフであれば３ステツプで処理されるが
判定信号Ｂがオンの場合には６ステツプを要し、このた
め信号処理の高速化が困難であった。 本発明の目的は、上記のような従来技術の欠点を解消し
、命令ステップ数を少な（して信号の高速処理を可能と
した複合プロセッサを提供することにある。 ［１ｌｒａを解決するための手段］ 上記の目的を達成できる本発明は、命令を格納する制御
記憶部と、読み出した命令を一時記憶する命令読出しレ
ジスタと、前記制御記憶部のアドレスを制御する制御記
憶ポインタ部と、命令を実行する命令実行部と、命令中
に存在するコントロールデータをシーケンス処理するシ
ーケンサ部とを具備している複合プロセッサである。 そして命令読出しレジスタでランチした命令のうち、命
令コードとオペランドを命令実行部へ、コントロールデ
ータをシーケンサ部へ分けて送り、各々並行して処理を
実行し、シーケンサ部はコントロールデータに従ワて命
令の実行とは無関係に信号の発生処理を行うように構成
している。
本発明では命令として、命令コードとオペランドとコン
トロールデータとを組み合わせた形式を採用している。 命令コード及びオペランドニツイては、命令実行部にお
いて従来のプロセッサと同じように処理される。コント
ロールデータは命令コードやオペランドとは無関係に存
在し、読み出されたコントロールデータはシーケンサ部
に送られ、そこで命令の実行と並行して信号のオン／オ
フの制御が行われる。このためプログラムのステップ数
が少な（なり、極めて高速での（ｉ号処理が可能となる
。 【実施例〕 第１図は本発明に係る複合プロセ、すの一実施例を示す
回路ブロック図である。この複合プロセンサは、命令を
格納する制御記憶部１０と、読み出した命令を一時記憶
する命令読出しレジスタ１２と、前記制御記憶部のアド
レスを制御する制ｆ３］記憶ポインタ部１４と、前記命
令読出しレジスタ１２から読み出した命令を実行する命
令実行部１６と、命令中に存在するコントロールデータ
をシーケンス処理するシーケンサ部１８とを具備してい
る。 ここで命令は第２図に示すように、命令コード蓋とオペ
ランド０とコントロールデータＣＤとを組み合わせた形
式をもつ。 プロセンサは制御記憶ポインタ部１４の示すアドレスで
制御記憶部ｌＯをアクセスし、該制’＜ＴＨ１記憶部１
０から命令をフェッチする。読み出した命令は命令読出
しレジスタ１２にラッチされる。ランチされた命令は第
２図に示すような形式をもち、命令コード夏とオペラン
ド０とは命令実行部１６へ送られ、コントロールデータ
ＣＤはシーケンサ部１８へ送られる。そして命ｇ ％
丘部１６とシーケンサ部１８とでそれぞれ並行シて処理
が行われる。なお命令実行部１６における動作は従来の
ｍｍのプロセッサと同様である・ 本発明の特徴は、上記のように命令形式にコツトロール
ブータラ加工、このコントロールデータは他の命令コー
ドやオペランドとは無関係ニ存在し、しかも読み出され
たこのコントロールデータはシーケンサ部１８に送られ
て命令の実行と無関係に並行して処理される点である。 本発明においてプロセッサの判定信号Ｂに基づきプロセ
ッサの発生信号Ａを送出させる場合のプログラム（前記
第１表に示すものと同じ動作をするプログラム）をアセ
ンブリ形式で表すと第２表のようになる。 第２表 但し、ＢＯＣ；Ｂｒａｎｃｈ ｏｎ ｃｏｎｄｉｔｉｏ
ｎ Ｉｎ５Ｌｒｕｃｌｏｎである。 本発明の場合は、プロセッサの発生信号Ａのオン設定と
判定信号Ｂのオン・チエ７り（プロセッサの発生信号人
のオフ設定と判定信号Ｂのオフ・チェフクも同じ）をＢ
ＯＣ命令のみで処理できる。従って第１表と第２表とを
比較すれば明らかなように、本発明は従来のプロセッサ
に比べて１／３の命令ステップ数で処理でき、信号の高
速処理が可能となるのである。 〔発明の効果〕 本発明は上記のように命令形式として命令コードとオペ
ランドとコントロールデータとの組み合わせを採用し、
命令コードとオペランドは命令実行部において、またコ
ントロールデータはシーケンサ部においてそれぞれ並行
して処理を実行し、シーケンサ部はコントロールデータ
に従って命令の実行とは無関係に信号の発生処理を行う
ように構成したから、少ない命令ステップ数で済み、信
号の高速処理を行なえる優れた効果がある。
トロールデータとを組み合わせた形式を採用している。 命令コード及びオペランドニツイては、命令実行部にお
いて従来のプロセッサと同じように処理される。コント
ロールデータは命令コードやオペランドとは無関係に存
在し、読み出されたコントロールデータはシーケンサ部
に送られ、そこで命令の実行と並行して信号のオン／オ
フの制御が行われる。このためプログラムのステップ数
が少な（なり、極めて高速での（ｉ号処理が可能となる
。 【実施例〕 第１図は本発明に係る複合プロセ、すの一実施例を示す
回路ブロック図である。この複合プロセンサは、命令を
格納する制御記憶部１０と、読み出した命令を一時記憶
する命令読出しレジスタ１２と、前記制御記憶部のアド
レスを制御する制ｆ３］記憶ポインタ部１４と、前記命
令読出しレジスタ１２から読み出した命令を実行する命
令実行部１６と、命令中に存在するコントロールデータ
をシーケンス処理するシーケンサ部１８とを具備してい
る。 ここで命令は第２図に示すように、命令コード蓋とオペ
ランド０とコントロールデータＣＤとを組み合わせた形
式をもつ。 プロセンサは制御記憶ポインタ部１４の示すアドレスで
制御記憶部ｌＯをアクセスし、該制’＜ＴＨ１記憶部１
０から命令をフェッチする。読み出した命令は命令読出
しレジスタ１２にラッチされる。ランチされた命令は第
２図に示すような形式をもち、命令コード夏とオペラン
ド０とは命令実行部１６へ送られ、コントロールデータ
ＣＤはシーケンサ部１８へ送られる。そして命ｇ ％
丘部１６とシーケンサ部１８とでそれぞれ並行シて処理
が行われる。なお命令実行部１６における動作は従来の
ｍｍのプロセッサと同様である・ 本発明の特徴は、上記のように命令形式にコツトロール
ブータラ加工、このコントロールデータは他の命令コー
ドやオペランドとは無関係ニ存在し、しかも読み出され
たこのコントロールデータはシーケンサ部１８に送られ
て命令の実行と無関係に並行して処理される点である。 本発明においてプロセッサの判定信号Ｂに基づきプロセ
ッサの発生信号Ａを送出させる場合のプログラム（前記
第１表に示すものと同じ動作をするプログラム）をアセ
ンブリ形式で表すと第２表のようになる。 第２表 但し、ＢＯＣ；Ｂｒａｎｃｈ ｏｎ ｃｏｎｄｉｔｉｏ
ｎ Ｉｎ５Ｌｒｕｃｌｏｎである。 本発明の場合は、プロセッサの発生信号Ａのオン設定と
判定信号Ｂのオン・チエ７り（プロセッサの発生信号人
のオフ設定と判定信号Ｂのオフ・チェフクも同じ）をＢ
ＯＣ命令のみで処理できる。従って第１表と第２表とを
比較すれば明らかなように、本発明は従来のプロセッサ
に比べて１／３の命令ステップ数で処理でき、信号の高
速処理が可能となるのである。 〔発明の効果〕 本発明は上記のように命令形式として命令コードとオペ
ランドとコントロールデータとの組み合わせを採用し、
命令コードとオペランドは命令実行部において、またコ
ントロールデータはシーケンサ部においてそれぞれ並行
して処理を実行し、シーケンサ部はコントロールデータ
に従って命令の実行とは無関係に信号の発生処理を行う
ように構成したから、少ない命令ステップ数で済み、信
号の高速処理を行なえる優れた効果がある。
第１図は本発明に係る複合プロセッサの一実施例を示す
回路ブロック図、第２図はその命令形式を示す説明図で
ある。 １０・・・制御記憶部、１２・・・命令読出しレジスタ
、１４・・・制御記憶ポインタ部、１６・・・命令実行
部、１８・・・シーケンサ部。 特許出願人 いわき電子株式会社 第１図 入力信号 出力信号 ｔｇｚ図
回路ブロック図、第２図はその命令形式を示す説明図で
ある。 １０・・・制御記憶部、１２・・・命令読出しレジスタ
、１４・・・制御記憶ポインタ部、１６・・・命令実行
部、１８・・・シーケンサ部。 特許出願人 いわき電子株式会社 第１図 入力信号 出力信号 ｔｇｚ図
Claims (1)
- １、命令を格納する制御記憶部と、読み出した命令を一
時記憶する命令読出しレジスタと、前記制御記憶部のア
ドレスを制御する制御記憶ポインタ部と、命令を実行す
る命令実行部と、命令中に存在するコントロールデータ
をシーケンス処理するシーケンサ部とを具備し、命令読
出しレジスタでラッチした命令のうち命令コードとオペ
ランドを命令実行部へ、コントロールデータをシーケン
サ部へ分けて送り各々並行して処理を実行し、シーケン
サ部はコントロールデータに従って命令の実行とは無関
係に信号の発生処理を行うことを特徴とする複合プロセ
ッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP107589A JPH02181802A (ja) | 1989-01-06 | 1989-01-06 | 複合プロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP107589A JPH02181802A (ja) | 1989-01-06 | 1989-01-06 | 複合プロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181802A true JPH02181802A (ja) | 1990-07-16 |
Family
ID=11491387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP107589A Pending JPH02181802A (ja) | 1989-01-06 | 1989-01-06 | 複合プロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181802A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5786903A (en) * | 1980-11-19 | 1982-05-31 | Fujitsu Ltd | Sequence control system |
| JPS5916006A (ja) * | 1982-07-16 | 1984-01-27 | Ckd Corp | 高入力応答性シ−ケンサの制御方法 |
-
1989
- 1989-01-06 JP JP107589A patent/JPH02181802A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5786903A (en) * | 1980-11-19 | 1982-05-31 | Fujitsu Ltd | Sequence control system |
| JPS5916006A (ja) * | 1982-07-16 | 1984-01-27 | Ckd Corp | 高入力応答性シ−ケンサの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0219203B1 (en) | Computer control providing single-cycle branching | |
| EP0213842B1 (en) | Mechanism for performing data references to storage in parallel with instruction execution on a reduced instruction-set processor | |
| KR100254007B1 (ko) | 2개의 명령을 동시에 실행할 수 있는 데이타프로세서 | |
| US5696709A (en) | Program controlled rounding modes | |
| JPS6313215B2 (ja) | ||
| JPH1165839A (ja) | プロセッサの命令制御機構 | |
| EP0297943B1 (en) | Microcode reading control system | |
| US4773035A (en) | Pipelined data processing system utilizing ideal floating point execution condition detection | |
| EP0193654A2 (en) | Data-processing apparatus fetching operands from independently accessible memories | |
| JPS6124729B2 (ja) | ||
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JP2538053B2 (ja) | 制御装置 | |
| JPH02181802A (ja) | 複合プロセッサ | |
| US6249858B1 (en) | Information processing apparatus having a CPU and an auxiliary arithmetic unit for achieving high-speed operation | |
| CA1155231A (en) | Pipelined digital processor arranged for conditional operation | |
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| US4812974A (en) | Data processing apparatus for processing list vector instructions | |
| JP2510691B2 (ja) | 演算処理方法 | |
| JP2778583B2 (ja) | 低消費電力マイクロプロセッサ | |
| KR880000817B1 (ko) | 데이터 처리장치 및 그 방법 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JPH113225A (ja) | 情報処理装置 | |
| JPH0991118A (ja) | 浮動小数点演算装置 | |
| KR100388943B1 (ko) | 디지털 신호 처리 프로세서의 즉시 데이터 처리 장치 |