JPH02182009A - バッファ増幅回路 - Google Patents
バッファ増幅回路Info
- Publication number
- JPH02182009A JPH02182009A JP118289A JP118289A JPH02182009A JP H02182009 A JPH02182009 A JP H02182009A JP 118289 A JP118289 A JP 118289A JP 118289 A JP118289 A JP 118289A JP H02182009 A JPH02182009 A JP H02182009A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- follower circuit
- collector
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は歪が小さく、かつ動作速度の速いバッファ増
幅回路に関するものである。
幅回路に関するものである。
（従来の技術）
従来のホロワ回路の場合には、入力端子に大振幅の電圧
が印加された場合、ベース・コレクタ間（またはゲート
・ドレイン間）の接合容量値の電圧依存性により、高調
波歪を発生するとともに、その容量値により信号帯域が
制限されるという問題があった。
が印加された場合、ベース・コレクタ間（またはゲート
・ドレイン間）の接合容量値の電圧依存性により、高調
波歪を発生するとともに、その容量値により信号帯域が
制限されるという問題があった。
この問題は、上記ホロワ回路で発生する高調波歪が全体
回路の性能に影響を及ぼすような゛技術分野、すなわち
多数のホロワ回路が入力端子に並列に接続される並列型
Ａ／Ｄ変換器、またはホロワ回路を主体に構成したサン
プル・ホールド回路において特に顕著であった。
回路の性能に影響を及ぼすような゛技術分野、すなわち
多数のホロワ回路が入力端子に並列に接続される並列型
Ａ／Ｄ変換器、またはホロワ回路を主体に構成したサン
プル・ホールド回路において特に顕著であった。
第１４図に従来のＮビットの並列型Ａ／Ｄ変換器を示す
。この図で１０は並列型Ａ／Ｄ変換器入力端子、１１は
ノード、１２〜１′４はトランジスタ、１５〜１７は定
電流源、３６は電圧源、３７は入力端子、この場合、入
力端子１０に２Ｎ個のエミッタホロワ回路が並列に接続
される。
。この図で１０は並列型Ａ／Ｄ変換器入力端子、１１は
ノード、１２〜１′４はトランジスタ、１５〜１７は定
電流源、３６は電圧源、３７は入力端子、この場合、入
力端子１０に２Ｎ個のエミッタホロワ回路が並列に接続
される。
第１５図は、サンプルホールド回路の出力バッファアン
プとして用いられている第２の従来回路である。この図
で、１００は入力端子、１０２〜１０７はトランジスタ
、１０８は電圧源、１０９は電流源、１２４，１２５は
ノードである。
プとして用いられている第２の従来回路である。この図
で、１００は入力端子、１０２〜１０７はトランジスタ
、１０８は電圧源、１０９は電流源、１２４，１２５は
ノードである。
第１６図は、サンプルホールド回路の出力バッファアン
プとして用いられている第３の従来回路である。この図
で、５ｏは入力端子、５１．５２はトランジスタ、５３
．５４は電流源、５５は電圧源、５６は出力端子である
。
プとして用いられている第３の従来回路である。この図
で、５ｏは入力端子、５１．５２はトランジスタ、５３
．５４は電流源、５５は電圧源、５６は出力端子である
。
上記第１４図の従来回路においては、入力端子１０にお
けるベース・コレクタ間接合容量値は非常に大きな値と
なり、これに起因する高調波歪の発生ならびに信号帯域
の劣化が並列型Ａ／Ｄ変換器の高速動作時のダイナミッ
ク精度の主な劣化要因の１つとなっていた。この並列型
Ａ／Ｄ変換器の大きな人力容量を駆動するために、第１
４図に示すトランジスタ３８と電流源３９で構成される
エミッタホロワ回路が用いられてきた。しかし、この場
合にも、端子１ｏにおける高調波歪を低減するためには
トランジスタ３日の電流値を非常に大きくする必要があ
り、それに伴なってトランジスタ３８のサイズ、すなわ
ち接合容量が大きくなり、新たな歪劣化要因をもたらす
という問題があった。
けるベース・コレクタ間接合容量値は非常に大きな値と
なり、これに起因する高調波歪の発生ならびに信号帯域
の劣化が並列型Ａ／Ｄ変換器の高速動作時のダイナミッ
ク精度の主な劣化要因の１つとなっていた。この並列型
Ａ／Ｄ変換器の大きな人力容量を駆動するために、第１
４図に示すトランジスタ３８と電流源３９で構成される
エミッタホロワ回路が用いられてきた。しかし、この場
合にも、端子１ｏにおける高調波歪を低減するためには
トランジスタ３日の電流値を非常に大きくする必要があ
り、それに伴なってトランジスタ３８のサイズ、すなわ
ち接合容量が大きくなり、新たな歪劣化要因をもたらす
という問題があった。
また、第１５図の従来回路においては、サンプル時に入
力端子１ｏ○に２Ｖｐｐ程度の振幅の大きい信号が人力
されるため、第１４図に示した従来回路の場合と同様、
トランジスタ１０２および１０５のベース・コレクタ間
接合容量値の電圧依存性により高調波歪を発生するとと
もに信号帯域を制限するという問題点があった。
力端子１ｏ○に２Ｖｐｐ程度の振幅の大きい信号が人力
されるため、第１４図に示した従来回路の場合と同様、
トランジスタ１０２および１０５のベース・コレクタ間
接合容量値の電圧依存性により高調波歪を発生するとと
もに信号帯域を制限するという問題点があった。
さらに、第１６図の従来回路は、サンプルホールド回路
の出力バッファアンプとして用いられている第３の従来
回路である。この回路において、サンプル時には入力端
子５ｏに振幅の大きい信号が人力されるため、第１４図
に示した従来回路の場合と同様、トランジスタ５１およ
び５２のベース・コレクタ間接合容量値の電圧依存性に
より高調波歪を発生するとともに、信号帯域を制限する
という問題があった。
の出力バッファアンプとして用いられている第３の従来
回路である。この回路において、サンプル時には入力端
子５ｏに振幅の大きい信号が人力されるため、第１４図
に示した従来回路の場合と同様、トランジスタ５１およ
び５２のベース・コレクタ間接合容量値の電圧依存性に
より高調波歪を発生するとともに、信号帯域を制限する
という問題があった。
この発明の目的は、接合容量値を等価的にゼロにし、上
記接合容量値の電圧依存性に伴なう高調波歪の大幅な低
減と信号帯域の向上を図ることにある。
記接合容量値の電圧依存性に伴なう高調波歪の大幅な低
減と信号帯域の向上を図ることにある。
この発明にかかるバッファ増幅回路は、第１のホロワ回
路の入力端子の電圧変化と同じ振幅で位相の等しい補償
電圧を発生するための第１のホロワ回路の入力端子また
は出力端子に接続された第２のホロワ回路、および補償
電圧を第１のホロワ回路のコレクタまたはドレイン端子
に供給する手段とを有するものである。
路の入力端子の電圧変化と同じ振幅で位相の等しい補償
電圧を発生するための第１のホロワ回路の入力端子また
は出力端子に接続された第２のホロワ回路、および補償
電圧を第１のホロワ回路のコレクタまたはドレイン端子
に供給する手段とを有するものである。
また、ＩＣ基板より分離されたｎ−ウェルまたはｐ−ウ
ェル内に形成されたトランジスタまたはダイオードにお
いて、ｎ−ウェルまたはｐ−ウェルに隣接するｒｃ基板
以外の電位変化をホロワ回路で検出し、その電位変化を
ｎ−ウェルまたはｐ−ウェルに供給する手段を有するも
のである。
ェル内に形成されたトランジスタまたはダイオードにお
いて、ｎ−ウェルまたはｐ−ウェルに隣接するｒｃ基板
以外の電位変化をホロワ回路で検出し、その電位変化を
ｎ−ウェルまたはｐ−ウェルに供給する手段を有するも
のである。
この発明においては、第２のホロワ回路によって第１の
ホロワ回路の入力端子の電圧変化と同じ振幅で位相の等
しい補償電圧が発生され、この補償電圧が第１のホロワ
回路のコレクタまたはドレイン端子に供給され、ベース
・コレクタ間またはゲート・トレイン間のバイアス電圧
を一定に保ち、接合容量値を等価的にゼロにする。
ホロワ回路の入力端子の電圧変化と同じ振幅で位相の等
しい補償電圧が発生され、この補償電圧が第１のホロワ
回路のコレクタまたはドレイン端子に供給され、ベース
・コレクタ間またはゲート・トレイン間のバイアス電圧
を一定に保ち、接合容量値を等価的にゼロにする。
また、ｎ−ウェルまたはｐ−ウェルに隣接するＩＣ基板
以外の電位変化をホロワ回路で検出し、その電位変化を
ｎ−ウェルまたはｐ−ウェルに供給することにより接合
容量値を等価的にゼロにする。
以外の電位変化をホロワ回路で検出し、その電位変化を
ｎ−ウェルまたはｐ−ウェルに供給することにより接合
容量値を等価的にゼロにする。
第１図は、第１４図に示す従来の並列型ＮビットＡ／Ｄ
変換器にこの発明を適用した第１の実施例である。この
図で、１〜４はトランジスタ、５は電流源、６〜８は抵
抗体、２０は入力端子、２１はノード、２２．２３は電
圧源である。並列型Ａ／Ｄ変換器１８の入力端子１０の
電圧変化をトランジスタ２からなるエミッタホロワ回路
で検出し、抵抗体６で電圧電流変換し、この電流をトラ
ンジスタ３を介して抵抗体８に供給し、抵抗体８で電流
電圧変換して補償電圧を発生し、トランジスタ４を介し
て並列型Ａ／Ｄ変換器を構成するエミッタホロワ回路の
コレクタ端子１１に同相で供給している。この時、抵抗
体６と抵抗体８の値を等しく設定することにより、並列
型Ａ／Ｄ変換器１８の入力部のエミッタホロワ回路のベ
ース端子つまり入力端子１ｏとコレクタ端子１１の電圧
変化が等しくなり、ベース・コレクタ間接合容量値を等
価的にゼロにできる。さらに同じ目的のため、トランジ
スタ１のコレクタ端子もコレクタ端子１１に接続してい
る。従来の８ビツトＡ／ＤＩ換器にこの発明を適用する
ことにより、第１４図に示すトランジスタ３８のエミッ
タホロワ回路を用いた従来技術に比べ、入力端子１０に
おける高調波歪を入力信号周波数２００ＭＨｚ時におい
て、約２５分の１以下に低減できることを回路シュミレ
ーションにより確認した。
変換器にこの発明を適用した第１の実施例である。この
図で、１〜４はトランジスタ、５は電流源、６〜８は抵
抗体、２０は入力端子、２１はノード、２２．２３は電
圧源である。並列型Ａ／Ｄ変換器１８の入力端子１０の
電圧変化をトランジスタ２からなるエミッタホロワ回路
で検出し、抵抗体６で電圧電流変換し、この電流をトラ
ンジスタ３を介して抵抗体８に供給し、抵抗体８で電流
電圧変換して補償電圧を発生し、トランジスタ４を介し
て並列型Ａ／Ｄ変換器を構成するエミッタホロワ回路の
コレクタ端子１１に同相で供給している。この時、抵抗
体６と抵抗体８の値を等しく設定することにより、並列
型Ａ／Ｄ変換器１８の入力部のエミッタホロワ回路のベ
ース端子つまり入力端子１ｏとコレクタ端子１１の電圧
変化が等しくなり、ベース・コレクタ間接合容量値を等
価的にゼロにできる。さらに同じ目的のため、トランジ
スタ１のコレクタ端子もコレクタ端子１１に接続してい
る。従来の８ビツトＡ／ＤＩ換器にこの発明を適用する
ことにより、第１４図に示すトランジスタ３８のエミッ
タホロワ回路を用いた従来技術に比べ、入力端子１０に
おける高調波歪を入力信号周波数２００ＭＨｚ時におい
て、約２５分の１以下に低減できることを回路シュミレ
ーションにより確認した。
第２図はこの発明の第２の実施例で、従来の並列型Ａ／
Ｄ変換器にこの発明を適用した例である。第１の実施例
と同様、並列型Ａ／Ｄ変換器１８の入力端子１０の電圧
変化をトランジスタ２で検出し、電圧電流変換した後、
トランジスタ４４と４５および抵抗体４２と４３で構成
されるカレントミラー回路およびトランジスタ４７を介
して、抵抗体８で電流・電圧変換して補償電圧を発生す
る。この時、抵抗体４１，４２，４３゜４６．４８およ
び８の値をそれぞれＲ４１１Ｒ４２＋Ｒ４３，Ｒ４６１
Ｒ４１１およびＲ８とするとＲ４２・Ｒ４ａ・Ｒａ −
（Ｒ４１＋Ｒ４２） ・Ｒ４ｓ・Ｒ４ａとなるように
、抵抗体８の抵抗値を設定することにより、振幅と位相
が入力端子と等しい補償電圧を発生することができる。
Ｄ変換器にこの発明を適用した例である。第１の実施例
と同様、並列型Ａ／Ｄ変換器１８の入力端子１０の電圧
変化をトランジスタ２で検出し、電圧電流変換した後、
トランジスタ４４と４５および抵抗体４２と４３で構成
されるカレントミラー回路およびトランジスタ４７を介
して、抵抗体８で電流・電圧変換して補償電圧を発生す
る。この時、抵抗体４１，４２，４３゜４６．４８およ
び８の値をそれぞれＲ４１１Ｒ４２＋Ｒ４３，Ｒ４６１
Ｒ４１１およびＲ８とするとＲ４２・Ｒ４ａ・Ｒａ −
（Ｒ４１＋Ｒ４２） ・Ｒ４ｓ・Ｒ４ａとなるように
、抵抗体８の抵抗値を設定することにより、振幅と位相
が入力端子と等しい補償電圧を発生することができる。
第３図はこの発明の第３の実施例で、第１４図に示す従
来の並列型Ａ／Ｄ変換器１８にこの発明を適用した例で
ある。並列型Ａ／Ｄ変換器１日の入力端子１０の電圧変
化をＰＮＰ型のトランジスタ２３で構成するエミッタホ
ロワ回路で検出し、ダイオード２４．２５でレベルシフ
トを行いトランジスタ４を介して、並列型Ａ／Ｄ変換器
１８を構成するエミッタホロワ回路のコレクタ端子１１
に同相で供給している。さらに同じ目的のため、トラン
ジスタ１のコレクタ端子にも同じ電圧を供給している。
来の並列型Ａ／Ｄ変換器１８にこの発明を適用した例で
ある。並列型Ａ／Ｄ変換器１日の入力端子１０の電圧変
化をＰＮＰ型のトランジスタ２３で構成するエミッタホ
ロワ回路で検出し、ダイオード２４．２５でレベルシフ
トを行いトランジスタ４を介して、並列型Ａ／Ｄ変換器
１８を構成するエミッタホロワ回路のコレクタ端子１１
に同相で供給している。さらに同じ目的のため、トラン
ジスタ１のコレクタ端子にも同じ電圧を供給している。
第４図はこの発明の第４の実施例で、第３図に示す第３
の実施例において、補償電圧を発生するためのエミッタ
ホロワ回路用のトランジスタ２３のベース・コレクタ間
接合容量の電圧依存性により新たに発生する高調波歪を
低減するために、さらにこの発明を適用した例である。
の実施例において、補償電圧を発生するためのエミッタ
ホロワ回路用のトランジスタ２３のベース・コレクタ間
接合容量の電圧依存性により新たに発生する高調波歪を
低減するために、さらにこの発明を適用した例である。
同図において、トランジスタ２３のベースの電圧変化を
トランジスタ２９で検出し、ダイオード３０、トランジ
スタ３１を介してトランジスタ２３のコレクタ端子３４
に同相で供給している。
トランジスタ２９で検出し、ダイオード３０、トランジ
スタ３１を介してトランジスタ２３のコレクタ端子３４
に同相で供給している。
第５図はこの発明の第５の実施例で、第３図に示す第３
の実施例において、補償電圧を発生するためのエミッタ
ホロワ回路用のトランジスタ２３のベース・コレクタ間
接合容量の電圧依存性により新たに発生する高調波歪を
低減するために、並列型Ａ／Ｄ変換器１８の入力端子１
０とトランジスタ２３のベース端子の間に、バッファ回
路としてトランジスタ２３，３５．抵抗体３６よりなる
エミッタホロワ回路を用いた例である。
の実施例において、補償電圧を発生するためのエミッタ
ホロワ回路用のトランジスタ２３のベース・コレクタ間
接合容量の電圧依存性により新たに発生する高調波歪を
低減するために、並列型Ａ／Ｄ変換器１８の入力端子１
０とトランジスタ２３のベース端子の間に、バッファ回
路としてトランジスタ２３，３５．抵抗体３６よりなる
エミッタホロワ回路を用いた例である。
第６図はこの発明の第６の実施例を示すもので、第１図
に示す第１の実施例において、並列型Ａ／Ｄ変換器１８
を構成するトランジスタ１２〜１４の各コレクタ端子に
補償電圧を供給するためのトランジスタ４をエミッタホ
ロワの数（２Ｎ個）に分割し、トランジスタ３００〜３
０２として各エミッタホロワに１個ずつ分配したもので
ある。なお、３０３は端子、３０４は電圧源である。こ
の目的は、並列型Ａ／Ｄ変換Ｌ Ｓ Ｉのパターンレイ
アウトにおいて、トランジスタ１２〜１４のコレクタ端
子に流れる電流は、ベース端子に流れる電流のｈｒ−（
各トランジスタの電流増幅率）倍と大きいため、配線パ
ターン幅も広くなり、パターンの寄生容量が大きくリン
ギングが生じる可能性があるため上記構造とし、トラン
ジスタ３００〜３０２のトランジスタ１２〜１４の直近
にレイアウトすることによりこの問題を解決することに
ある。各トランジスタのべ、−ス抵抗の挿入がリンギン
グの低減に有効なのは、従来技術と同様である。
に示す第１の実施例において、並列型Ａ／Ｄ変換器１８
を構成するトランジスタ１２〜１４の各コレクタ端子に
補償電圧を供給するためのトランジスタ４をエミッタホ
ロワの数（２Ｎ個）に分割し、トランジスタ３００〜３
０２として各エミッタホロワに１個ずつ分配したもので
ある。なお、３０３は端子、３０４は電圧源である。こ
の目的は、並列型Ａ／Ｄ変換Ｌ Ｓ Ｉのパターンレイ
アウトにおいて、トランジスタ１２〜１４のコレクタ端
子に流れる電流は、ベース端子に流れる電流のｈｒ−（
各トランジスタの電流増幅率）倍と大きいため、配線パ
ターン幅も広くなり、パターンの寄生容量が大きくリン
ギングが生じる可能性があるため上記構造とし、トラン
ジスタ３００〜３０２のトランジスタ１２〜１４の直近
にレイアウトすることによりこの問題を解決することに
ある。各トランジスタのべ、−ス抵抗の挿入がリンギン
グの低減に有効なのは、従来技術と同様である。
第７図はこの発明の第７の実施例を示すもので、第６図
における端子３０３の駆動用として、さらにトランジス
タ３０５を付加したものである。第２図〜第５図に示す
他の実施例についても第６図、第７図と同様の技術が適
用できる。
における端子３０３の駆動用として、さらにトランジス
タ３０５を付加したものである。第２図〜第５図に示す
他の実施例についても第６図、第７図と同様の技術が適
用できる。
第８図は、この発明の第８の実施例を示すもので、第１
５図に示す従来回路にこの発明を適用した例である。入
力端子１００の電圧変化をエミッタホロワ回路１０２，
１０８で検出し、トランジスタ１１４を介して端子１１
５に供給している。
５図に示す従来回路にこの発明を適用した例である。入
力端子１００の電圧変化をエミッタホロワ回路１０２，
１０８で検出し、トランジスタ１１４を介して端子１１
５に供給している。
端子１１５と端子１２４の電位差および端子１１５と１
２５の電位差は常に一定であるため、この構成によりト
ランジスタ１０２および１０５のベース・コレクタ間電
圧値が常に一定に保たれるため、これらのベース・コレ
クタ間接合容量が等価的にゼロとなり、高調波歪の低減
と入力帯域の改善が可能である。さらに、トランジスタ
１０２〜１０５のバイアス電圧が常に一定に保たれるた
め、ドループのバイアス依存性を低減することも可能で
ある。
２５の電位差は常に一定であるため、この構成によりト
ランジスタ１０２および１０５のベース・コレクタ間電
圧値が常に一定に保たれるため、これらのベース・コレ
クタ間接合容量が等価的にゼロとなり、高調波歪の低減
と入力帯域の改善が可能である。さらに、トランジスタ
１０２〜１０５のバイアス電圧が常に一定に保たれるた
め、ドループのバイアス依存性を低減することも可能で
ある。
第９図はこの発明の第９の実施例を示すもので、第１５
図に示す従来回路にこの発明を適用した例である。この
回路は、第８図に示す第８の実施例においてトランジス
タ１０８のベース・コレクタ間接合容量により発生する
高調波歪を低減するためにこの発明を適用した実施例で
ある。トランジスタ１０８のベース電位をエミッタホロ
ワ回路１１９で検出し、トランジスタ１２１を介してト
ランジスタ１０８のコレクタ端子１２２に供給している
。
図に示す従来回路にこの発明を適用した例である。この
回路は、第８図に示す第８の実施例においてトランジス
タ１０８のベース・コレクタ間接合容量により発生する
高調波歪を低減するためにこの発明を適用した実施例で
ある。トランジスタ１０８のベース電位をエミッタホロ
ワ回路１１９で検出し、トランジスタ１２１を介してト
ランジスタ１０８のコレクタ端子１２２に供給している
。
第１０図はこの発明の第１０の実施例を示すもので、第
１６図に示す従来回路にこの発明を適用した例である。
１６図に示す従来回路にこの発明を適用した例である。
入力端子５０の電圧変化をそれぞれエミッタホロワ回路
５７と６３で検出し、トランジスタ６０および６６を介
してトランジスタ５１のコレクタ端子６１とトランジス
タ５２のコレクタ端子６７に供給している。さらに、ト
ランジスタ５１．５２のバイアス電圧が常に一定に保た
れているため、ドループのバイアス依存性を低減するこ
とも可能である。
５７と６３で検出し、トランジスタ６０および６６を介
してトランジスタ５１のコレクタ端子６１とトランジス
タ５２のコレクタ端子６７に供給している。さらに、ト
ランジスタ５１．５２のバイアス電圧が常に一定に保た
れているため、ドループのバイアス依存性を低減するこ
とも可能である。
第１１図はこの発明の第１１の実施例を示すもので、第
１０図に示すトランジスタ５７および６３のベース・コ
レクタ間接合容量を等価的にゼ旧とするためにこの発明
を適用した例である。トランジスタ５７およびトランジ
スタ６３のコレクタ端子をそれぞれ端子６７および６１
に接続することによりこれを実現している。
１０図に示すトランジスタ５７および６３のベース・コ
レクタ間接合容量を等価的にゼ旧とするためにこの発明
を適用した例である。トランジスタ５７およびトランジ
スタ６３のコレクタ端子をそれぞれ端子６７および６１
に接続することによりこれを実現している。
第１２図はこの発明の第１２の実施例を示すもので、ダ
イオードブリッジをスイッチとして用いた従来のサンプ
ルホールド回路にこの発明を適用した場合の例である。
イオードブリッジをスイッチとして用いた従来のサンプ
ルホールド回路にこの発明を適用した場合の例である。
入力端子１５０に２Ｖｐｐ程度の大振幅のアナログ信号
が人力されるため、ダイオードブリッジとして用いてい
るＰＮＰトランジスタのコレクタ基板間容量値の電圧依
存性により高調波歪を発生する。入力端子１５０と同電
位の出力端子１５８の電圧値をバッファアンプ１６０、
トランジスタ１６２，１６５を介してｎ−ウェル構造を
有するつまり、ｐ形の基板にｎ−ウェルを作成し、この
ｎ−ウェル中にｐ層、ｎ層、ｐ層からなるコレクタ、ベ
ース、エミッタからなるＰＮＰ形のトランジスタ１５１
〜１５６の各ｎ−ウェルに供給することにより、ｎ−ウ
ェルとトランジスタの各端子間の電位差を常に一定に保
ち、上記高調波歪を低減することが可能である。このｎ
−ウェルとＩＣチップのｐ基板間の容量値も電圧依存性
を有するが、この容量はトランジスタ１６５によって駆
動され、また、信号のメインバスに入っていないため、
歪特性にはほとんど影響を及ぼさない。以上、ｎ−ウェ
ルを有するＰＮＰトランジスタをブリッジに用いた場合
について説明したが、ｐ−ウェルを有するＮＰＮトラン
ジスタまたはウェルの中に形成されたダイオードに対し
ても同様に適用することが可能である。なお、１５７は
ｎ−ウェル、１６３，１６４はダイオード、１６６．１
６８，１６９，１７１は電流源、１６７は電圧源、１７
０はスイッチである。
が人力されるため、ダイオードブリッジとして用いてい
るＰＮＰトランジスタのコレクタ基板間容量値の電圧依
存性により高調波歪を発生する。入力端子１５０と同電
位の出力端子１５８の電圧値をバッファアンプ１６０、
トランジスタ１６２，１６５を介してｎ−ウェル構造を
有するつまり、ｐ形の基板にｎ−ウェルを作成し、この
ｎ−ウェル中にｐ層、ｎ層、ｐ層からなるコレクタ、ベ
ース、エミッタからなるＰＮＰ形のトランジスタ１５１
〜１５６の各ｎ−ウェルに供給することにより、ｎ−ウ
ェルとトランジスタの各端子間の電位差を常に一定に保
ち、上記高調波歪を低減することが可能である。このｎ
−ウェルとＩＣチップのｐ基板間の容量値も電圧依存性
を有するが、この容量はトランジスタ１６５によって駆
動され、また、信号のメインバスに入っていないため、
歪特性にはほとんど影響を及ぼさない。以上、ｎ−ウェ
ルを有するＰＮＰトランジスタをブリッジに用いた場合
について説明したが、ｐ−ウェルを有するＮＰＮトラン
ジスタまたはウェルの中に形成されたダイオードに対し
ても同様に適用することが可能である。なお、１５７は
ｎ−ウェル、１６３，１６４はダイオード、１６６．１
６８，１６９，１７１は電流源、１６７は電圧源、１７
０はスイッチである。
第１３図はこの発明の第１３の実施例を示すもので、ｎ
−ウェルを有するＰＮＰ）−ランジスタを主体に構成し
た従来の差動増幅器において、ＰＮＰトランジスタのコ
レクタ・ｎ−ウェル基板間の接合容量に起因する高調波
歪の発生と、周波数帯域の劣化を低減するために、この
発明を適用した実施例である。同図のように、トランジ
スタ２０８．２０９のコレクタ電圧をそれぞれトランジ
スタ２１２，２１３で検出し、それぞれのｎ−ウェル端
子２０４，２０５に供給している。それぞれのトランジ
スタのｎ−ウェル基板とＩＣチップのｐ基板間の接合容
量はトランジスタ２１２，２１３で構成されているエミ
ッタホロワ回路で駆動される。
−ウェルを有するＰＮＰ）−ランジスタを主体に構成し
た従来の差動増幅器において、ＰＮＰトランジスタのコ
レクタ・ｎ−ウェル基板間の接合容量に起因する高調波
歪の発生と、周波数帯域の劣化を低減するために、この
発明を適用した実施例である。同図のように、トランジ
スタ２０８．２０９のコレクタ電圧をそれぞれトランジ
スタ２１２，２１３で検出し、それぞれのｎ−ウェル端
子２０４，２０５に供給している。それぞれのトランジ
スタのｎ−ウェル基板とＩＣチップのｐ基板間の接合容
量はトランジスタ２１２，２１３で構成されているエミ
ッタホロワ回路で駆動される。
この発明は以上説明したように、第１のホロワ回路の入
力端子の電圧変化と同じ振幅で位相の等しい補償電圧を
発生するための第１のホロワ回路の入力端子または出力
端子に接続された第２のホロワ回路、および補償電圧を
第１のホロワ回路のコレクタまたはドレイン端子に供給
する手段とを有するものであり、また、ＩＣ基板より分
離されたｎ−ウェルまたはｐ−ウェル内に形成されたト
ランジスタまたはダイオードにおいて、ｎ−ウェルまた
はｐ−ウェルに隣接するＩＣ基板以外のｐ層またはｎＦ
Ｊの電位変化と同じ振幅で位相の等しい補償電圧を発生
するための前記ｐ層またはｎ層に接続されたホロワ回路
および前記補償電圧を前記ｎ−ウェルまたはｐ−ウェル
に供給する手段を有するので、エミッタホロワまたはソ
ースホロワ回路を用いて構成する従来のバッファ増幅回
路にこの発明を適用することにより、高調波歪と信号帯
域を大幅に改善することができる利点がある。
力端子の電圧変化と同じ振幅で位相の等しい補償電圧を
発生するための第１のホロワ回路の入力端子または出力
端子に接続された第２のホロワ回路、および補償電圧を
第１のホロワ回路のコレクタまたはドレイン端子に供給
する手段とを有するものであり、また、ＩＣ基板より分
離されたｎ−ウェルまたはｐ−ウェル内に形成されたト
ランジスタまたはダイオードにおいて、ｎ−ウェルまた
はｐ−ウェルに隣接するＩＣ基板以外のｐ層またはｎＦ
Ｊの電位変化と同じ振幅で位相の等しい補償電圧を発生
するための前記ｐ層またはｎ層に接続されたホロワ回路
および前記補償電圧を前記ｎ−ウェルまたはｐ−ウェル
に供給する手段を有するので、エミッタホロワまたはソ
ースホロワ回路を用いて構成する従来のバッファ増幅回
路にこの発明を適用することにより、高調波歪と信号帯
域を大幅に改善することができる利点がある。
第１図〜第１３図はこの発明の第１〜第３の実施例を示
す回路図、第１４図〜第１６図は従来のバッファ回路の
例をそれぞれ示す回路図である。 図中、１〜４．１２〜１４はトランジスタ、５．１５〜
１７は定流源、７．８は抵抗体、１０は入力端子、１１
はコレクタ端子、１８は並列型Ａ／Ｄ変換器、２０は入
力端子、２１は端子、２２．２３は電圧源、１５０は入
力端子、１５１〜１５６．１６２，１６５はトランジス
タ、１６３〜１６４はダイオード、１６６．１６８，１
６９．１７１は電流源、１６７は電圧源である。 第１図 第 図 第 図 第 図 第 図 Ｂ 第 図 第 図 第 図 第 ］Ｏ 図 第 図 １６６、ｌｅ）ろ、１０テ、１１１ 電１瀝１６７
電麿濾 第 図 第 図
す回路図、第１４図〜第１６図は従来のバッファ回路の
例をそれぞれ示す回路図である。 図中、１〜４．１２〜１４はトランジスタ、５．１５〜
１７は定流源、７．８は抵抗体、１０は入力端子、１１
はコレクタ端子、１８は並列型Ａ／Ｄ変換器、２０は入
力端子、２１は端子、２２．２３は電圧源、１５０は入
力端子、１５１〜１５６．１６２，１６５はトランジス
タ、１６３〜１６４はダイオード、１６６．１６８，１
６９．１７１は電流源、１６７は電圧源である。 第１図 第 図 第 図 第 図 第 図 Ｂ 第 図 第 図 第 図 第 ］Ｏ 図 第 図 １６６、ｌｅ）ろ、１０テ、１１１ 電１瀝１６７
電麿濾 第 図 第 図
Claims (2)
- （１）第１のホロワ回路の入力端子の電圧変化と同じ振
幅で位相の等しい補償電圧を発生するための前記第１の
ホロワ回路の入力端子または出力端子に接続された第２
のホロワ回路、および前記補償電圧を前記第１のホロワ
回路のコレクタまたはドレイン端子に供給する手段とを
有することを特徴とするバッファ増幅回路。 - （２）ＩＣ基板より分離されたｎ−ウェルまたはｐ−ウ
ェル内に形成されたトランジスタまたはダイオードにお
いて、ｎ−ウェルまたはｐ−ウェルに隣接するＩＣ基板
以外のｐ層またはｎ層の電位変化と同じ振幅で位相の等
しい補償電圧を発生するための前記ｐ層またはｎ層に接
続されたホロワ回路および前記補償電圧を前記ｎ−ウェ
ルまたはｐ−ウェルに供給する手段を有するバッファ増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP118289A JPH02182009A (ja) | 1989-01-09 | 1989-01-09 | バッファ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP118289A JPH02182009A (ja) | 1989-01-09 | 1989-01-09 | バッファ増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02182009A true JPH02182009A (ja) | 1990-07-16 |
Family
ID=11494312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP118289A Pending JPH02182009A (ja) | 1989-01-09 | 1989-01-09 | バッファ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02182009A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088587A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
| JP2013126129A (ja) * | 2011-12-15 | 2013-06-24 | Mitsubishi Electric Corp | 増幅器及び多段増幅器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130906A (ja) * | 1983-12-19 | 1985-07-12 | Pioneer Electronic Corp | ソ−スフオロワ回路 |
| JPS60136405A (ja) * | 1983-12-24 | 1985-07-19 | Pioneer Electronic Corp | ソ−スフオロワ回路 |
-
1989
- 1989-01-09 JP JP118289A patent/JPH02182009A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130906A (ja) * | 1983-12-19 | 1985-07-12 | Pioneer Electronic Corp | ソ−スフオロワ回路 |
| JPS60136405A (ja) * | 1983-12-24 | 1985-07-19 | Pioneer Electronic Corp | ソ−スフオロワ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088587A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
| JP2013126129A (ja) * | 2011-12-15 | 2013-06-24 | Mitsubishi Electric Corp | 増幅器及び多段増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5389840A (en) | Complementary analog multiplier circuits with differential ground referenced outputs and switching capability | |
| JPS61226817A (ja) | 温度補償能動抵抗器 | |
| JPS63114410A (ja) | データ整形回路 | |
| JPH01230110A (ja) | 電流発生器 | |
| JPH02182009A (ja) | バッファ増幅回路 | |
| JPH0828625B2 (ja) | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 | |
| US5867056A (en) | Voltage reference support circuit | |
| JP3403242B2 (ja) | 電圧ホロワ回路 | |
| US4366445A (en) | Floating NPN current mirror | |
| US20020084806A1 (en) | Low voltage bipolar logic and gate device | |
| US4499429A (en) | Variable gain control circuit | |
| US20020014911A1 (en) | Semiconductor integrated circuit | |
| JPH04208702A (ja) | 周波数変換回路 | |
| SU1741252A1 (ru) | Двухтактный усилитель | |
| JP3103104B2 (ja) | バッファ回路 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JP3980337B2 (ja) | トラックホールド回路 | |
| JP2782350B2 (ja) | 低歪電流源 | |
| JP3217940B2 (ja) | Ｅｃｌ−ｔｔｌ変換回路 | |
| SU1690172A2 (ru) | Усилитель | |
| JP2626196B2 (ja) | 差動増幅回路 | |
| JPH0127586B2 (ja) | ||
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPH057887B2 (ja) | ||
| JP2000305644A (ja) | 電流発生装置 |