JPS61226817A - 温度補償能動抵抗器 - Google Patents
温度補償能動抵抗器Info
- Publication number
- JPS61226817A JPS61226817A JP61072380A JP7238086A JPS61226817A JP S61226817 A JPS61226817 A JP S61226817A JP 61072380 A JP61072380 A JP 61072380A JP 7238086 A JP7238086 A JP 7238086A JP S61226817 A JPS61226817 A JP S61226817A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- active resistor
- transistor
- channel mos
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/53—One-port networks simulating resistances; simulating resistance multipliers
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の背景］
この発明は一般にソリッドステート集積回路に関するも
ので、特に、安定した電圧が発生され、それがＰチャネ
ルＭＯＳトランジスタのゲートに印加されるとき、その
結果Ｐチャネルトランジスタのダイナミックチャネル抵
抗が温度変化に対し実質的に一定のままであるところの
、集積回路半導体チップまたはサブストレート上に用い
るための、温度補償能動抵抗器に関するものである。
ので、特に、安定した電圧が発生され、それがＰチャネ
ルＭＯＳトランジスタのゲートに印加されるとき、その
結果Ｐチャネルトランジスタのダイナミックチャネル抵
抗が温度変化に対し実質的に一定のままであるところの
、集積回路半導体チップまたはサブストレート上に用い
るための、温度補償能動抵抗器に関するものである。
当業者にとっては一般に既知のことであるが、ポリ抵抗
器やＮウェル抵抗器などのような受動抵抗器は温度変化
に極度に感応的である。さらに、高抵抗を有する受動抵
抗器が半導体チップやサブストレート上で製造されると
き、比較的大きい値のチップ面積が必要とされる。必要
とされるチップ面積の値を減じるために、小さめのチッ
プ面積を利用するトランジスタやつまみＮウェル抵抗器
などのような能動抵抗器が先行技術で形成されてきた。
器やＮウェル抵抗器などのような受動抵抗器は温度変化
に極度に感応的である。さらに、高抵抗を有する受動抵
抗器が半導体チップやサブストレート上で製造されると
き、比較的大きい値のチップ面積が必要とされる。必要
とされるチップ面積の値を減じるために、小さめのチッ
プ面積を利用するトランジスタやつまみＮウェル抵抗器
などのような能動抵抗器が先行技術で形成されてきた。
しかしながら、温度変動に極めて感応的であるのが不利
な点であった。
な点であった。
したがって、チップ面積の量を控えるだけでなく、−５
５℃から＋１３５℃の温度範囲にわたって実質的に一定
である抵抗値を有する、温度補償能動抵抗器を提供する
ことが望ましい。
５℃から＋１３５℃の温度範囲にわたって実質的に一定
である抵抗値を有する、温度補償能動抵抗器を提供する
ことが望ましい。
［発明の要約］
したがって、この発明の一般的な目的はチップ面積の値
を控えるだけでなく、比較的広い温度範囲にわたって実
質的に一定のままである抵抗値を有する温度補償能動抵
抗器を提供することである。
を控えるだけでなく、比較的広い温度範囲にわたって実
質的に一定のままである抵抗値を有する温度補償能動抵
抗器を提供することである。
この発明の目的は、集積半導体チップ上に使用するため
の、温度変化に対して実質的に一定のままである抵抗値
を有する温度補償能動抵抗器を提供することである。
の、温度変化に対して実質的に一定のままである抵抗値
を有する温度補償能動抵抗器を提供することである。
この発明のさらに別の目的は、安定したゲート電圧がＰ
チャネルＭＯＳトランジスタに対して発生される、温度
補償能動抵抗器を提供することである。
チャネルＭＯＳトランジスタに対して発生される、温度
補償能動抵抗器を提供することである。
この発明のさらに別の目的は、そのチャネル抵抗値が温
度変化と実質的に一定のままであるＰチャネルＭＯＳト
ランジスタを含む温度補償能動抵抗器を提供することで
ある。
度変化と実質的に一定のままであるＰチャネルＭＯＳト
ランジスタを含む温度補償能動抵抗器を提供することで
ある。
この発明のさらにまた別の目的は、安定電圧発生器とＰ
チャネルＭＯＳトランジスタを含む温度補償能動抵抗器
を提供することである。
チャネルＭＯＳトランジスタを含む温度補償能動抵抗器
を提供することである。
この発明のさらにまた別の目的は、ＮチャネルＭＯ３ト
ランジスタ、ダイオードとして接続された一連のバイポ
ーラトランジスタ、およびＰチャネルＭＯＳトランジス
タで形成される温度補償能動抵抗器を提供することであ
る。
ランジスタ、ダイオードとして接続された一連のバイポ
ーラトランジスタ、およびＰチャネルＭＯＳトランジス
タで形成される温度補償能動抵抗器を提供することであ
る。
これらの狙いと目的に従って、この発明は温度変化に対
し実質的に一定のままである抵抗値を有し、そのドレイ
ンとゲート電極は供給電位に接続されるＮチャネルＭＯ
８トランジスタを含む、温度補償能動抵抗器の提供に関
連するものである。
し実質的に一定のままである抵抗値を有し、そのドレイ
ンとゲート電極は供給電位に接続されるＮチャネルＭＯ
８トランジスタを含む、温度補償能動抵抗器の提供に関
連するものである。
能動抵抗器は一連のダイオードとして接続された一連の
第１、第２、および第３のバイポーラトランジスタを含
み、そこではトランジスタのコレクタすべてが一緒に、
そして接地電位に接続されている。Ｎチャネルトランジ
スタのソース電極は、第１のバイポーラトランジスタの
エミッタに接続される。第１のバイポーラトランジスタ
のベースは第２のバイポーラトランジスタのエミッタに
接続される。第２のバイポーラトランジスタのベースは
第３のバイポーラトランジスタのエミッタに接続される
。第３のバイポーラトランジスタのベースは接地電位に
接続される。能動抵抗器はさらに、そのソース電極が供
給電位に接続され、ゲート電極がＮチャネルのトランジ
スタのソース電極に接続され、およびドレイン電極が出
力端子に接続されるＰチャネルＭＯＳトランジスタを含
む。
第１、第２、および第３のバイポーラトランジスタを含
み、そこではトランジスタのコレクタすべてが一緒に、
そして接地電位に接続されている。Ｎチャネルトランジ
スタのソース電極は、第１のバイポーラトランジスタの
エミッタに接続される。第１のバイポーラトランジスタ
のベースは第２のバイポーラトランジスタのエミッタに
接続される。第２のバイポーラトランジスタのベースは
第３のバイポーラトランジスタのエミッタに接続される
。第３のバイポーラトランジスタのベースは接地電位に
接続される。能動抵抗器はさらに、そのソース電極が供
給電位に接続され、ゲート電極がＮチャネルのトランジ
スタのソース電極に接続され、およびドレイン電極が出
力端子に接続されるＰチャネルＭＯＳトランジスタを含
む。
出力端子での抵抗値は比較的広い温度範囲にわたって実
質的に一定のままである。
質的に一定のままである。
第２の実施例では、２個の付加的なＮチャネルＭＯ５Ｉ
−ランジスタが第２および第３のバイポーラトランジス
タのＰＮ接合（エミッターベース）を介して有限のバイ
アス電流を通過させるために設けられる。
−ランジスタが第２および第３のバイポーラトランジス
タのＰＮ接合（エミッターベース）を介して有限のバイ
アス電流を通過させるために設けられる。
この発明のこれらおよびその他の目的や利点は、すべて
にわたって同じ参照番号が対応する部品を示している添
付図面に関連して以下の詳細な説明を読むと、より一層
明らかになるであろう。
にわたって同じ参照番号が対応する部品を示している添
付図面に関連して以下の詳細な説明を読むと、より一層
明らかになるであろう。
［好ましい実施例の説明］
図面の種々の図を詳細に参照すると、第１図おいてこの
発明の温度補償能動抵抗器１ｏの略回路図が示される。
発明の温度補償能動抵抗器１ｏの略回路図が示される。
能動抵抗器１ｏはモノリシック集積回路の形で製造され
るのに適している。抵抗器１０はＮチャネルＭＯＳトラ
ンジスタＮ１、一連のＰＮＰ型バイポーラトランジスタ
Ｑ１ないしＱ３、およびＰチャネルＭＯＳトランジスタ
Ｐ１を含む。トランジスタＮ１のドレイン電極はそのゲ
ート電極と、供給電圧または電位ＶＣＣに接続される。
るのに適している。抵抗器１０はＮチャネルＭＯＳトラ
ンジスタＮ１、一連のＰＮＰ型バイポーラトランジスタ
Ｑ１ないしＱ３、およびＰチャネルＭＯＳトランジスタ
Ｐ１を含む。トランジスタＮ１のドレイン電極はそのゲ
ート電極と、供給電圧または電位ＶＣＣに接続される。
トランジスタＮ１のソース電極はバイポーラトランジス
タＱ１に接続される。各バイポーラトランジスタＱ１、
Ｑ２、Ｑ３は、コレクタがすべて一緒に、そして接地電
位に接続されているので、一連のダイオードとして接続
されることに注目しなくてはならない。こうして、トラ
ンジスタＮ１のソース電極はバイポーラトランジスタＱ
１のエミッタに接続される。バイポーラトランジスタＱ
１のベースはバイポーラトランジスタＱ２のエミッタに
接続される。バイポーラトランジスタＱ２のベースはバ
イポーラトランジスタＱ３のエミッタに接続される。最
後に、バイポーラトランジスタＱ３のベースは接地電位
に接続される。一連のトランシタＱ１ないしＱ３は直列
接続したダイオードとしての機能を果たしているので、
それぞれのトランジスタのエミッタとベースはＰＮ接合
の形成のため、ダイオードのそれぞれのアノードとカソ
ードに対応する。
タＱ１に接続される。各バイポーラトランジスタＱ１、
Ｑ２、Ｑ３は、コレクタがすべて一緒に、そして接地電
位に接続されているので、一連のダイオードとして接続
されることに注目しなくてはならない。こうして、トラ
ンジスタＮ１のソース電極はバイポーラトランジスタＱ
１のエミッタに接続される。バイポーラトランジスタＱ
１のベースはバイポーラトランジスタＱ２のエミッタに
接続される。バイポーラトランジスタＱ２のベースはバ
イポーラトランジスタＱ３のエミッタに接続される。最
後に、バイポーラトランジスタＱ３のベースは接地電位
に接続される。一連のトランシタＱ１ないしＱ３は直列
接続したダイオードとしての機能を果たしているので、
それぞれのトランジスタのエミッタとベースはＰＮ接合
の形成のため、ダイオードのそれぞれのアノードとカソ
ードに対応する。
トランジスタＮ１はＰＮ接合ダイオードを通る電流を制
限する働きをする。トランジスタＮ１のソース電極はさ
らにＰチャネルＭｏｓトランジスタＰ１のゲート電極に
接続される。この接続点はゲート電圧ｖＧとして示され
ている。トランジスタＰ１のソース電極は供給電位Ｖ。
限する働きをする。トランジスタＮ１のソース電極はさ
らにＰチャネルＭｏｓトランジスタＰ１のゲート電極に
接続される。この接続点はゲート電圧ｖＧとして示され
ている。トランジスタＰ１のソース電極は供給電位Ｖ。
０に接続される。トランジスタＰ１のドレイン電極は出
力端子１２に接続される。
力端子１２に接続される。
ＮチャネルトランジスタＮ１と一連のダイオードとして
接続された一連のトランジスタＱ１ないしＱ３は安定し
た基準電圧発生器を規定する。ゲート電圧ｖＧは非常に
安定した電圧で、所与の温度に対して実質的に一定のま
までかつ供給電位の変化から独立している。バイポーラ
Ｑ１ないしＱ３のベースからエミッタへの電圧の負の温
度系数がＰチャネルＭｏＳトランジスタＰ１の正の温度
系数によってオフセットされ、それによってトランジス
タＰ１の実質的に一定のチャネル抵抗が結果として生じ
る。第１図のコンピュータシミュレーションが＋５ボル
ト±１０％の供給電圧の変化の関数で一５５℃、＋３０
℃、＋１３５℃の温度に対して下の表に示されているゲ
ート電圧ｖＧになった。
接続された一連のトランジスタＱ１ないしＱ３は安定し
た基準電圧発生器を規定する。ゲート電圧ｖＧは非常に
安定した電圧で、所与の温度に対して実質的に一定のま
までかつ供給電位の変化から独立している。バイポーラ
Ｑ１ないしＱ３のベースからエミッタへの電圧の負の温
度系数がＰチャネルＭｏＳトランジスタＰ１の正の温度
系数によってオフセットされ、それによってトランジス
タＰ１の実質的に一定のチャネル抵抗が結果として生じ
る。第１図のコンピュータシミュレーションが＋５ボル
ト±１０％の供給電圧の変化の関数で一５５℃、＋３０
℃、＋１３５℃の温度に対して下の表に示されているゲ
ート電圧ｖＧになった。
第１表
温度
Ｖｃｃ ５５℃ ＋３０℃ ＋１３５℃４．
５ Ｖ ＶＧ ： ２．０４Ｖ １．４３Ｖ
Ｏ，７２Ｖ５、ＯＶ ２．０４Ｖ
１．４３Ｖ Ｏ，７２Ｖ５．５ Ｖ
２．ｌＯＶ １．４ｇＶ Ｄ、７８Ｖ電圧ｖＧ
は温度とともに減少しているので（第１表に示される）
、ＰチャネルＭＯＳトランジスタＰ１のゲートに印加さ
れるとき、これが出力端子で温度変化に対して実質的に
一定のままであるチャネル抵抗値となる。４．５ボルト
の供給電位が用いられたとき第１図の回路のシミュレー
ションから得た一５５℃、＋３０℃、および＋１３５℃
の温度に対する抵抗値が下の第２表に示される。
５ Ｖ ＶＧ ： ２．０４Ｖ １．４３Ｖ
Ｏ，７２Ｖ５、ＯＶ ２．０４Ｖ
１．４３Ｖ Ｏ，７２Ｖ５．５ Ｖ
２．ｌＯＶ １．４ｇＶ Ｄ、７８Ｖ電圧ｖＧ
は温度とともに減少しているので（第１表に示される）
、ＰチャネルＭＯＳトランジスタＰ１のゲートに印加さ
れるとき、これが出力端子で温度変化に対して実質的に
一定のままであるチャネル抵抗値となる。４．５ボルト
の供給電位が用いられたとき第１図の回路のシミュレー
ションから得た一５５℃、＋３０℃、および＋１３５℃
の温度に対する抵抗値が下の第２表に示される。
第２表
温度
一５５℃ ＋３０℃ ＋１３５℃
抵抗値 １１９．１ ｋ １２３．５ ｋ １２
８．２ ｋこれを見ると、出力端子での抵抗値は一５５
℃から＋１３５℃の温度範囲にわたって約７．６％しか
変化していない。
８．２ ｋこれを見ると、出力端子での抵抗値は一５５
℃から＋１３５℃の温度範囲にわたって約７．６％しか
変化していない。
第２図は、一連のダイオードとして接続される第１図の
一連のトランジスタＱ１ないしＱ３のレイアウトを示す
集積回路サブストレートの側断面図（比は同じでない）
である。Ｐ型サブストレート領域１４は接地接続に結合
されるトランジスタＱ１、Ｑ２、Ｑ３のコレクタを形成
するために用いられる。Ｎウェル領域１６はトランジス
タＱ１のベースを形成するためにサブストレート領域１
４の中で形成される。同様に、Ｎウェル領域１８はトラ
ンジスタＱ２のベースを形成するためにサブストレート
領域１４の中で形成される。Ｎウェル領域２０はトラン
ジスタＱ３のベースを形成するためにサブストレート領
域１４の中で形成される。Ｐ型頭域２２はＮウェル領域
１６の中に形成され、トランジスタＱ１のエミッタとし
ての働きをする。Ｐ型頭域２４はＮウェル領域１８の中
に形成され、トランジスタＱ２のエミッタとしての働き
をする。Ｐ型頭域２６はＮウェル領域２０の中に形成さ
れ、トランジスタＱ３のエミッタとしての働きをする。
一連のトランジスタＱ１ないしＱ３のレイアウトを示す
集積回路サブストレートの側断面図（比は同じでない）
である。Ｐ型サブストレート領域１４は接地接続に結合
されるトランジスタＱ１、Ｑ２、Ｑ３のコレクタを形成
するために用いられる。Ｎウェル領域１６はトランジス
タＱ１のベースを形成するためにサブストレート領域１
４の中で形成される。同様に、Ｎウェル領域１８はトラ
ンジスタＱ２のベースを形成するためにサブストレート
領域１４の中で形成される。Ｎウェル領域２０はトラン
ジスタＱ３のベースを形成するためにサブストレート領
域１４の中で形成される。Ｐ型頭域２２はＮウェル領域
１６の中に形成され、トランジスタＱ１のエミッタとし
ての働きをする。Ｐ型頭域２４はＮウェル領域１８の中
に形成され、トランジスタＱ２のエミッタとしての働き
をする。Ｐ型頭域２６はＮウェル領域２０の中に形成さ
れ、トランジスタＱ３のエミッタとしての働きをする。
Ｎ型領域２８もまた、Ｎウェル領域１６の中で形成され
、そしてリード接続３０によってＰ型頭域２４に接続さ
れる。同様に、Ｎ型領域３２はＮウェル領域１８の中で
形成され、そしてリード接続３４によってＰ型頭域２６
に接続される。Ｎ型領域３６はＮウェル領域２０の中で
形成され、そしてリード接続３８によって接地に接続さ
れる。
、そしてリード接続３０によってＰ型頭域２４に接続さ
れる。同様に、Ｎ型領域３２はＮウェル領域１８の中で
形成され、そしてリード接続３４によってＰ型頭域２６
に接続される。Ｎ型領域３６はＮウェル領域２０の中で
形成され、そしてリード接続３８によって接地に接続さ
れる。
Ｐ型頭域２２はリード接続４０を介してトランジスタＮ
１のソース電極とトランジスタＰ１のゲート電極に接続
するために適合される。Ｐ型頭域２２とＮ型領域１６は
第１のダイオードＱ１のＰＮ接合としての働きをする。
１のソース電極とトランジスタＰ１のゲート電極に接続
するために適合される。Ｐ型頭域２２とＮ型領域１６は
第１のダイオードＱ１のＰＮ接合としての働きをする。
同様に、Ｐ型頭域２４とＮ型領域１８は第２のダイオー
ドＱ２のＰＮ接合としての働きをする。Ｐ型頭域２６と
Ｎ型領域２０は、第３のダイオードＱ３のＰＮ接合とし
ての働きをする。
ドＱ２のＰＮ接合としての働きをする。Ｐ型頭域２６と
Ｎ型領域２０は、第３のダイオードＱ３のＰＮ接合とし
ての働きをする。
第３図は、温度補償能動抵抗器１０ａの第２の実施例の
略回路図が示される。第３図の回路の構造は２個のＮチ
ャネルＭＯＳトランジスタＮ２とＮ３の付加を除けば、
第１図と全く同じである。
略回路図が示される。第３図の回路の構造は２個のＮチ
ャネルＭＯＳトランジスタＮ２とＮ３の付加を除けば、
第１図と全く同じである。
これを見ると、トランジスタＮ２のゲートとドレイン電
極は一緒になって、そして供給電位ＶＣＣに接続される
。トランジスタＮ２のソース電極はバイポーラトランジ
スタＱ１のベースとバイポーラトラジスタＱ２のエミッ
タに接続される。同様に、トランジスタＮ３のゲートと
ドレイン電極は一緒になって、そして供給電位ＶＣＣに
接続される。トランジスタＮ３のソース電極はバイポー
ラトランジスタＱ２のベースとバイポーラトランジスタ
Ｑ３のエミッタに接続される。２個のトラジスタＮ１と
Ｎ２はバイポーラトランジスタＱ２とＱ３のＰＮ接合を
介して有限のバイアス電流を発生する働きをする。これ
らの相違点を除けば、第３図の回路の動作と機能は第１
図に関して述べられたものと全く同じであるので、繰返
して述べない。
極は一緒になって、そして供給電位ＶＣＣに接続される
。トランジスタＮ２のソース電極はバイポーラトランジ
スタＱ１のベースとバイポーラトラジスタＱ２のエミッ
タに接続される。同様に、トランジスタＮ３のゲートと
ドレイン電極は一緒になって、そして供給電位ＶＣＣに
接続される。トランジスタＮ３のソース電極はバイポー
ラトランジスタＱ２のベースとバイポーラトランジスタ
Ｑ３のエミッタに接続される。２個のトラジスタＮ１と
Ｎ２はバイポーラトランジスタＱ２とＱ３のＰＮ接合を
介して有限のバイアス電流を発生する働きをする。これ
らの相違点を除けば、第３図の回路の動作と機能は第１
図に関して述べられたものと全く同じであるので、繰返
して述べない。
この発明の回路は第１図および第３図に示されるような
トランジスタの形態に都合良く適合するＮウェルＣＭＯ
Ｓ方法を用いて製作される。同様の回路がＰウェルまた
はツウイン・タブ（ＮウェルとＰウェルの両方を有する
）ＣＭＯＳ方法を用いて製作できることは当業者にとっ
て明らかであろう。
トランジスタの形態に都合良く適合するＮウェルＣＭＯ
Ｓ方法を用いて製作される。同様の回路がＰウェルまた
はツウイン・タブ（ＮウェルとＰウェルの両方を有する
）ＣＭＯＳ方法を用いて製作できることは当業者にとっ
て明らかであろう。
前述の詳細な説明から、この発明はＮチャネルＭＯＳト
ランジスタ、一連のダイオードとして接続された一連の
バイポーラトランジスタ、およびＰチャネルＭＯＳトラ
ンジスタを含み、集積回路半導体チップ上で使用するた
めの温度補償能動抵抗器を供給することが理解される。
ランジスタ、一連のダイオードとして接続された一連の
バイポーラトランジスタ、およびＰチャネルＭＯＳトラ
ンジスタを含み、集積回路半導体チップ上で使用するた
めの温度補償能動抵抗器を供給することが理解される。
ＰチャネルＭＯＳトランジスタのチャネル抵抗値は比較
的広い温度範囲にわたって実質的に一定のままである。
的広い温度範囲にわたって実質的に一定のままである。
この発明の現時点での好ましい実施例で例示および説明
されてきたが、この発明の真の範囲から逸脱しないなら
ば、様々な変化や修正がなされてもよく、同等のものが
その要素に代用されてもよいことは当業者によって理解
されるであろう。加えて、その中心の範囲から逸脱しな
いならば、特定の状況または材料に適合させるために、
多くの修正がこの発明の教示になされてもよい。したが
って、この発明が発明を実施するために考えられる最筈
の方法として明らかにされた、特定の実施１ｆ１１のみ
に限定されず、発明が添付の特許請求の範囲の範囲内に
ある実施例をすべて含むことが意図される。
されてきたが、この発明の真の範囲から逸脱しないなら
ば、様々な変化や修正がなされてもよく、同等のものが
その要素に代用されてもよいことは当業者によって理解
されるであろう。加えて、その中心の範囲から逸脱しな
いならば、特定の状況または材料に適合させるために、
多くの修正がこの発明の教示になされてもよい。したが
って、この発明が発明を実施するために考えられる最筈
の方法として明らかにされた、特定の実施１ｆ１１のみ
に限定されず、発明が添付の特許請求の範囲の範囲内に
ある実施例をすべて含むことが意図される。
第１図はこの発明に従った、温度補償能動抵抗器の略回
路図である。 第２図は第１図の温度補償能動抵抗器の一連のトランジ
スタを形成するための半導体サブストレートの断面図で
ある。 第３図はこの発明の原則に従って構成された温度補償能
動抵抗器の第２の実施例の略回路図である。 図において１０は温度補償能動抵抗器、１２は出力端子
、１４はＰ型サブストレート、１６はＮウェル領域、１
８はＮウェル領域、２０はＮウェル領域、２２はＰ型領
域、２４はＰ型領域、２６はＰ型領域、２８はＮ型領域
、３０はリード接続、３２はＮ型領域、３４はリード接
続、３６はＮ型領域、３８はリード接続、４０はリード
接続である。 特許出願人 アドバンスト・マイクロ・ディバイシズ・
インコーホレーテッド ＦＩＧ、３
路図である。 第２図は第１図の温度補償能動抵抗器の一連のトランジ
スタを形成するための半導体サブストレートの断面図で
ある。 第３図はこの発明の原則に従って構成された温度補償能
動抵抗器の第２の実施例の略回路図である。 図において１０は温度補償能動抵抗器、１２は出力端子
、１４はＰ型サブストレート、１６はＮウェル領域、１
８はＮウェル領域、２０はＮウェル領域、２２はＰ型領
域、２４はＰ型領域、２６はＰ型領域、２８はＮ型領域
、３０はリード接続、３２はＮ型領域、３４はリード接
続、３６はＮ型領域、３８はリード接続、４０はリード
接続である。 特許出願人 アドバンスト・マイクロ・ディバイシズ・
インコーホレーテッド ＦＩＧ、３
Claims (20)
- （１）温度変化に対し実質的に一定のままである抵抗値
を有する温度補償能動抵抗器であって：そのドレインと
ゲート電極が、供給電位に接続されるＮチャネルＭＯＳ
トランジスタと； 一連のダイオードとして接続される一連の第１、第２、
および第３のバイポーラトランジスタを含み、前記バイ
ポーラトランジスタのすべてのコレクタが一緒に、そし
て接地電位に接続され；前記ＮチャネルＭＯＳトランジ
スタはそのソース電極が前記第１のバイポーラトランジ
スタのエミッタに接続され、前記第１のバイポーラトラ
ンジスタのベースは前記第２のバイポーラトランジスタ
のエミッタに接続され、前記第２のバイポーラトランジ
スタのベースは前記第３のバイポーラトランジスタのエ
ミッタに接続され、前記第３のバイポーラトランジスタ
のベースは接地電位に接続され；かつ そのソース電極が供給電位に接続され、そのゲート電極
が前記ＮチャネルＭＯＳトランジスタのソース電極に接
続され、そのドレイン電極が、出力端子に接続されるＰ
チャネルＭＯＳトランジスタを含み、それによって出力
端子での抵抗値が比較的広い温度範囲にわたって実質的
に一定のままである、温度補償能動抵抗器。 - （２）前記第１、第２、および第３のバイポーラトラン
ジスタがＰＮＰ型である、特許請求の範囲第１項に記載
の温度補償能動抵抗器。 - （３）温度の範囲が−５５℃から＋１３５℃である、特
許請求の範囲第１項に記載の温度補償能動抵抗器。 - （４）前記ＰチャネルＭＯＳトランジスタのゲート電極
が供給電位の変化から独立している安定電圧を与えられ
る、特許請求の範囲第１項に記載の温度補償能動抵抗器
。 - （５）供給電位変化が＋４．５ボルトから＋５．５ボル
トの範囲である、特許請求の範囲第４項に記載の温度補
償能動抵抗器。 - （６）温度変化に対し実質的に一定のままである抵抗値
を有する温度補償能動抵抗器であって：供給電圧の変化
と独立している基準電圧を発生するための安定電圧発生
器手段と； そのソース電極が供給電圧に接続され、そのゲート電極
が前記電圧発生器手段に接続され、そのドレイン電極が
出力端子に接続されるＰチャネルＭＯＳトランジスタを
含み、それによって出力端子での抵抗値は比較的広い温
度範囲にわたって実質的に一定のままである、温度補償
能動抵抗器。 - （７）前記電圧発生器手段がＮチャネルＭＯＳトランジ
スタと一連のダイオードとして接続される一連の第１、
第２、および第３のバイポーラトランジスタとを含む、
特許請求の範囲第６項に記載の温度補償能動抵抗器。 - （８）前記第１ないし第３のバイポーラトランジスタが
ＰＮＰ型である、特許請求の範囲第７項に記載の温度補
償能動抵抗器。 - （９）温度範囲が−５５℃から＋１３５℃である、特許
請求の範囲第６項に記載の温度補償能動抵抗器。 - （１０）供給電位変化が＋４．５ボルトから＋５．５ボ
ルトの範囲内である、特許請求の範囲第６項に記載の温
度補償能動抵抗器。 - （１１）温度変化に対し実質的に一定のままである抵抗
値を有する温度補償能動抵抗器であって： そのドレインとゲート電極が供給電位に接続される第１
のＮチャネルＭＯＳトランジスタと；そのドレインとゲ
ート電極が供給電位に接続される第２のＮチャネルＭＯ
Ｓトランジスタと；そのドレインとゲート電極が供給電
位に接続される第３のＮチャネルＭＯＳトランジスタと
；一連のダイオードとして接続される一連の第１、第２
、および第３のバイポーラトランジスタを含み、前記バ
イポーラトランジスタのコレクタすべてが一緒に、そし
て接地電位に接続され； 前記第１のバイポーラトランジスタのベースが前記第２
のバイポーラトランジスタのエミッタに接続され、前記
第２のバイポーラトランジスタのベースが前記第３のバ
イポーラトランジスタのエミッタに接続され、前記第３
のバイポーラトランジスタのベースが接地電位に接続さ
れ； 前記第１のＮチャネルトランジスタはそのソース電極が
前記第１のバイポーラトランジスタのエミッタに接続さ
れ、前記第２のＮチャネルトランジスタは、そのソース
電極が前記第２のバイポーラトランジスタのエミッタに
接続され、前記第３のＮチャネルトランジスタはそのソ
ース電極が前記第３のバイポーラトランジスタのエミッ
タに接続され；および そのソース電極が供給電位に接続され、そのゲート電極
が前記第１のＮチャネルＭＯＳトランジスタのソース電
極に接続され、そのドレイン電極が出力端子に接続され
るＰチャネルトランジスタを含み、それによって出力端
子での抵抗値は比較的広い温度範囲にわたって実質的に
一定のままである、温度補償能動抵抗器。 - （１２）前記第１、第２、および第３のバイポーラトラ
ンジスタがＰＮＰ型である、特許請求の範囲第１１項に
記載の温度補償能動抵抗器。 - （１３）温度範囲が−５５℃から＋１３５℃である、特
許請求の範囲第１１項に記載の温度補償能動抵抗器。 - （１４）前記ＰチャネルＭＯＳトランジスタのゲート電
極が供給電位の変化から独立している安定電圧を与えら
ている、特許請求の範囲第１１項に記載の温度補償能動
抵抗器。 - （１５）供給電位の変化が＋４．５ボルトから＋５．５
ボルトの範囲内である、特許請求の範囲第１４項に記載
の温度補償能動抵抗器。 - （１６）温度変化に対し実質的に一定のままである抵抗
値を有する温度補償能動抵抗器であって： そのドレインおよびゲート電極が供給電位に接続される
ＮチャネルＭＯＳトランジスタと；そのコレクタが接地
電位に接続されていて、ダイオードとして接続される少
なくとも１個のバイポーラトランジスタとを含み； 前記ＮチャネルＭＯＳトランジスタのそのソース電極が
前記少なくとも１個のバイポーラトランジスタのエミッ
タに接続され、前記少なくとも１個のバイポーラトラン
ジスタのベースが接地電位に接続されていて；さらに そのソース電極が供給電位に接続され、そのゲート電極
が前記ＮチャネルＭＯＳトランジスタのソース電極に接
続され、そのドレイン電極が出力端子に接続されるＰチ
ャネルＭＯＳトランジスタを含み、それによって出力端
子での抵抗値は比較的広い温度範囲にわたって実質的に
一定のままである、温度補償能動抵抗器。 - （１７）前記第１、第２、第３のバイポーラトランジス
タがＰＮＰ型である、特許請求の範囲第１６項に記載の
温度補償能動抵抗器。 - （１８）温度範囲が−５５℃から＋１３５℃である、特
許請求の範囲第１６項に記載の温度補償能動抵抗器。 - （１９）前記ＰチャネルＭＯＳトランジスタのゲート電
極が供給電位内の変化から独立している安定電圧を与え
られている、特許請求の範囲第１６項に記載の温度補償
能動抵抗器。 - （２０）供給電位の変化が＋４．５ボルトから＋５．５
ボルトの範囲内である、特許請求の範囲第１９項に記載
の温度補償能動抵抗器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/717,363 US4622476A (en) | 1985-03-29 | 1985-03-29 | Temperature compensated active resistor |
| US717363 | 1985-03-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61226817A true JPS61226817A (ja) | 1986-10-08 |
Family
ID=24881721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61072380A Pending JPS61226817A (ja) | 1985-03-29 | 1986-03-28 | 温度補償能動抵抗器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4622476A (ja) |
| EP (1) | EP0196893A3 (ja) |
| JP (1) | JPS61226817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457509U (ja) * | 1987-10-05 | 1989-04-10 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760288A (en) * | 1986-07-21 | 1988-07-26 | Honeywell Inc. | Temperature compensation for semiconductor logic gates |
| US5187395A (en) * | 1991-01-04 | 1993-02-16 | Motorola, Inc. | BIMOS voltage bias with low temperature coefficient |
| JP2688035B2 (ja) * | 1992-02-14 | 1997-12-08 | テキサス インスツルメンツ インコーポレイテッド | 温度補償回路及び動作方法 |
| DE19548060A1 (de) * | 1995-12-21 | 1997-06-26 | Siemens Ag | Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor |
| US5805517A (en) * | 1996-12-27 | 1998-09-08 | Intel Corporation | Self-calibrating address transition detection scheme |
| SE516411C2 (sv) | 2000-05-26 | 2002-01-15 | Ericsson Telefon Ab L M | Anordning för att kompensera variationer hos ett motstånds ytresistans på ett chips |
| US7857510B2 (en) * | 2003-11-08 | 2010-12-28 | Carl F Liepold | Temperature sensing circuit |
| US20050099163A1 (en) * | 2003-11-08 | 2005-05-12 | Andigilog, Inc. | Temperature manager |
| US8187174B2 (en) * | 2007-01-22 | 2012-05-29 | Capso Vision, Inc. | Detection of when a capsule camera enters into or goes out of a human body and associated operations |
| JP5061830B2 (ja) * | 2007-10-05 | 2012-10-31 | セイコーエプソン株式会社 | 温度センサ回路と温度補償型発振器 |
| US7719341B2 (en) * | 2007-10-25 | 2010-05-18 | Atmel Corporation | MOS resistor with second or higher order compensation |
| US8054156B2 (en) * | 2008-08-26 | 2011-11-08 | Atmel Corporation | Low variation resistor |
| US9178515B2 (en) * | 2012-08-14 | 2015-11-03 | Viasat, Inc. | Circuits and methods for sharing bias current |
| US9160313B2 (en) | 2013-11-14 | 2015-10-13 | National Instruments Corporation | Compensated temperature variable resistor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3703650A (en) * | 1971-09-16 | 1972-11-21 | Signetics Corp | Integrated circuit with temperature compensation for a field effect transistor |
| US4287439A (en) * | 1979-04-30 | 1981-09-01 | Motorola, Inc. | MOS Bandgap reference |
| US4449067A (en) * | 1981-08-06 | 1984-05-15 | Precision Monolithics, Inc. | Low power, process and temperature insensitive FET bias circuit |
| JPS60103827A (ja) * | 1983-11-11 | 1985-06-08 | Fujitsu Ltd | 電圧変換回路 |
-
1985
- 1985-03-29 US US06/717,363 patent/US4622476A/en not_active Expired - Lifetime
-
1986
- 1986-03-27 EP EP86302330A patent/EP0196893A3/en not_active Withdrawn
- 1986-03-28 JP JP61072380A patent/JPS61226817A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457509U (ja) * | 1987-10-05 | 1989-04-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4622476A (en) | 1986-11-11 |
| EP0196893A2 (en) | 1986-10-08 |
| EP0196893A3 (en) | 1987-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005987B1 (ko) | 밴드갭 기준회로 | |
| JPH0412649B2 (ja) | ||
| US4622476A (en) | Temperature compensated active resistor | |
| JPH0671067B2 (ja) | 半導体装置 | |
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| JPH03132812A (ja) | バイポーラ／ｃｍｏｓレギュレータ回路 | |
| US6242897B1 (en) | Current stacked bandgap reference voltage source | |
| US4931718A (en) | CMOS voltage reference | |
| US5187395A (en) | BIMOS voltage bias with low temperature coefficient | |
| JPS63279491A (ja) | 半導体ダイナミツクｒａｍ | |
| JPH02110717A (ja) | トランジスタのベース電流補償回路 | |
| JPH03171309A (ja) | 基準電位発生回路 | |
| JP2560018B2 (ja) | Ｃｍｏｓ回路 | |
| JP2001086641A (ja) | 入力保護回路および半導体集積回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JPS62229416A (ja) | 電圧制限回路 | |
| JPH058584B2 (ja) | ||
| JPS61283158A (ja) | 相補型ｍｏｓトランジスタ回路 | |
| JPH0284761A (ja) | 基準電圧発生回路 | |
| JPS63246018A (ja) | 遅延回路 | |
| JPS62123739A (ja) | 半導体集積回路装置 | |
| JPS6193655A (ja) | 半導体装置 | |
| JPS6051273B2 (ja) | 半導体出力回路 | |
| KR0182178B1 (ko) | 입력 전압과 무관한 기준 전압 발생 회로 |