JPH02183348A - 関数命令デバッグ処理装置 - Google Patents
関数命令デバッグ処理装置Info
- Publication number
- JPH02183348A JPH02183348A JP1001912A JP191289A JPH02183348A JP H02183348 A JPH02183348 A JP H02183348A JP 1001912 A JP1001912 A JP 1001912A JP 191289 A JP191289 A JP 191289A JP H02183348 A JPH02183348 A JP H02183348A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- function instruction
- function
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、複数の関数命令が組み込まれている情報処理
装置において、特に関数命令で実行させたい処理にいく
ための入力データを検出することに関する。
装置において、特に関数命令で実行させたい処理にいく
ための入力データを検出することに関する。
[従来の技術]
ある関数命令で、途中の演算結果が十分小さくなってし
まった時、或いは逆に十分大きくなってしまった時など
、通常の演算処理を行うより、途中の演算結果に応じて
別の演算処理を行う方が誤差も少なく、また演算速度も
速くなる場合が多い。
まった時、或いは逆に十分大きくなってしまった時など
、通常の演算処理を行うより、途中の演算結果に応じて
別の演算処理を行う方が誤差も少なく、また演算速度も
速くなる場合が多い。
この様に、別の演算処理を作成した場合、通常の演算処
理と、特別な演算処理の最終演算結果が連続的に連なっ
ているかどうかを確認しなければならない。
理と、特別な演算処理の最終演算結果が連続的に連なっ
ているかどうかを確認しなければならない。
従来の技術では、この確認は確認者がある適当な連続し
た複数個の入力データを入れて、それらの入力データが
異なる演算処理を行ったかどうかを確認し、もし一方の
演算処理しか行なっていない場合は、また適当な連続し
た複数個の人力データを入れて、再度確認しなければな
らなかった。
た複数個の入力データを入れて、それらの入力データが
異なる演算処理を行ったかどうかを確認し、もし一方の
演算処理しか行なっていない場合は、また適当な連続し
た複数個の人力データを入れて、再度確認しなければな
らなかった。
[発明が解決しようとする課題]
しかしながら、上述した従来の技術では、確認者がその
たびごとに、連続した複数個の入力データを考え、それ
らが異なる演算処理を行なったかどうかを確認している
ので、時間がかかり、その入力データを考えるのも確認
者のある程度の勘に頼らざるを得ないという欠点があっ
た。
たびごとに、連続した複数個の入力データを考え、それ
らが異なる演算処理を行なったかどうかを確認している
ので、時間がかかり、その入力データを考えるのも確認
者のある程度の勘に頼らざるを得ないという欠点があっ
た。
そこで、本発明の技術的課題は上記欠点に鑑み、互いに
異なる演算処理が1つの関数命令に対して連続性を有す
るか否かを容品に確認することができる関数命令デバッ
グ処理装置を提供することである。
異なる演算処理が1つの関数命令に対して連続性を有す
るか否かを容品に確認することができる関数命令デバッ
グ処理装置を提供することである。
[課題を解決するための手段]
本発明によれば、複数の関数命令が組み込まれている情
報処理装置において、ある関数命令の中のチェックした
いマイクロ命令のアドレスを第1のテーブルとして格納
しておく第一の手段と、前記テーブル1の内容を実行マ
イクロアドレスが一致するか否かを判定するチェック回
路と、該チェック回路で一致と検出した時セットされる
フラグを設ける第二の手段とし、該関数命令が終了し、
前記第二の手段で設けたフラグがセットされていないと
き、関数命令の演算データをインクリメント、或いはデ
クリメントの操作をする第三の手段と、さらにフラグが
セットされていないとき、分岐するマイクロ命令の戻り
アドレス情報を第2のテーブルとして格納しておく第四
の手段とを有し、ある関数命令で初期データを入力し、
該データが前記第二の手段で設けたフラグがセットされ
ない場合には、人力データをインクリメント、或いはデ
クリメントして、前記第1のテーブル情報と一致するま
で、前記第2のテーブルのアドレス情報を参照して、該
関数命令を繰り返し実行させることを特徴とする関数命
令デバッグ処理装置が得られる。
報処理装置において、ある関数命令の中のチェックした
いマイクロ命令のアドレスを第1のテーブルとして格納
しておく第一の手段と、前記テーブル1の内容を実行マ
イクロアドレスが一致するか否かを判定するチェック回
路と、該チェック回路で一致と検出した時セットされる
フラグを設ける第二の手段とし、該関数命令が終了し、
前記第二の手段で設けたフラグがセットされていないと
き、関数命令の演算データをインクリメント、或いはデ
クリメントの操作をする第三の手段と、さらにフラグが
セットされていないとき、分岐するマイクロ命令の戻り
アドレス情報を第2のテーブルとして格納しておく第四
の手段とを有し、ある関数命令で初期データを入力し、
該データが前記第二の手段で設けたフラグがセットされ
ない場合には、人力データをインクリメント、或いはデ
クリメントして、前記第1のテーブル情報と一致するま
で、前記第2のテーブルのアドレス情報を参照して、該
関数命令を繰り返し実行させることを特徴とする関数命
令デバッグ処理装置が得られる。
C実施例]
次に、本発明の一実施例について図面を参照して説明す
る。
る。
まず、ある関数命令が第2図で示されたフローになって
いたとする。図中のXはある定数とし、経路Sとは、演
算処理Aを行なった演算結果がX以上で、その演算結果
をもとに演算処理Bを行うことにより命令が終了した経
路を示し、経路Tとは、演算処理Aを行なった演算結果
がX未満で、その演算結果をもとに、演算処理Cを行う
ことにより命令が終了した経路を示す。
いたとする。図中のXはある定数とし、経路Sとは、演
算処理Aを行なった演算結果がX以上で、その演算結果
をもとに演算処理Bを行うことにより命令が終了した経
路を示し、経路Tとは、演算処理Aを行なった演算結果
がX未満で、その演算結果をもとに、演算処理Cを行う
ことにより命令が終了した経路を示す。
第1図は本発明の実施例である。
人力制御部1.から演算データ部2にデータを、チェッ
クしたいマイクロ命令のアドレスを、チェックアドレス
レジスタ部7に、さらに分岐するマイクロ命令の戻りア
ドレスを戻りアドレスレジスタ部5に、それぞれセット
する。また、初期人力データは、経路Sを通る様なデー
タを用意しておき、さらに経路Tを通るためには、その
人力データを大きくしなければいけないか、或いは小さ
くしなければいけないかを考慮しておく。
クしたいマイクロ命令のアドレスを、チェックアドレス
レジスタ部7に、さらに分岐するマイクロ命令の戻りア
ドレスを戻りアドレスレジスタ部5に、それぞれセット
する。また、初期人力データは、経路Sを通る様なデー
タを用意しておき、さらに経路Tを通るためには、その
人力データを大きくしなければいけないか、或いは小さ
くしなければいけないかを考慮しておく。
大きくしなければいけない時は、入力制御部1からイン
クリメント・デクリメント制御部3に、インクリメント
する様にセットしておき、逆の場合は、デクリメントす
るようにセットしておく。
クリメント・デクリメント制御部3に、インクリメント
する様にセットしておき、逆の場合は、デクリメントす
るようにセットしておく。
関数命令を起動させ、演算処理部4で演算を実行し、そ
の実行したマイクロ命令のアドレスがマイクロ、命令ア
ドレスレジスタ部6に逐次セットされ、チェックアドレ
スレジスタ部7と一致したかどうかをチェック回路8で
チェックし、もし一致したらフラグ9がセットされる。
の実行したマイクロ命令のアドレスがマイクロ、命令ア
ドレスレジスタ部6に逐次セットされ、チェックアドレ
スレジスタ部7と一致したかどうかをチェック回路8で
チェックし、もし一致したらフラグ9がセットされる。
フラグ9がセットされるまで、戻りアドレスレジスタ部
5を参照して、命令が繰り返され、フラグ9がセットさ
れたらその命令が終わる。
5を参照して、命令が繰り返され、フラグ9がセットさ
れたらその命令が終わる。
ここで、経路Sと経路Tが連続性を保っているかどうか
は、出力制御部10により、命令が終了したときの入力
データを読み、その入力データの近傍を入力データとし
たときの命令結果を比較すれば容易に確認できる。
は、出力制御部10により、命令が終了したときの入力
データを読み、その入力データの近傍を入力データとし
たときの命令結果を比較すれば容易に確認できる。
[発明の効果]
以上説明したように、本発明はある関数命令で通常の演
算処理のほか、特別な演算処理がある様なフローのとき
、その2つの処理が、1つの関数命令として考えたとき
に、連続性を満たしているかどうかの確認をするための
、入力データを容易に見つけることかで・きるという効
果がある。
算処理のほか、特別な演算処理がある様なフローのとき
、その2つの処理が、1つの関数命令として考えたとき
に、連続性を満たしているかどうかの確認をするための
、入力データを容易に見つけることかで・きるという効
果がある。
部、5・・・戻りアドレスレジスタ部、6・・・マイク
ロ命令アドレスレジスタ部、7・・・チェックアドレス
レジスタ部、8・・・チェック回路、9・・・フラグ、
]n・・・出力制御部。
ロ命令アドレスレジスタ部、7・・・チェックアドレス
レジスタ部、8・・・チェック回路、9・・・フラグ、
]n・・・出力制御部。
第1図は本発明の1実施例のブロック図、第2図は本発
明の実施例に使用した関数命令のフロである。 1・・・入力制御部、2・・・演算データ部、3・・・
インクリメント・デクリメント制御部、4・・・演算処
理第1図
明の実施例に使用した関数命令のフロである。 1・・・入力制御部、2・・・演算データ部、3・・・
インクリメント・デクリメント制御部、4・・・演算処
理第1図
Claims (1)
- 【特許請求の範囲】 1、複数の関数命令が組み込まれている情報処理装置に
用いられ、前記関数命令の中のチェックすべきマイクロ
命令のアドレスを第1のテーブルとして格納しておく第
一の手段と、 前記第1のテーブルの内容を実行マイクロアドレスが一
致するか否かを判定するチェック回路と、該チェック回
路で一致と検出した時セットされるフラグを設ける第二
の手段と、 該関数命令が終了し、前記第二の手段で設けたフラグが
セットされていないとき、関数命令の演算データをイン
クリメント、或いはデクリメントの操作をする第三の手
段と、 さらに、前記フラグがセットされていないとき、分岐す
るマイクロ命令の戻りアドレス情報を第2ある関数命令
で初期データを入力し、該データが前記第二の手段で設
けたフラグがセットされない場合には、入力データをイ
ンクリメント、或いはデクリメントして、前記第1のテ
ーブル情報と一致するまで、前記第2のテーブルのアド
レス情報を参照して、該関数命令を繰り返し実行させる
ことを特徴とする関数命令デバッグ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001912A JPH02183348A (ja) | 1989-01-10 | 1989-01-10 | 関数命令デバッグ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001912A JPH02183348A (ja) | 1989-01-10 | 1989-01-10 | 関数命令デバッグ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183348A true JPH02183348A (ja) | 1990-07-17 |
Family
ID=11514795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1001912A Pending JPH02183348A (ja) | 1989-01-10 | 1989-01-10 | 関数命令デバッグ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183348A (ja) |
-
1989
- 1989-01-10 JP JP1001912A patent/JPH02183348A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0164418B1 (en) | Microprogram control system | |
| JPH02183348A (ja) | 関数命令デバッグ処理装置 | |
| JPS60126736A (ja) | デ−タ処理装置 | |
| JPH01204145A (ja) | マイクロプログラム制御装置 | |
| JPS5870361A (ja) | 入力制御方式 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPS61253503A (ja) | シ−ケンス制御装置 | |
| KR950005523B1 (ko) | 프로그램어블 로직 콘트롤러의 스텝 런 처리방법 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS6373335A (ja) | 情報処理装置 | |
| JPS6234238A (ja) | マイクロプロセツサ | |
| JPS6143347A (ja) | ベクトル命令シミユレ−シヨン方法 | |
| JPS63195735A (ja) | 命令実行方式 | |
| JPS63303440A (ja) | 計測装置 | |
| JPH01133150A (ja) | ハードウェアテスト方式 | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JPH04344530A (ja) | マイクロプログラム制御回路 | |
| JPS62109132A (ja) | マイクロプログラム実行制御回路 | |
| JPH01222328A (ja) | データ処理方式 | |
| JPS6244836A (ja) | マイクロアドレススタツク制御方式 | |
| JPS608943A (ja) | 多岐分岐制御方式 | |
| JPH0236423A (ja) | 退避/復帰レジスタアドレス生成回路 | |
| JPS61289431A (ja) | デ−タフロ−計算機における多方向分岐方式 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPH0236422A (ja) | プログラム例外処理方式 |