JPH02184295A - スイッチングモードで選択可能な接続スキームに応じて外部誘導負荷を駆動するための内部的に形成できる多目的集積回路 - Google Patents
スイッチングモードで選択可能な接続スキームに応じて外部誘導負荷を駆動するための内部的に形成できる多目的集積回路Info
- Publication number
- JPH02184295A JPH02184295A JP1298746A JP29874689A JPH02184295A JP H02184295 A JPH02184295 A JP H02184295A JP 1298746 A JP1298746 A JP 1298746A JP 29874689 A JP29874689 A JP 29874689A JP H02184295 A JPH02184295 A JP H02184295A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- driving
- integrated
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001939 inductive effect Effects 0.000 title description 7
- 230000006870 function Effects 0.000 claims description 9
- 230000003750 conditioning effect Effects 0.000 claims 2
- 230000010354 integration Effects 0.000 claims 1
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000001276 controlling effect Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 101000619676 Drosophila melanogaster Lipid storage droplets surface-binding protein 2 Proteins 0.000 description 3
- 101000613960 Homo sapiens Lysine-specific histone demethylase 1B Proteins 0.000 description 3
- 102100040596 Lysine-specific histone demethylase 1B Human genes 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 101001050886 Homo sapiens Lysine-specific histone demethylase 1A Proteins 0.000 description 1
- 102100024985 Lysine-specific histone demethylase 1A Human genes 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Stepping Motors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、特定の用途のために選択されるいくつかの異
なった接続の１つに従って集積デバイスの出力ターミナ
ルを横切るように接続された単一又は複数の誘導負荷を
通して駆動電流のスイッチングをコントロールするため
の、プログラミングにより内部的に形成できる集積回路
に関する。
なった接続の１つに従って集積デバイスの出力ターミナ
ルを横切るように接続された単一又は複数の誘導負荷を
通して駆動電流のスイッチングをコントロールするため
の、プログラミングにより内部的に形成できる集積回路
に関する。
（従来技術とその問題点）
ステッピングモータ、変圧器、電磁石及び典型的には誘
導負荷で表される類似のアクチュエータのコントロール
された駆動は、出力パワートランジスタ（典型的には「
ローサイドドライバ」として参照される仮想グラウンド
ノードに接続された４個のパワースイッチングトランジ
スタと、「ハイサイドドライバ」として知られるサプラ
イレールに接続された１又は２以上の通常は２個のパワ
ースイッチングトランジスタ）と駆動回路を組み合わせ
た集積デバイスを使用することにより通常実施される。
導負荷で表される類似のアクチュエータのコントロール
された駆動は、出力パワートランジスタ（典型的には「
ローサイドドライバ」として参照される仮想グラウンド
ノードに接続された４個のパワースイッチングトランジ
スタと、「ハイサイドドライバ」として知られるサプラ
イレールに接続された１又は２以上の通常は２個のパワ
ースイッチングトランジスタ）と駆動回路を組み合わせ
た集積デバイスを使用することにより通常実施される。
後者の回路は典型的にはクロンクシグナルにより駆動さ
れるパルス幅変調（ＰＷＭ）コントロールループを含み
、これは外部負荷を通って流れる電流とコントロール参
照電圧の検出値の関数として出カバワースイツチングト
ランジスタに供給されるドライビングシグナルの「衝撃
係数」をコントロールする。
れるパルス幅変調（ＰＷＭ）コントロールループを含み
、これは外部負荷を通って流れる電流とコントロール参
照電圧の検出値の関数として出カバワースイツチングト
ランジスタに供給されるドライビングシグナルの「衝撃
係数」をコントロールする。
この種の集積回路は当業者に周知で、あるＢ様の下で多
少なりとも利点を有する異なった形態を取るが、これは
実質的にはＰＷＭコントロールループに基づくものであ
る。これらのタイプの回路の中で特に有利なものは、パ
リ条約による優先権の日付として１９８７年１０月５日
を主張し１９８８年１０月４日に出願された特願昭６３
−２５０７３７号に記載された電流保有原理に基づくコ
ントロール回路であり、ここでは外部負荷を通って流れ
る電流用の単一電流検出抵抗を使用することにより、「
デユーアルハーフブリッジ」スキームに従って、又は「
ユニポーラ−モータ」接続スキームに従って接続された
２個の外部負荷を通って流れる電流を独立して調整する
ことが可能になる。このようなスイッチングコントロー
ル回路の記載は本明細書中に含まれる。他方ユニポーラ
−モータ、又は１又は２以上の単方向性モータ、ソレノ
イド等のいずれで表されるとしても集積回路により駆動
されるべきこの種の外部誘導負荷は、駆動されるべき外
部負荷の特定の駆動コンフィギユレーション又は接続ス
キームと互換性の集積スイッチングコントロール回路の
特別の設計を必要とする。添付図面の第１ａ図、第１ｂ
図、第１ｃ図及び第１ｄ図中には、ブリッジ、デユーア
ルハーフブリッジ、電磁石及びユニポーラモータ駆動コ
ンフィギユレーションに従った誘導負荷（Ｌ）のための
いくつかの周知の駆動スキームがそれぞれ示されている
。これらの例のうち、Ｈ３Ｄ １、Ｈ３Ｄ２ （つま
り２個のハイサイドドライバ）、ＬＳＤＩ、ＬＳＤ２、
ＬＳＤ３及びＬＳＤ４ （つまり４個のローサイドドラ
イバ）で示される６個のパワースイッチングトランジス
タがそれぞれ示され、それぞれにはその外部誘導負荷り
の放電電流の再循環のためのパワーダイオードが装着さ
れている。第１ｃ図に示した電磁石の駆動の場合には、
当業者には周知であるように、集積回路は２個の付加的
な再循環ダイオードＤ１及びＤ２を有することがある。
少なりとも利点を有する異なった形態を取るが、これは
実質的にはＰＷＭコントロールループに基づくものであ
る。これらのタイプの回路の中で特に有利なものは、パ
リ条約による優先権の日付として１９８７年１０月５日
を主張し１９８８年１０月４日に出願された特願昭６３
−２５０７３７号に記載された電流保有原理に基づくコ
ントロール回路であり、ここでは外部負荷を通って流れ
る電流用の単一電流検出抵抗を使用することにより、「
デユーアルハーフブリッジ」スキームに従って、又は「
ユニポーラ−モータ」接続スキームに従って接続された
２個の外部負荷を通って流れる電流を独立して調整する
ことが可能になる。このようなスイッチングコントロー
ル回路の記載は本明細書中に含まれる。他方ユニポーラ
−モータ、又は１又は２以上の単方向性モータ、ソレノ
イド等のいずれで表されるとしても集積回路により駆動
されるべきこの種の外部誘導負荷は、駆動されるべき外
部負荷の特定の駆動コンフィギユレーション又は接続ス
キームと互換性の集積スイッチングコントロール回路の
特別の設計を必要とする。添付図面の第１ａ図、第１ｂ
図、第１ｃ図及び第１ｄ図中には、ブリッジ、デユーア
ルハーフブリッジ、電磁石及びユニポーラモータ駆動コ
ンフィギユレーションに従った誘導負荷（Ｌ）のための
いくつかの周知の駆動スキームがそれぞれ示されている
。これらの例のうち、Ｈ３Ｄ １、Ｈ３Ｄ２ （つま
り２個のハイサイドドライバ）、ＬＳＤＩ、ＬＳＤ２、
ＬＳＤ３及びＬＳＤ４ （つまり４個のローサイドドラ
イバ）で示される６個のパワースイッチングトランジス
タがそれぞれ示され、それぞれにはその外部誘導負荷り
の放電電流の再循環のためのパワーダイオードが装着さ
れている。第１ｃ図に示した電磁石の駆動の場合には、
当業者には周知であるように、集積回路は２個の付加的
な再循環ダイオードＤ１及びＤ２を有することがある。
全ての例において、仮想グラウンドノードとサプライ回
路の真のグラウンド間に接続されている単一の検出抵抗
（Ｒｓｅｎｃｅ ）が示されている。第１ｂ図の回路つ
まり２個の外部負荷り及びＬ°用のデユーアルハーフブ
リッジ駆動コンフィギユレーションの場合は、前述の出
願で述べたように、２個の負荷の個々のコントロールが
望ましいときは、電流を保有する種類のスイッチングコ
ントロール回路が必然的に必要となる。
路の真のグラウンド間に接続されている単一の検出抵抗
（Ｒｓｅｎｃｅ ）が示されている。第１ｂ図の回路つ
まり２個の外部負荷り及びＬ°用のデユーアルハーフブ
リッジ駆動コンフィギユレーションの場合は、前述の出
願で述べたように、２個の負荷の個々のコントロールが
望ましいときは、電流を保有する種類のスイッチングコ
ントロール回路が必然的に必要となる。
従来技術によると、スイッチングをコントロールする集
積回路は、実質的に例えばブリッジタイプの用途（第１
ａ図）、ユニポーラモータの用途（第１ｄ図）等のよう
に意図する用途用として特別に設計しなければならない
。
積回路は、実質的に例えばブリッジタイプの用途（第１
ａ図）、ユニポーラモータの用途（第１ｄ図）等のよう
に意図する用途用として特別に設計しなければならない
。
従って、外部接続された負荷の可能な多数の駆動スキー
ム間から選択出来る駆動スキーム用に使用出来るように
内部的に形成出来る、外部誘導負荷（単一又は複数の負
荷）を通る駆動電流のスイッチングをコントロールする
ための集積デバイスの有効性が確認できれば非常に利用
価値が増大する。
ム間から選択出来る駆動スキーム用に使用出来るように
内部的に形成出来る、外部誘導負荷（単一又は複数の負
荷）を通る駆動電流のスイッチングをコントロールする
ための集積デバイスの有効性が確認できれば非常に利用
価値が増大する。
（発明の目的と発明の概要）
本発明の主目的は、集積回路の出力ターミナルを好適に
ブリッジしそれに外部負荷を接続することにより実施さ
れる該外部負荷のある種のドライビングスキームに機能
的に適したコントロール回路を形成するために使用者に
よりコントロールできる選択論理手段により内部的に形
成できる、スイッチングをコントロールするための集積
回路を提供することである。
ブリッジしそれに外部負荷を接続することにより実施さ
れる該外部負荷のある種のドライビングスキームに機能
的に適したコントロール回路を形成するために使用者に
よりコントロールできる選択論理手段により内部的に形
成できる、スイッチングをコントロールするための集積
回路を提供することである。
この目的及び引き続く説明で明らかになるであろう他の
目的及び利点は本発明のスイッチングモードの駆動回路
により達成され、これは、４個の「ローサイドドライバ
」が接続された仮想グラウンドノードとサプライ回路の
真のグラウンド間に接続された単一の検出抵抗を利用し
、かつその「衝撃係数」がクロックシグナル及び参照電
圧により決定されるコントロールシグナルを少なくとも
発生できる単一のＰＷＭコントロールループを都合良く
使用できる。ＰＷＭコントロールループにより発生する
このコントロールシグナルは、読み出し専用メモリ （
ＲＯＭ）及び／又は類似のプログラムできる論理アレイ
（ＰＬＡ）及び好適な選択レジスタ（プログラミング
レジスタ）を含んで成る形成可能な論理回路の入力へ実
質的に供給される。この形成できる論理回路は、実施さ
れる選択されたドライビングスキームと適合するよう使
用される出カバワースイツチングトランジスタ（つまり
４個の「ローサイドドライバ」及び単一の又は２個の「
ハイサイドドライバ」）と同数のドライビングシグナル
を生成する。
目的及び利点は本発明のスイッチングモードの駆動回路
により達成され、これは、４個の「ローサイドドライバ
」が接続された仮想グラウンドノードとサプライ回路の
真のグラウンド間に接続された単一の検出抵抗を利用し
、かつその「衝撃係数」がクロックシグナル及び参照電
圧により決定されるコントロールシグナルを少なくとも
発生できる単一のＰＷＭコントロールループを都合良く
使用できる。ＰＷＭコントロールループにより発生する
このコントロールシグナルは、読み出し専用メモリ （
ＲＯＭ）及び／又は類似のプログラムできる論理アレイ
（ＰＬＡ）及び好適な選択レジスタ（プログラミング
レジスタ）を含んで成る形成可能な論理回路の入力へ実
質的に供給される。この形成できる論理回路は、実施さ
れる選択されたドライビングスキームと適合するよう使
用される出カバワースイツチングトランジスタ（つまり
４個の「ローサイドドライバ」及び単一の又は２個の「
ハイサイドドライバ」）と同数のドライビングシグナル
を生成する。
本発明の好ましい実施例によると、比較的遅いＲＯＭ又
はＰＬＡ、つまり比較的長いアクセスタイムを有するＲ
ＯＭ又はＰＬＡの使用を、外部負荷のスイッチングモー
ドにおける正確な駆動への負の効果を有するプログラム
できる論理回路のこのようなスピードの制限なしに、可
能にする。
はＰＬＡ、つまり比較的長いアクセスタイムを有するＲ
ＯＭ又はＰＬＡの使用を、外部負荷のスイッチングモー
ドにおける正確な駆動への負の効果を有するプログラム
できる論理回路のこのようなスピードの制限なしに、可
能にする。
（図面の簡単な説明）
第１ａ図、第１ｂ図、第１Ｃ図及び第１ｄ図は、上述の
通り従来技術に通常採用される１又は２以上の外部負荷
の駆動スキーム、第２図は、本発明実施例の集積駆動回
路の基本ブロックダイアグラム、第３図は、比較的長い
アクセスタイムを有するプログラムできるデバイスを利
用するために好適な本発明実施例のブロックダイアグラ
ムであり、第４図は、第３図のブロックダイアグラムの
１つの回路ダイアダラムであり、第５図は、本発明実施
例の回路のより詳細な機能的なブロックダイアグラムで
ある。
通り従来技術に通常採用される１又は２以上の外部負荷
の駆動スキーム、第２図は、本発明実施例の集積駆動回
路の基本ブロックダイアグラム、第３図は、比較的長い
アクセスタイムを有するプログラムできるデバイスを利
用するために好適な本発明実施例のブロックダイアグラ
ムであり、第４図は、第３図のブロックダイアグラムの
１つの回路ダイアダラムであり、第５図は、本発明実施
例の回路のより詳細な機能的なブロックダイアグラムで
ある。
（好ましい態様の説明）
本発明実施例の集積駆動回路の基本的なブロックダイア
グラムが第２図に示されている。サプライレールＶｓに
接続された２個のパワーデバイスつまり２個の「ハイサ
イドドライバーＪＨ３ＤＩ及びＨ３Ｄ２、及び出力サブ
ライ回路の仮想グラウンドノードＶＧに接続された４個
のパワーデバイスつまり４個の「ローサイドドライバー
ＪＬＳＤ１、ＬＳＤ２、ＬＳＤ３及びＬＳＤ４が、全体
として６個の別個の出力ターミナルＨ３Ｄ１、Ｈ３Ｄ２
、ＬＳＤｌ・・・ＬＳＤ４を有するブロックで示された
「パワードライバー」により表され、ここでは第１ａ図
から第１ｄ図までに示された単−又は複数の負荷のため
のサプライスキームの任意のものの使用が意図されてい
る。第２図に示された特別な例では、意図されるサプラ
イスキームが電磁石をコントロールするために使用され
るものであることが容易に認識される。負荷りは、それ
ぞれが示されたような外部接続により並列に接続された
２個の「ハイサイドドライバー」と４個の「ローサイド
ドライバー」間に接続されている。
グラムが第２図に示されている。サプライレールＶｓに
接続された２個のパワーデバイスつまり２個の「ハイサ
イドドライバーＪＨ３ＤＩ及びＨ３Ｄ２、及び出力サブ
ライ回路の仮想グラウンドノードＶＧに接続された４個
のパワーデバイスつまり４個の「ローサイドドライバー
ＪＬＳＤ１、ＬＳＤ２、ＬＳＤ３及びＬＳＤ４が、全体
として６個の別個の出力ターミナルＨ３Ｄ１、Ｈ３Ｄ２
、ＬＳＤｌ・・・ＬＳＤ４を有するブロックで示された
「パワードライバー」により表され、ここでは第１ａ図
から第１ｄ図までに示された単−又は複数の負荷のため
のサプライスキームの任意のものの使用が意図されてい
る。第２図に示された特別な例では、意図されるサプラ
イスキームが電磁石をコントロールするために使用され
るものであることが容易に認識される。負荷りは、それ
ぞれが示されたような外部接続により並列に接続された
２個の「ハイサイドドライバー」と４個の「ローサイド
ドライバー」間に接続されている。
この集積デバイスは、好ましくは前記したような仮想グ
ラウンドターミナルＶＧと真のグラウンド間に、前記外
部負荷りにパワーを与える外部検出抵抗Ｒ５ｅｎｃｅの
接続を許容する外部ターミナルＶＧを有している。
ラウンドターミナルＶＧと真のグラウンド間に、前記外
部負荷りにパワーを与える外部検出抵抗Ｒ５ｅｎｃｅの
接続を許容する外部ターミナルＶＧを有している。
一般に前記６個のパワースイッチングデバイスは、通常
は第１ａ図、第１ｂ図、第１Ｃ図及び第１ｄ図に示すよ
うに、再循環用の集積ダイオードを有している。
は第１ａ図、第１ｂ図、第１Ｃ図及び第１ｄ図に示すよ
うに、再循環用の集積ダイオードを有している。
検出抵抗Ｒ５ｅｎｃｅを横切る電圧シグナルはｐｗＭブ
ロックに供給され、そこでこのようなシグナルは検出さ
れかつコントロール参照電圧Ｖｒｅｆと比較され、パル
ス幅変調コントロール回路は、その周波数及び「衝撃係
数」が前記コントロール参照電圧Ｖｒｅｆ及びクロック
シグナルにより調節されるコントロールシグナルＩＮＩ
を少なくとも発生させる。該シグナル（又は前に引用し
た出願明細書中に記述したように、２個の別個の負荷の
ためのデユーアル・ハーフ・ブリッジサプライスキーム
、又は単一の検出抵抗と単一のＰＷＭコントロールルー
プを利用するユニポーラモータ用のサプライスキームの
場合に必要とされる２個の重ならないドライビングシグ
ナルが使用される）は直接供給されるのでもインバータ
ーを通って６個の出カバワースイツチングデバイスのそ
れぞれのドライビングターミナルに供給されるのでもな
く、このようなドライビングシグナル（又は２個の重な
らないドライビングシグナル）はプログラミングにより
形成され、かつＰＷＭコントロールループにより発生す
るこのような単一シグナルＩＮＩく又は２個の重ならな
いシグナル）のレプリカ又は反転シグナルであるシグナ
ルを少なくともその６個の出力ターミナル上に発生する
ＲＯＭ−ＰＬＡと表示される論理回路の入力に供給され
る。形成できる論理回路（ＲＯＭ−ＰＬＡ）の出力シグ
ナル（ＣＡ、ＣＢ、Ｃｏ、ＣＩ、Ｃ２及びＣ３）は、出
カバワードライバーの６個のドライビングターミナルに
それぞれ供給される。形成できる論理回路（ＲＯＭ−Ｐ
ＬＡ）は、少なくとも集積回路のそれぞれの出力ターミ
ナルに接続された（明らかなように選択されたコンフィ
ギユレーションと適合するように）外部負荷のドライビ
ングコンフィギユレーションの選択のための第１のレジ
スターＲ１と、このように接続された負荷のドライビン
グ条件をコントロールするための第２のレジスターＲ２
と、好ましくは２個のレジスターのデータを記憶できる
読み出し専用メモリ （ＲＯＭ）及び／又はそのコンフ
ィギユレーションがプログラムされた（ＰＬＡ）論理回
路アレイ及び／又は等価の組み合わせ論理回路を含み、
前記２個のレジスターＲ１及びＲ２に記憶されたデータ
に適合する前記６個の出力シグナルのコンフィギユレー
ションを決定する。
ロックに供給され、そこでこのようなシグナルは検出さ
れかつコントロール参照電圧Ｖｒｅｆと比較され、パル
ス幅変調コントロール回路は、その周波数及び「衝撃係
数」が前記コントロール参照電圧Ｖｒｅｆ及びクロック
シグナルにより調節されるコントロールシグナルＩＮＩ
を少なくとも発生させる。該シグナル（又は前に引用し
た出願明細書中に記述したように、２個の別個の負荷の
ためのデユーアル・ハーフ・ブリッジサプライスキーム
、又は単一の検出抵抗と単一のＰＷＭコントロールルー
プを利用するユニポーラモータ用のサプライスキームの
場合に必要とされる２個の重ならないドライビングシグ
ナルが使用される）は直接供給されるのでもインバータ
ーを通って６個の出カバワースイツチングデバイスのそ
れぞれのドライビングターミナルに供給されるのでもな
く、このようなドライビングシグナル（又は２個の重な
らないドライビングシグナル）はプログラミングにより
形成され、かつＰＷＭコントロールループにより発生す
るこのような単一シグナルＩＮＩく又は２個の重ならな
いシグナル）のレプリカ又は反転シグナルであるシグナ
ルを少なくともその６個の出力ターミナル上に発生する
ＲＯＭ−ＰＬＡと表示される論理回路の入力に供給され
る。形成できる論理回路（ＲＯＭ−ＰＬＡ）の出力シグ
ナル（ＣＡ、ＣＢ、Ｃｏ、ＣＩ、Ｃ２及びＣ３）は、出
カバワードライバーの６個のドライビングターミナルに
それぞれ供給される。形成できる論理回路（ＲＯＭ−Ｐ
ＬＡ）は、少なくとも集積回路のそれぞれの出力ターミ
ナルに接続された（明らかなように選択されたコンフィ
ギユレーションと適合するように）外部負荷のドライビ
ングコンフィギユレーションの選択のための第１のレジ
スターＲ１と、このように接続された負荷のドライビン
グ条件をコントロールするための第２のレジスターＲ２
と、好ましくは２個のレジスターのデータを記憶できる
読み出し専用メモリ （ＲＯＭ）及び／又はそのコンフ
ィギユレーションがプログラムされた（ＰＬＡ）論理回
路アレイ及び／又は等価の組み合わせ論理回路を含み、
前記２個のレジスターＲ１及びＲ２に記憶されたデータ
に適合する前記６個の出力シグナルのコンフィギユレー
ションを決定する。
比較的長いアクセスタイムを有するＲＯＭ及び／又はＰ
ＬＡを使用する場合には特に、プログラムできる回路の
アクセスタイムに起因する遅れが外部負荷のスイッチン
グモードの正確なドライビングの障害になるという事実
を考慮すると、ＲＯＭ用及びＰＬＡ用の比較的長いアク
セスタイムを決定するような製造技術の場合に特に好適
な第３図及び第４図に示された態様が好ましい。
ＬＡを使用する場合には特に、プログラムできる回路の
アクセスタイムに起因する遅れが外部負荷のスイッチン
グモードの正確なドライビングの障害になるという事実
を考慮すると、ＲＯＭ用及びＰＬＡ用の比較的長いアク
セスタイムを決定するような製造技術の場合に特に好適
な第３図及び第４図に示された態様が好ましい。
第３図に概略的に示したように、形成できる論理回路の
６個の出力ターミナルＣＡ、ＣＢ、ＣＯ。
６個の出力ターミナルＣＡ、ＣＢ、ＣＯ。
ＣＩ Ｃ２及びＣ３のコンフィギユレーションを選択す
る機能は、それぞれＨｌ、Ｒ２、Ｌｌ・・・Ｒ４で特定
される６個の「スピードアップ」回路を利用することに
より行うことができる。各ブロックは、第４図に示すよ
うに、ＡＮＤゲートとそれにＭ＜ ＥＸ−ＯＲゲートに
より形成される。
る機能は、それぞれＨｌ、Ｒ２、Ｌｌ・・・Ｒ４で特定
される６個の「スピードアップ」回路を利用することに
より行うことができる。各ブロックは、第４図に示すよ
うに、ＡＮＤゲートとそれにＭ＜ ＥＸ−ＯＲゲートに
より形成される。
ＲＯＭから来るシグナル対の第１のシグナルはそれぞれ
の論理状態の「強制」シグナルとしてスピードアップ回
路のＡＮＤゲートの入力ターミナルに供給され、第２の
シグナルは「反転選択」シグナルとして前記スピードア
ップ回路のＥＸ−ＯＲゲートの入力ターミナルに供給さ
れる。この好ましい態様によると、本実施例の集積回路
の読み出し専用機能を実施するための比較的遅いプログ
ラム可能なアレイの使用が可能になる。
の論理状態の「強制」シグナルとしてスピードアップ回
路のＡＮＤゲートの入力ターミナルに供給され、第２の
シグナルは「反転選択」シグナルとして前記スピードア
ップ回路のＥＸ−ＯＲゲートの入力ターミナルに供給さ
れる。この好ましい態様によると、本実施例の集積回路
の読み出し専用機能を実施するための比較的遅いプログ
ラム可能なアレイの使用が可能になる。
本発明のこのような特別に好ましい態様の回路のより詳
細なダイアグラムが第５図に示されている。
細なダイアグラムが第５図に示されている。
第５図に示した実施例では、それぞれに再循環ダイオー
ドが装着された６個の集積パワースイッチングデバイス
Ｈ３Ｄ１、Ｈ５Ｄ２、ＬＳＤｌ、ＬＳＤ２、ＬＳＤ３及
びＬＳＤ４が明確に示されている。各パワースイッチン
グデバイスはそれぞれの出力ターミナルをサプライレー
ルＶｓ又は仮想グラウンドノードＶＧのいずれかにコミ
ュートする。図示の実施例では、単一の外部検出抵抗Ｒ
５ｅｎｃｅが仮想グラウンドノードＶＧと、選択された
サプライスキームに従って適切な出力ターミナルに接続
される１又は２以上の外部負荷（図示せず）のサプライ
回路のグラウンド間に接続されている。明示されている
ように、各パワースイッチングデバイスは、それぞれプ
ログラム可能な論理回路の出力ターミナルＣＡ、ＣＢ、
Ｃｏ５Ｃ１、Ｃ２及びＣ３から来るシグナルにより駆動
される。
ドが装着された６個の集積パワースイッチングデバイス
Ｈ３Ｄ１、Ｈ５Ｄ２、ＬＳＤｌ、ＬＳＤ２、ＬＳＤ３及
びＬＳＤ４が明確に示されている。各パワースイッチン
グデバイスはそれぞれの出力ターミナルをサプライレー
ルＶｓ又は仮想グラウンドノードＶＧのいずれかにコミ
ュートする。図示の実施例では、単一の外部検出抵抗Ｒ
５ｅｎｃｅが仮想グラウンドノードＶＧと、選択された
サプライスキームに従って適切な出力ターミナルに接続
される１又は２以上の外部負荷（図示せず）のサプライ
回路のグラウンド間に接続されている。明示されている
ように、各パワースイッチングデバイスは、それぞれプ
ログラム可能な論理回路の出力ターミナルＣＡ、ＣＢ、
Ｃｏ５Ｃ１、Ｃ２及びＣ３から来るシグナルにより駆動
される。
図示の接続により検出抵抗Ｒ５ｅｎｃｅを横切って存在
する電圧シグナル、及びコントロールシグナルＶｒｅｆ
及びクロックは実質的に通常タイプのＰＷＭコントロー
ル回路に供給される。ＰＷＭコントロール回路により生
成するコントロールシグナルＩＮＩはスピードアップ「
フレキシビリティブリッジ」回路ＢＦＧの入力に供給さ
れ、該回路の一機能はブリッジコンフィギユレーション
にありそれらの間で最終的にカップリングしている多数
のハーフブリッジ回路をコントロールすることを許容す
ることであり、例えば単一の左側のハーフブリッジ（第
１ｂ図に示されるようにスキームのＨ３Ｄ１、ＬＳＤｌ
及びＬＳＤ２により形成される）を考慮することにより
コントロールシグナルＩＬは常にシグナルＩＮＩ又はそ
の反転の関数でありつまり常に「ハイ」又は常に「ロー
」であるため、これにより単一のコントロールシグナル
ＩＬ又はＪＲによるドライビングのコントロールを許容
しく当業者により容易に理解できるように、「ローサイ
ドドライバー」はそれぞれの「ハイサイドドライバー」
に対して常に反転すると仮定する）、従ってＢＦＧ回路
のＡＮＤゲート及びそれに続＜ ＥＸ−ＯＲゲートは、
ＲＯＭから来るそれぞれの左フェーズ（Ｐ Ｌ）及び左
反転（ＸＬ）シグナルを通して関数： ＩＬ＝Ｓ （Ｉ
ＮＩ）をコントロールする。明らかなように、同じタイ
プのコントロールが、最後の右側のハーフブリッジ（第
１ｂ図のＨ３Ｄ２、Ｈ３Ｄ３及びＬＳＤ４から形成され
る）用のＩＲドライビングシグナルを発生させるために
ＲＯＭから来るそれぞれのＰＲ及びＸＲシグナルを通し
てＢＦＧ回路により複製される。このような解決法の利
点は、二重のハーフブリッジコントロールを実施するた
めに必要な素子数を少なくすること、及び第３図及び第
４図のより一般的なスキームに関連して見てきた通りＰ
ＷＭコントロール回路により発生するシグナルＩＮ１及
びコントロールシグナルＩＬ及び／又はＩＲ間の遅れが
常に極端に小さく維持されるため非常に遅いＲＯＭを使
用する可能性を提示できることである。
する電圧シグナル、及びコントロールシグナルＶｒｅｆ
及びクロックは実質的に通常タイプのＰＷＭコントロー
ル回路に供給される。ＰＷＭコントロール回路により生
成するコントロールシグナルＩＮＩはスピードアップ「
フレキシビリティブリッジ」回路ＢＦＧの入力に供給さ
れ、該回路の一機能はブリッジコンフィギユレーション
にありそれらの間で最終的にカップリングしている多数
のハーフブリッジ回路をコントロールすることを許容す
ることであり、例えば単一の左側のハーフブリッジ（第
１ｂ図に示されるようにスキームのＨ３Ｄ１、ＬＳＤｌ
及びＬＳＤ２により形成される）を考慮することにより
コントロールシグナルＩＬは常にシグナルＩＮＩ又はそ
の反転の関数でありつまり常に「ハイ」又は常に「ロー
」であるため、これにより単一のコントロールシグナル
ＩＬ又はＪＲによるドライビングのコントロールを許容
しく当業者により容易に理解できるように、「ローサイ
ドドライバー」はそれぞれの「ハイサイドドライバー」
に対して常に反転すると仮定する）、従ってＢＦＧ回路
のＡＮＤゲート及びそれに続＜ ＥＸ−ＯＲゲートは、
ＲＯＭから来るそれぞれの左フェーズ（Ｐ Ｌ）及び左
反転（ＸＬ）シグナルを通して関数： ＩＬ＝Ｓ （Ｉ
ＮＩ）をコントロールする。明らかなように、同じタイ
プのコントロールが、最後の右側のハーフブリッジ（第
１ｂ図のＨ３Ｄ２、Ｈ３Ｄ３及びＬＳＤ４から形成され
る）用のＩＲドライビングシグナルを発生させるために
ＲＯＭから来るそれぞれのＰＲ及びＸＲシグナルを通し
てＢＦＧ回路により複製される。このような解決法の利
点は、二重のハーフブリッジコントロールを実施するた
めに必要な素子数を少なくすること、及び第３図及び第
４図のより一般的なスキームに関連して見てきた通りＰ
ＷＭコントロール回路により発生するシグナルＩＮ１及
びコントロールシグナルＩＬ及び／又はＩＲ間の遅れが
常に極端に小さく維持されるため非常に遅いＲＯＭを使
用する可能性を提示できることである。
当業者には明らかな通り、「フルブリッジ」サプライス
キームが利用される場合には、「電流保有ＪＣＳブロッ
クの機能は最早必要とされず、ＲＯＭから来る「Ｃ８使
用禁止」シグナルはＣＳブロックの２個のＯＲ出力ゲー
トを使用禁止にするように「１」に等しい論理値を有し
ている。「デユーアルハーフブリッジ」又は「ユニポー
ラモータ」サプライスキームが選択される場合には、ｒ
ｃｓ使用禁止」シグナルは「φ」論理値を有し、電流保
有コントロール回路ｒＣ３ＣＪの２個の出力シグナルｒ
ＩＬ使用可能」及びｒｌＲ使用可能」シグナルは２個の
ＡＮＤゲートのそれぞれの入力へ供給される。実質的に
１９８８年９月１６日提出の特願昭６３−２４５６５７
号の第４図に示された回路のシグナルＰＡ及びＰＢに実
質的に対応するつまり「■Ｌ使用可能」及びｒｌＲ使用
可能」シグナルである、２個のＡＮＤゲートの出力シグ
ナルＩＬ及びＩＲはその回路の２個のシグナルＱｚ及び
Ｑｚに実質的に対応している。
キームが利用される場合には、「電流保有ＪＣＳブロッ
クの機能は最早必要とされず、ＲＯＭから来る「Ｃ８使
用禁止」シグナルはＣＳブロックの２個のＯＲ出力ゲー
トを使用禁止にするように「１」に等しい論理値を有し
ている。「デユーアルハーフブリッジ」又は「ユニポー
ラモータ」サプライスキームが選択される場合には、ｒ
ｃｓ使用禁止」シグナルは「φ」論理値を有し、電流保
有コントロール回路ｒＣ３ＣＪの２個の出力シグナルｒ
ＩＬ使用可能」及びｒｌＲ使用可能」シグナルは２個の
ＡＮＤゲートのそれぞれの入力へ供給される。実質的に
１９８８年９月１６日提出の特願昭６３−２４５６５７
号の第４図に示された回路のシグナルＰＡ及びＰＢに実
質的に対応するつまり「■Ｌ使用可能」及びｒｌＲ使用
可能」シグナルである、２個のＡＮＤゲートの出力シグ
ナルＩＬ及びＩＲはその回路の２個のシグナルＱｚ及び
Ｑｚに実質的に対応している。
ブリッジスキームが選択された場合には、２個のＡＮＤ
ゲートの２個の出力シグナルＩＬ及びＩＲはリブリカ及
び反転の形態で図示のインバーターを通して、ラグタイ
ム発生回路ｒＲＴＬＪへつまり正のランプの移動のある
遅れを決定できる回路へ供給され、該回路は通常の技術
に従って「ハイサイドドライバー」及び「ローサイドド
ライバー」の同時導電を積極的に除外する機能を有する
。
ゲートの２個の出力シグナルＩＬ及びＩＲはリブリカ及
び反転の形態で図示のインバーターを通して、ラグタイ
ム発生回路ｒＲＴＬＪへつまり正のランプの移動のある
遅れを決定できる回路へ供給され、該回路は通常の技術
に従って「ハイサイドドライバー」及び「ローサイドド
ライバー」の同時導電を積極的に除外する機能を有する
。
シグナル対ＩＬ’及びＩＬ’ ＩＲ’及びＩＲ”はそ
れぞれ続いて説明するように、マルチプレクサｒＭＸＪ
を通してパワースイッチングデバイスのそれぞれのドラ
イビングターミナルへ供給される。
れぞれ続いて説明するように、マルチプレクサｒＭＸＪ
を通してパワースイッチングデバイスのそれぞれのドラ
イビングターミナルへ供給される。
ユニポーラモータモードの動作がレジスターＲ１により
選択された場合は（第１ｄ図のスキーム）、４個のコン
トロールフェーズ（フェーズ１．２．３及び４〉がレジ
スターＲ２によりセットされ、図示の接続を通してこれ
らのシグナルはマルチプレクサＭＸのそれぞれの入力に
供給され、該入力には前述したようにＰＷＭコントロー
ル回路、Ｃ８電流保有回路及びＢＦＧ回路で発生した２
個のコントロールシグナルＩＲ及びＩＬも供給される。
選択された場合は（第１ｄ図のスキーム）、４個のコン
トロールフェーズ（フェーズ１．２．３及び４〉がレジ
スターＲ２によりセットされ、図示の接続を通してこれ
らのシグナルはマルチプレクサＭＸのそれぞれの入力に
供給され、該入力には前述したようにＰＷＭコントロー
ル回路、Ｃ８電流保有回路及びＢＦＧ回路で発生した２
個のコントロールシグナルＩＲ及びＩＬも供給される。
ＲＯＭから来る「ユニポーラ／ブリッジ選択」シグナル
によりマルチプレクサは予備設定され、それぞれ６個の
パワースイッチングデバイス用の６個のドライビングシ
グナルＣＡ、ＣＢ、Ｃ３、Ｃ２、Ｃ１及びＣＯはＲＯＭ
から来るそれぞれ「Ｒ使用可能」及び「Ｌ使用可能」で
ある２個の使用可能／使用禁止シグナルにより使用可能
にされ、それらはマルチプレクサＭＸの６個の出力上に
接続された６個のＡＮＤゲートにより、ドライビングシ
グナルをオフ状態（使用禁止）にすることを許容する。
によりマルチプレクサは予備設定され、それぞれ６個の
パワースイッチングデバイス用の６個のドライビングシ
グナルＣＡ、ＣＢ、Ｃ３、Ｃ２、Ｃ１及びＣＯはＲＯＭ
から来るそれぞれ「Ｒ使用可能」及び「Ｌ使用可能」で
ある２個の使用可能／使用禁止シグナルにより使用可能
にされ、それらはマルチプレクサＭＸの６個の出力上に
接続された６個のＡＮＤゲートにより、ドライビングシ
グナルをオフ状態（使用禁止）にすることを許容する。
マルチプレクサの使用は、互いに大きく異なったブリッ
ジタイプ及びユニポーラ−モータータイプのサプライス
キーム間の選択を実施するために特に効果的であり、こ
れは本発明実施例の集積デバイスで使用されるプログラ
ム可能な論理回路を動作させるために必要な素子の数を
減少させることを可能にする。
ジタイプ及びユニポーラ−モータータイプのサプライス
キーム間の選択を実施するために特に効果的であり、こ
れは本発明実施例の集積デバイスで使用されるプログラ
ム可能な論理回路を動作させるために必要な素子の数を
減少させることを可能にする。
ブリッジタイプサプライスキーム又はソレノイドコント
ロールの実施に関するドライビングシグナルは、第５図
中に「ブリッジドライブシグナル」と表示されて分類さ
れ、一方ユニボーラモータサプライスキームの実施に関
するドライビングシグナルの全体は同じ第５図のダイア
グラムに「ユニポーラドライブシグナル」として表示さ
れている。
ロールの実施に関するドライビングシグナルは、第５図
中に「ブリッジドライブシグナル」と表示されて分類さ
れ、一方ユニボーラモータサプライスキームの実施に関
するドライビングシグナルの全体は同じ第５図のダイア
グラムに「ユニポーラドライブシグナル」として表示さ
れている。
ＲＯＭが使用される僅かな本発明の実施例のみを例示し
たが、ＲＯＭは例えばプログラム可能な論理アレイ （
ＰＬＡＳＰＡＬ等）又は等価な組み合わされた論理回路
のような等価な論理回路と置換できることが当業者には
明らかであろう。更に本発明は、純粋に例示の目的で説
明した実施例に関して修正した異なった態様で実施する
こともできる。
たが、ＲＯＭは例えばプログラム可能な論理アレイ （
ＰＬＡＳＰＡＬ等）又は等価な組み合わされた論理回路
のような等価な論理回路と置換できることが当業者には
明らかであろう。更に本発明は、純粋に例示の目的で説
明した実施例に関して修正した異なった態様で実施する
こともできる。
第１ａ図、第１ｂ図、第１ｃ図及び第１ｄ図は、従来技
術に通常採用される１又は２以上の外部負荷のドライビ
ングスキーム、第２図は、本発明実施例の集積駆動回路
の基本ブロックダイアグラム、第３図は、比較的長いア
クセスタイムを有するプログラムできるデバイスを利用
するために好適な本発明実施例のブロックダイアグラム
であり、第４図は、第３図のブロックダイアグラムの１
つの回路ダイアグラムであり、第５図は、本発明実施例
の回路のより詳細な機能的なブロックダイアグラムであ
る。 特許出願人 工ッセヂエッセートムソンマイクロエレク
トロニクス エッセ・エツジ・エツジ ＦＩＧ、４
術に通常採用される１又は２以上の外部負荷のドライビ
ングスキーム、第２図は、本発明実施例の集積駆動回路
の基本ブロックダイアグラム、第３図は、比較的長いア
クセスタイムを有するプログラムできるデバイスを利用
するために好適な本発明実施例のブロックダイアグラム
であり、第４図は、第３図のブロックダイアグラムの１
つの回路ダイアグラムであり、第５図は、本発明実施例
の回路のより詳細な機能的なブロックダイアグラムであ
る。 特許出願人 工ッセヂエッセートムソンマイクロエレク
トロニクス エッセ・エツジ・エツジ ＦＩＧ、４
Claims (1)
- 【特許請求の範囲】 １）集積回路のサプライレールに接続された共通のポー
ルを有する少なくとも１個あるいは２個でも良いハイサ
イドドライバパワースイッチング集積デバイス、集積回
路の仮想グラウンドノードに接続された共通ポールを有
する４個のローサイドドライバパワースイッチング集積
デバイス、集積回路の同数の出力ターミナルの１つにそ
れぞれ接続された前記集積パワースイッチングデバイス
のそれぞれの第２のポール、前記仮想グラウンドノード
とサプライ回路の真のグラウンドノード間に接続された
外部検出抵抗、前記検出抵抗を横切って存在するシグナ
ルを検出しコントロール参照電圧と比較する手段、クロ
ックシグナルと前記コントロール参照電圧によりそれぞ
れコントロールされる周波数と衝撃係数を有する少なく
とも１個の実質的な方形波コントロールシグナルを発生
出来るパルス幅変調コントロール回路を含んで成り、前
記集積パワースイッチングデバイスのそれぞれがドライ
ビングシグナルが供給されるドライビングターミナルを
有し、かつ集積回路の出力ターミナルにサプライスキー
ムに従って接続された１又は２以上の外部負荷をスイッ
チングモードで駆動する集積回路であって、 プログラミングにより形成できかつ前記パルス幅変調コ
ントロール回路により発生する前記コントロールシグナ
ルを少なくとも１個のその入力ターミナルを通して受け
入れることができ、かつ異なったブリッジ及びユニポー
ラモータタイプの接続スキーム間から選択された集積回
路の前記出力ターミナルへの外部負荷の接続のサプライ
スキームに適合する前記出力のコンフィギュレーション
に従って、その出力ターミナルを通し前記集積パワース
イッチングデバイスに向けて前記コントロールシグナル
の関数であるドライビングシグナルをアドレスできる少
なくとも１個の論理回路を含む集積回路。 （２）ＰＷＭコントロール回路が２個の重ならない方形
波コントロールシグナルを発生し、形成できる論理回路
が２個のその入力ターミナルを通して前記２個の重なら
ないコントロールシグナルを受け取る請求項１に記載の
集積回路。 （３）形成できる集積回路が、 集積回路の出力ターミナルを通して選択されたスキーム
に適合するように接続された外部負荷の接続スキームを
選択するための第１のレジスタ、前記外部接続された負
荷の駆動条件をコントロールするための第２のレジスタ
、 前記第１及び第２のレジスタに記憶されたデータと適合
する組み合わされた論理回路の条件を調節するために出
力シグナルのコンフィギュレーションを適切に生成する
読み出し専用メモリ又は等価の論理回路、 パルス幅変調コントロール回路により発生する前記コン
トロールシグナルと前記読み出し専用メモリにより生成
する条件調節シグナルを受け入れ、かつ前記パルス幅変
調コントロール回路により発生する前記コントロールシ
グナルの関数としてかつ前記読み出し専用メモリにより
生成する出力シグナルのコンフィギュレーションに適合
するようドライビングシグナルを生成するために適した
組み合わされた論理回路、 前記読み出し専用メモリにより発生する条件調節シグナ
ルの関数としてブリッジタイプ及びユニポーラモータタ
イプドライビングモータの間から選択し、かつ前記組み
合わされた論理回路により発生し、マルチプレクサ回路
の入力ターミナルに供給される前記ドライビングシグナ
ルを、前記読み出し専用メモリにより生成する使用可能
／使用禁止シグナルによりコントロールされる使用可能
／使用禁止手段を通して前記集積されたパワースイッチ
ングデバイスのドライビングターミナルに接続されてい
るその出力ターミナル上に再生するために適した少なく
とも１個のマルチプレクサとを含んで成る請求項１に記
載の集積回路。 （４）マルチプレクサの出力の使用可能／使用禁止手段
が、そこからそれぞれカスケードされた同数の論理ＡＮ
Ｄゲートを含み、それぞれが第１の入力ターミナルを通
してマルチプレクサ回路の出力ターミナルの１つから来
るドライビングシグナルを、そして第２の入力ターミナ
ルを通してＲＯＭから来る使用可能／使用禁止シグナル
を受け入れることが出来、そして使用可能条件下で出力
ターミナル上にそれぞれの集積パワースイッチングデバ
イスのドライビングターミナルに供給されるドライビン
グシグナルを生成出来る請求項３に記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8883681A IT1225630B (it) | 1988-11-16 | 1988-11-16 | Circuito integrato di controllo di commutazione di corrente in carichiinduttivi multipli esterni configurabile |
| IT83681A/88 | 1988-11-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02184295A true JPH02184295A (ja) | 1990-07-18 |
Family
ID=11323789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1298746A Pending JPH02184295A (ja) | 1988-11-16 | 1989-11-16 | スイッチングモードで選択可能な接続スキームに応じて外部誘導負荷を駆動するための内部的に形成できる多目的集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4972130A (ja) |
| EP (1) | EP0369954B1 (ja) |
| JP (1) | JPH02184295A (ja) |
| DE (1) | DE68918232T2 (ja) |
| IT (1) | IT1225630B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7355358B2 (en) | 2003-10-23 | 2008-04-08 | Hewlett-Packard Development Company, L.P. | Configurable H-bridge circuit |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04347593A (ja) * | 1991-05-23 | 1992-12-02 | Rohm Co Ltd | モータドライバおよびファンモータドライバ制御システム |
| JP3446220B2 (ja) * | 1992-05-21 | 2003-09-16 | ソニー株式会社 | モータ駆動装置 |
| US5329214A (en) * | 1992-08-28 | 1994-07-12 | Compaq Computer Corporation | Motor drive circuit |
| US5400239A (en) * | 1992-12-11 | 1995-03-21 | Northern Telecom Limited | Power converter with plural regulated outputs |
| US5783963A (en) * | 1996-02-29 | 1998-07-21 | Lexmark International, Inc. | ASIC with selectable output drivers |
| US5757213A (en) * | 1996-08-16 | 1998-05-26 | Delco Electronics Corp. | Multi-configurable output driver |
| DE19639252C1 (de) * | 1996-09-25 | 1997-11-20 | Hella Kg Hueck & Co | Frei konfigurierbares Halbleiter-Treiberschaltungselement zur Ansteuerung elektrischer Lasten |
| DE29620516U1 (de) * | 1996-11-25 | 1997-01-23 | Siemens AG, 80333 München | Elektromechanischer Antrieb |
| US5870296A (en) | 1997-10-14 | 1999-02-09 | Maxim Integrated Products, Inc. | Dual interleaved DC to DC switching circuits realized in an integrated circuit |
| US6094079A (en) * | 1998-12-21 | 2000-07-25 | Caterpillar Inc. | Sequencer module for a pulse width modulation driver |
| US6147848A (en) * | 1998-12-21 | 2000-11-14 | Caterpillar Inc. | Pulse width modulation driver having programmable current control |
| US6317458B1 (en) | 1998-12-21 | 2001-11-13 | Caterpillar Inc. | Fault detection for a pulse width modulation driver |
| JP4419270B2 (ja) | 2000-04-20 | 2010-02-24 | 株式会社デンソー | 電気負荷駆動用ｉｃ |
| JP2004520790A (ja) * | 2000-11-14 | 2004-07-08 | ヤスカワエシエド テクノロジー リミテッド | パルス幅変調駆動システムにおける不動作時間の影響を除去するシステムと方法 |
| US6362608B1 (en) | 2001-02-01 | 2002-03-26 | Maxim Integrated Products, Inc. | Multi-phase switching converters and methods |
| AU2002320548A1 (en) * | 2001-02-06 | 2002-12-03 | Harman International Industries, Inc. | Half-bridge gate driver circuit |
| US7551007B2 (en) * | 2005-02-11 | 2009-06-23 | Fairchild Semiconductor Corporation | Partial switch gate driver |
| US8446943B2 (en) * | 2010-04-23 | 2013-05-21 | Renesas Electronics America Inc. | Communication over power lines |
| RU2440664C1 (ru) * | 2010-05-07 | 2012-01-20 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Трех-шеститактный распределитель импульсов |
| KR101694424B1 (ko) * | 2010-09-13 | 2017-01-09 | 삼성전자주식회사 | 휴대 단말기의 시분할 다중 접속 노이즈 제거 장치 및 방법 |
| EP2439559B1 (en) | 2010-10-07 | 2013-05-29 | Mettler-Toledo Safeline Limited | Method for operating of a metal detection system and metal detection system |
| EP2625551B1 (en) | 2010-10-07 | 2016-11-09 | Mettler-Toledo Safeline Limited | Method for operating a metal detection system and metal detection system |
| EP2439560B1 (en) | 2010-10-07 | 2013-05-29 | Mettler-Toledo Safeline Limited | Method for monitoring the operation of a metal detection system and metal detection system |
| US9018935B2 (en) | 2011-09-19 | 2015-04-28 | Mettler-Toledo Safeline Limited | Method for operating a metal detection apparatus and apparatus |
| RU2526859C2 (ru) * | 2012-09-18 | 2014-08-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Трехтактный распределитель импульсов с автоматической коррекцией одиночных ошибок |
| US9611797B2 (en) * | 2012-10-30 | 2017-04-04 | National Instruments Corporation | Direct injection flexible multiplexing scheme |
| RU2526855C1 (ru) * | 2013-01-09 | 2014-08-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Многофункциональный распределитель для управления шаговым двигателем |
| EP2811646B1 (en) * | 2013-06-03 | 2018-12-26 | OCT Circuit Technologies International Limited | Reconfigurable output stage |
| EP3148078A1 (en) * | 2015-09-22 | 2017-03-29 | Continental Automotive GmbH | Integrated circuit for driving a solenoid |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5977515A (ja) * | 1982-10-27 | 1984-05-04 | Hitachi Ltd | デジタル制御回路 |
| US4544869A (en) * | 1983-10-05 | 1985-10-01 | Unisen, Inc. | Electronic control circuit for bi-directional motion |
| US4523134A (en) * | 1984-05-08 | 1985-06-11 | Matsushita Electrical Industrial Co., Ltd. | Control system for DC motors |
| JPS60241784A (ja) * | 1984-05-15 | 1985-11-30 | Sanyo Electric Co Ltd | 直流サ−ボモ−タの制御装置 |
| US4574228A (en) * | 1984-12-07 | 1986-03-04 | International Business Machines Corp. | Current controlled motor drive circuit |
| US4616305A (en) * | 1985-02-11 | 1986-10-07 | Eaton Corporation | AC/DC power MOSFET reversing H-drive system |
| JPS61202975A (ja) * | 1985-03-07 | 1986-09-08 | Jidosha Kiki Co Ltd | 電動式動力舵取装置 |
| DE3513775A1 (de) * | 1985-04-17 | 1986-10-23 | Arnold Müller GmbH & Co KG, 7312 Kirchheim | Steuereinheit fuer einen von einem frequenzumrichter gespeisten drehstrommotorantrieb |
| US4800324A (en) * | 1986-11-19 | 1989-01-24 | Steel Casting Engineering, Ltd. | Brush motor amplifier with overspeed protection |
| US4831285A (en) * | 1988-01-19 | 1989-05-16 | National Semiconductor Corporation | Self precharging static programmable logic array |
-
1988
- 1988-11-16 IT IT8883681A patent/IT1225630B/it active
-
1989
- 1989-11-13 DE DE68918232T patent/DE68918232T2/de not_active Expired - Fee Related
- 1989-11-13 EP EP89830493A patent/EP0369954B1/en not_active Expired - Lifetime
- 1989-11-14 US US07/435,889 patent/US4972130A/en not_active Ceased
- 1989-11-16 JP JP1298746A patent/JPH02184295A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7355358B2 (en) | 2003-10-23 | 2008-04-08 | Hewlett-Packard Development Company, L.P. | Configurable H-bridge circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68918232T2 (de) | 1995-02-02 |
| EP0369954A1 (en) | 1990-05-23 |
| DE68918232D1 (de) | 1994-10-20 |
| US4972130A (en) | 1990-11-20 |
| IT1225630B (it) | 1990-11-22 |
| EP0369954B1 (en) | 1994-09-14 |
| IT8883681A0 (it) | 1988-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4972130A (en) | Multipurpose, internally configurable integrated circuit for driving in a switching mode external inductive loads according to a selectable connection scheme | |
| US5648710A (en) | System for controlling drive of stepping motor | |
| EP0314386B1 (en) | A power supply | |
| US5422780A (en) | Solenoid drive circuit | |
| EP0525999B1 (en) | Synchronous rectification method for reducing power dissipation in motor drivers in PWM mode | |
| US5469096A (en) | Power-transistor slew-rate controller employing only a single capacitor per half-bridge | |
| JPS63304715A (ja) | Ｍｏｓトランジスタブリッジを制御するための回路と方法 | |
| USRE35806E (en) | Multipurpose, internally configurable integrated circuit for driving a switching mode external inductive loads according to a selectable connection scheme | |
| JPH10318025A5 (ja) | ||
| JPH08149796A (ja) | 電圧駆動型スイッチ素子のドライブ回路 | |
| US5111381A (en) | H-bridge flyback recirculator | |
| JP3588301B2 (ja) | ハーフブリッジ形インバータ回路 | |
| JPH09172359A (ja) | 電圧駆動形半導体スイッチング素子のゲート回路 | |
| US6249455B1 (en) | Multi-step pulse generating circuit for flash memory | |
| JPH055408B2 (ja) | ||
| JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| WO2001069785A1 (en) | Electronic circuit provided with a digital driver for driving a capacitive load | |
| EP0218288B1 (en) | Mos power device usable both as an n-chanel mos transistor and as a p-channel mos transistor | |
| JPH0622590A (ja) | 負荷体駆動装置 | |
| JP4396059B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JP3404287B2 (ja) | インバータ装置の駆動回路 | |
| JP2943810B2 (ja) | モータ駆動ｉｃ回路 | |
| JP3613886B2 (ja) | Ｌ負荷駆動装置 | |
| JP2549707B2 (ja) | スイッチドライバ | |
| JPH0795799A (ja) | 電流駆動ステッピングモータ駆動装置 |