JPH02185174A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH02185174A JPH02185174A JP1005446A JP544689A JPH02185174A JP H02185174 A JPH02185174 A JP H02185174A JP 1005446 A JP1005446 A JP 1005446A JP 544689 A JP544689 A JP 544689A JP H02185174 A JPH02185174 A JP H02185174A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- vertical shift
- vertical
- charge
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電荷転送素子を用いた固体撮像素子に関し、
特に一垂直周期期間に複数回の電荷の加算が垂直シフト
レジスタで行われる所謂マルチストロボ動作を行う固体
撮像素子に関する。
特に一垂直周期期間に複数回の電荷の加算が垂直シフト
レジスタで行われる所謂マルチストロボ動作を行う固体
撮像素子に関する。
本発明は、転送ゲートの制御によってマトリクス状に配
される光電変換素子から電荷が一垂直周期期間中に複数
回垂直シフトレジスタへ転送されて加算される固体撮像
素子において、加算すべき電荷を垂直シフトレジスタ内
で複数ビット分揺動させることにより、固定パターン雑
音の低減等を実現するものである。
される光電変換素子から電荷が一垂直周期期間中に複数
回垂直シフトレジスタへ転送されて加算される固体撮像
素子において、加算すべき電荷を垂直シフトレジスタ内
で複数ビット分揺動させることにより、固定パターン雑
音の低減等を実現するものである。
高速度の物体の動作解析等に使用して好適な固体撮像素
子として、一垂直周期期間に複数回の電荷の加算が垂直
シフトレジスタで行われる（所謂マルチストロボ動作）
を行う固体撮像素子が知られている（特開昭６１−１３
６３８８号公報参照）。
子として、一垂直周期期間に複数回の電荷の加算が垂直
シフトレジスタで行われる（所謂マルチストロボ動作）
を行う固体撮像素子が知られている（特開昭６１−１３
６３８８号公報参照）。
このような一垂直周期期間に複数回の電荷の加算が行わ
れる固体撮像素子では、垂直シフトレジスタの暗電流に
よる固定パターン雑音が問題となる。
れる固体撮像素子では、垂直シフトレジスタの暗電流に
よる固定パターン雑音が問題となる。
すなわち、通常のＣＯＤイメージヤの動作では、垂直シ
フトレジスタの特定のビットが成る画像情報を蓄積して
いる時間は短時間であり、また垂直シフトレジスタの転
送によって、その列の平均化が行われるために、垂直シ
フトレジスタの特定のビットでの暗電流による固定パタ
ーン雑音（ＦＰＮ）が問題となることはない。しかしな
がら、上述のようなマルチストロボ動作を行う固体撮像
素子では、垂直シフトレジスタの特定のビットに、一垂
直周期期間の第１回度の読み出し時から電荷が蓄積され
ており、その蓄積時間は１フィールド近くにもなって、
暗電流による固定パターン雑音が問題となる。
フトレジスタの特定のビットが成る画像情報を蓄積して
いる時間は短時間であり、また垂直シフトレジスタの転
送によって、その列の平均化が行われるために、垂直シ
フトレジスタの特定のビットでの暗電流による固定パタ
ーン雑音（ＦＰＮ）が問題となることはない。しかしな
がら、上述のようなマルチストロボ動作を行う固体撮像
素子では、垂直シフトレジスタの特定のビットに、一垂
直周期期間の第１回度の読み出し時から電荷が蓄積され
ており、その蓄積時間は１フィールド近くにもなって、
暗電流による固定パターン雑音が問題となる。
そこで、本発明は上述の技術的な課題に鑑み、一垂直周
期期間に複数回の電荷の加算が垂直シフトレジスタで行
われる固体撮像素子において、暗電流による固定パター
ン雑音が低減されるような固体撮像素子の提供を目的と
する。
期期間に複数回の電荷の加算が垂直シフトレジスタで行
われる固体撮像素子において、暗電流による固定パター
ン雑音が低減されるような固体撮像素子の提供を目的と
する。
［課題を解決するための手段］
上述の目的を達成するために、本発明の固体撮像素子は
、マトリクス状に配された複数の光電変換素子と、電荷
を垂直方向に転送する垂直シフトレジスタと、上記各光
電変換素子によって発生した電荷の上記垂直シフトレジ
スタへの転送を制御する転送ゲートと、電荷を水平方向
に転送する水平シフトレジスタを有する。上記垂直シフ
トレジスタの構造は、蓄積部（ストレージ部）を有する
ものでも良く、すなわち本発明の固体撮像素子はＦＩＴ
（フレームインターライントランスファ）型、ＩＴ（イ
ンターライントランスファ）型を間わない、そして、本
発明の固体撮像素子は、一垂直周期期間に上記光電変換
素子に蓄積された電荷を複数回にわたり上記転送ゲート
を介して上記垂直シフトレジスタに転送し、複数回転送
された電荷を上記垂直シフトレジスタ内で加算して、上
記水平シフトレジスタに転送するものであって、加算す
べき電荷を垂直シフトレジスタ内で複数ビット分揺動さ
せることを特徴とする。ここで、この複数ビット分の揺
動は、一方向の転送回数とその反対方向への転送数を同
じ回数実行させて行うことができる。また、複数ビット
分の揺動を行うために、揺動させた場合でも電荷が垂直
シフトレジスタ内にあるように、垂直シフトレジスタの
冗長領域を設けるようにしても良い。
、マトリクス状に配された複数の光電変換素子と、電荷
を垂直方向に転送する垂直シフトレジスタと、上記各光
電変換素子によって発生した電荷の上記垂直シフトレジ
スタへの転送を制御する転送ゲートと、電荷を水平方向
に転送する水平シフトレジスタを有する。上記垂直シフ
トレジスタの構造は、蓄積部（ストレージ部）を有する
ものでも良く、すなわち本発明の固体撮像素子はＦＩＴ
（フレームインターライントランスファ）型、ＩＴ（イ
ンターライントランスファ）型を間わない、そして、本
発明の固体撮像素子は、一垂直周期期間に上記光電変換
素子に蓄積された電荷を複数回にわたり上記転送ゲート
を介して上記垂直シフトレジスタに転送し、複数回転送
された電荷を上記垂直シフトレジスタ内で加算して、上
記水平シフトレジスタに転送するものであって、加算す
べき電荷を垂直シフトレジスタ内で複数ビット分揺動さ
せることを特徴とする。ここで、この複数ビット分の揺
動は、一方向の転送回数とその反対方向への転送数を同
じ回数実行させて行うことができる。また、複数ビット
分の揺動を行うために、揺動させた場合でも電荷が垂直
シフトレジスタ内にあるように、垂直シフトレジスタの
冗長領域を設けるようにしても良い。
加算すべき電荷を垂直シフトレジスタ内で複数ビット分
揺動させることで、固定パターン雑音につながる暗電流
が複数ビット分に亘って平均化されることになり、ノイ
ズの低減が行われる。
揺動させることで、固定パターン雑音につながる暗電流
が複数ビット分に亘って平均化されることになり、ノイ
ズの低減が行われる。
本発明の好適な実施例を図面を参照しながら説明する。
第１の実施例
本実施例は、フレームインターライントランスファ型（
以下、ＦＩＴ型と称す。）のＣＣＤ固体撮像素子の例で
あり、所謂マルチストロボ動作を行うことができるもの
であって、加算すべき電荷が垂直シフトレジスタ内で複
数ビット分揺動されるために、固定パターン雑音の低減
がなされるものである。
以下、ＦＩＴ型と称す。）のＣＣＤ固体撮像素子の例で
あり、所謂マルチストロボ動作を行うことができるもの
であって、加算すべき電荷が垂直シフトレジスタ内で複
数ビット分揺動されるために、固定パターン雑音の低減
がなされるものである。
まず、その構成は第２図に示すようにされ、そのイメー
ジ部６には、各画素に対応してマトリクス状に配される
複数の光電変換素子１の列に沿って、第１の垂直シフト
レジスタ２が配されている。
ジ部６には、各画素に対応してマトリクス状に配される
複数の光電変換素子１の列に沿って、第１の垂直シフト
レジスタ２が配されている。
各光電変換素子１と第１の垂直シフトレジスタ２との間
には、各光電変換素子１に蓄積された光信号電荷を第１
の垂直シフトレジスタ２への転送を制御するための転送
ゲート３が配置される。この固体撮像素子は、横型オー
バーフロードレイン構造とされ、上記転送ゲート３の光
電変換素子ｌを挟んで反対側には、オーバーフローコン
トロールゲート５が配され、そのオーバーフローコント
ロールゲート５に隣接してオーバーフロードレイン４が
形成される。
には、各光電変換素子１に蓄積された光信号電荷を第１
の垂直シフトレジスタ２への転送を制御するための転送
ゲート３が配置される。この固体撮像素子は、横型オー
バーフロードレイン構造とされ、上記転送ゲート３の光
電変換素子ｌを挟んで反対側には、オーバーフローコン
トロールゲート５が配され、そのオーバーフローコント
ロールゲート５に隣接してオーバーフロードレイン４が
形成される。
上記第１の垂直シフトレジスタ２の一端に連続するよう
に第２の垂直シフトレジスタ８が設けられ、これら第１
と第２の垂直シフトレジスタ２゜８は電気的に結合する
。この第２の垂直シフトレジスタ８によってストレージ
部７が構成される。
に第２の垂直シフトレジスタ８が設けられ、これら第１
と第２の垂直シフトレジスタ２゜８は電気的に結合する
。この第２の垂直シフトレジスタ８によってストレージ
部７が構成される。
そして、この第２の垂直シフトレジスタ８の第１の垂直
シフトレジスタ２と反対側の端部には、第２の垂直シフ
トレジスタ８と電気的に結合する水平シフトレジスタ９
が設けられ、この水平シフトレジスタ９によって、１水
平ライン毎の信号が電荷検出部１０を介して出力される
ことになる。
シフトレジスタ２と反対側の端部には、第２の垂直シフ
トレジスタ８と電気的に結合する水平シフトレジスタ９
が設けられ、この水平シフトレジスタ９によって、１水
平ライン毎の信号が電荷検出部１０を介して出力される
ことになる。
このようなＦＩＴ型のＣＣＤ固体撮像素子は、例えば第
４図に示す信号によって、マルチストロボ動作する。
４図に示す信号によって、マルチストロボ動作する。
第４図（ａｌは垂直周期期間を示す波形図であり、垂直
同期パルスＶｓｙｎｃによって一周期が定められている
。第４図伽）はオーバーフローコントロールゲート５に
供給される信号Φｏｒｃの波形を示し、一垂直周期期間
内に３度低レベルとなって、その低レベルとなる期間τ
で電荷の蓄積が行われる。
同期パルスＶｓｙｎｃによって一周期が定められている
。第４図伽）はオーバーフローコントロールゲート５に
供給される信号Φｏｒｃの波形を示し、一垂直周期期間
内に３度低レベルとなって、その低レベルとなる期間τ
で電荷の蓄積が行われる。
この信号Φ。１．のレベルが高レベルの時は、不要電荷
のオーバーフロードレイン４への掃き出しが行われる。
のオーバーフロードレイン４への掃き出しが行われる。
第４図（Ｃ）は転送ゲート３に供給される信号Φ次。。
の波形を示し、期間τで示す電荷の蓄積期間の終わり間
際に高レベルとなる。この高レベルの時、充電変換素子
１に蓄積された電荷が転送ゲート３を介して第１の垂直
シフトレジスタ２へ転送される。従って、当該第４図（
Ｃ）の波形では、電荷が３度断続的に転送され、それぞ
れ第１の垂直シフトレジスタ２で加算される。第４図（
ｄ）は第１の垂直シフトレジスタ２から第２の垂直シフ
トレジスタ８への転送のタイミングを示し、期間Ｔ、で
その転送が行われる。
際に高レベルとなる。この高レベルの時、充電変換素子
１に蓄積された電荷が転送ゲート３を介して第１の垂直
シフトレジスタ２へ転送される。従って、当該第４図（
Ｃ）の波形では、電荷が３度断続的に転送され、それぞ
れ第１の垂直シフトレジスタ２で加算される。第４図（
ｄ）は第１の垂直シフトレジスタ２から第２の垂直シフ
トレジスタ８への転送のタイミングを示し、期間Ｔ、で
その転送が行われる。
なお、その第２の垂直シフトレジスタ８への転送された
電荷は、続く一垂直周期期間の間に−ライン分ずつ水平
シフトレジスタ９に転送され、電荷検出部１０より外部
に信号が出力される。
電荷は、続く一垂直周期期間の間に−ライン分ずつ水平
シフトレジスタ９に転送され、電荷検出部１０より外部
に信号が出力される。
このようなマルチストロボ動作を行う本実施例の固体撮
像素子は、さらに、加算すべき電荷が垂直シフトレジス
タ内で複数ビット分揺動させられる。すなわち、第４図
（Ｃ）に示す期間ｔ、は、電荷の光電変換素子１から第
１の垂直シフトレジスタ２への転送が行われた直後から
、その次の転送までの期間であり、この期間ｔ１に加算
すべき電荷の複数ビット分の移動動作が第１の垂直シフ
トレジスタ２で行われる。
像素子は、さらに、加算すべき電荷が垂直シフトレジス
タ内で複数ビット分揺動させられる。すなわち、第４図
（Ｃ）に示す期間ｔ、は、電荷の光電変換素子１から第
１の垂直シフトレジスタ２への転送が行われた直後から
、その次の転送までの期間であり、この期間ｔ１に加算
すべき電荷の複数ビット分の移動動作が第１の垂直シフ
トレジスタ２で行われる。
ここで第１図（Ａ）〜（Ｄ）に示すような一本の垂直シ
フトレジスタＶ□と成る光電変換素子ＰＤに着目しなが
ら、上記移動動作について簡単に説明する。
フトレジスタＶ□と成る光電変換素子ＰＤに着目しなが
ら、上記移動動作について簡単に説明する。
まず、第１図（Ａ）に示すように、任意の光電変換素子
ＰＤから転送ゲートＴＧを介して、その光電変換素子Ｐ
Ｄから蓄積されて加算すべき電荷ｅ０が第１の垂直シフ
トレジスタＶＳＩＩに転送される。なお、この時、転送
ゲートＴＧのレベルは高レベルである。
ＰＤから転送ゲートＴＧを介して、その光電変換素子Ｐ
Ｄから蓄積されて加算すべき電荷ｅ０が第１の垂直シフ
トレジスタＶＳＩＩに転送される。なお、この時、転送
ゲートＴＧのレベルは高レベルである。
次に、第１図（Ｂ）に示すように、転送ゲートＴＧのレ
ベルが低レベルとされ、転送ゲー）ＴＧを介した電荷の
転送を停止させる。そして、第１の垂直シフトレジスタ
■□では、一方向（図中下方向）の電荷の移動動作を行
う。この移動動作は、第４図（Ｃ）の期間ｔ１に行われ
、例えばｎビット分（ｎは２以上の整数）のレジスタに
亘って行われる。
ベルが低レベルとされ、転送ゲー）ＴＧを介した電荷の
転送を停止させる。そして、第１の垂直シフトレジスタ
■□では、一方向（図中下方向）の電荷の移動動作を行
う。この移動動作は、第４図（Ｃ）の期間ｔ１に行われ
、例えばｎビット分（ｎは２以上の整数）のレジスタに
亘って行われる。
次に、第１図（Ｃ）に示すように、ｎビット分レジスタ
に亘って移動された電荷を元の位置に戻すため、逆方向
（図中上方向）に電荷を同じくｎビット分転送する。こ
れで電荷が着目した光電変換素子ＰＤにかかるレジスタ
の位置に戻ることになり、加算すべき電荷が元の位置に
戻ったところで上記期間１．が終了する。
に亘って移動された電荷を元の位置に戻すため、逆方向
（図中上方向）に電荷を同じくｎビット分転送する。こ
れで電荷が着目した光電変換素子ＰＤにかかるレジスタ
の位置に戻ることになり、加算すべき電荷が元の位置に
戻ったところで上記期間１．が終了する。
次に、第１図（Ｄ）に示すように、上記光電変換素子Ｐ
Ｄから再び転送ゲートＴＧを介して、加算すべき電荷ｅ
１が第１の垂直シフトレジスタＶｓｔに転送され、第１
の垂直シフトレジスタＶＳＩＩの電荷量はｅ、＋ｅ＋
となる、ここで、各電荷ｅＯ＋ｅ１が第４図（ｂ）の期
間τだけの電子シャッター動作によって蓄積されたもの
ならば、高速度の物体解析に好適なマルチストロボ動作
となる。
Ｄから再び転送ゲートＴＧを介して、加算すべき電荷ｅ
１が第１の垂直シフトレジスタＶｓｔに転送され、第１
の垂直シフトレジスタＶＳＩＩの電荷量はｅ、＋ｅ＋
となる、ここで、各電荷ｅＯ＋ｅ１が第４図（ｂ）の期
間τだけの電子シャッター動作によって蓄積されたもの
ならば、高速度の物体解析に好適なマルチストロボ動作
となる。
このような第１図（Ａ）〜（Ｄ）の移動動作を一垂直周
期期間の転送回数（第４図の例では三回）に応じて行い
、最終的には第１の垂直シフトレジスタ２から第２の垂
直シフトレジスタ８へ、揺動されながら加算された電荷
を送り、さらにその電荷を水平シフトレジスタ９及び電
荷検出部１０を介して信号として取り出す。
期期間の転送回数（第４図の例では三回）に応じて行い
、最終的には第１の垂直シフトレジスタ２から第２の垂
直シフトレジスタ８へ、揺動されながら加算された電荷
を送り、さらにその電荷を水平シフトレジスタ９及び電
荷検出部１０を介して信号として取り出す。
第５図（Ａ）〜（Ｃ）は本実施例の固体撮像素子の効果
を模式的に説明するための図であり、第５図（Ａ）は成
る第１の垂直シフトレジスタの列の暗電流による固定パ
ターン雑音の一例である。
を模式的に説明するための図であり、第５図（Ａ）は成
る第１の垂直シフトレジスタの列の暗電流による固定パ
ターン雑音の一例である。
そして、上述のような複数ビット分の移動動作を行った
場合には、第５図（Ｂ）に示すようなフィルター効果が
得られることになる。すなわち、第１図（Ｂ）、（Ｃ）
に示したような移動動作をｎビット分のレジスタに対し
て行うものとし、転送ゲート３の転送時から次の転送時
までの期間をｔとすると、ｔ １ ／ ｎが特定の電荷
が特定のビットに蓄積されている時間となる。このため
、特定のピントからの暗電流の発生時間もり、／ｎに低
減されることになり、暗電流がｎビットの画像情報に分
配されて、そのレベルがｎ −＋に低減されることにな
る。第５図（Ｃ）はその複数ビット分の移動動作後の成
る第１の垂直シフトレジスタの列の暗電流による固定パ
ターン雑音の例であり、急峻なピークがなだらかな曲線
になる。
場合には、第５図（Ｂ）に示すようなフィルター効果が
得られることになる。すなわち、第１図（Ｂ）、（Ｃ）
に示したような移動動作をｎビット分のレジスタに対し
て行うものとし、転送ゲート３の転送時から次の転送時
までの期間をｔとすると、ｔ １ ／ ｎが特定の電荷
が特定のビットに蓄積されている時間となる。このため
、特定のピントからの暗電流の発生時間もり、／ｎに低
減されることになり、暗電流がｎビットの画像情報に分
配されて、そのレベルがｎ −＋に低減されることにな
る。第５図（Ｃ）はその複数ビット分の移動動作後の成
る第１の垂直シフトレジスタの列の暗電流による固定パ
ターン雑音の例であり、急峻なピークがなだらかな曲線
になる。
このような複数ビット分の揺動が第１の垂直シフトレジ
スタ２で行われる本実施例の固体撮像素子には、例えば
第２図に示すような冗長領域１１を設けることができる
。この冗長領域１１は、第１の垂直シフトレジスタ２内
の電荷を複数ビット分だけ移動動作した場合に、該第１
の垂直シフトレジスタ２の端部の電荷も有効に移動動作
させるための領域である０例えば、初めに第１の垂直シ
フトレジスタ２の第２の垂直シフトレジスタ８側の反対
側へｎビットだけ電荷を移動させる場合には、その反対
側に垂直シフトレジスタの冗長領域１１を形成しておく
ことで端部の電荷を有効に扱うことができる。また、逆
に、初めに第１の垂直シフトレジスタ２の第２の垂直シ
フトレジスタ８側へ電荷をｎビットだけ移動させる場合
には、そのための冗長領域を形成しても良く、或いは第
２の垂直シフトレジスタ８の一部を移動動作のために用
いる領域１２としても良い、勿論、イメージ部６の端部
の電荷については、それを有効としない処理をすること
も可能である。
スタ２で行われる本実施例の固体撮像素子には、例えば
第２図に示すような冗長領域１１を設けることができる
。この冗長領域１１は、第１の垂直シフトレジスタ２内
の電荷を複数ビット分だけ移動動作した場合に、該第１
の垂直シフトレジスタ２の端部の電荷も有効に移動動作
させるための領域である０例えば、初めに第１の垂直シ
フトレジスタ２の第２の垂直シフトレジスタ８側の反対
側へｎビットだけ電荷を移動させる場合には、その反対
側に垂直シフトレジスタの冗長領域１１を形成しておく
ことで端部の電荷を有効に扱うことができる。また、逆
に、初めに第１の垂直シフトレジスタ２の第２の垂直シ
フトレジスタ８側へ電荷をｎビットだけ移動させる場合
には、そのための冗長領域を形成しても良く、或いは第
２の垂直シフトレジスタ８の一部を移動動作のために用
いる領域１２としても良い、勿論、イメージ部６の端部
の電荷については、それを有効としない処理をすること
も可能である。
なお、上述の実施例において、一垂直周期期間中の転送
ゲート３による転送回数は３回に限定されず、２回以上
の整数であれば良い、また、揺動させるための移動動作
も一方に移動させて単純にまた元に戻すだけでなく、２
度以上方向を変化させるような移動動作も可能である。
ゲート３による転送回数は３回に限定されず、２回以上
の整数であれば良い、また、揺動させるための移動動作
も一方に移動させて単純にまた元に戻すだけでなく、２
度以上方向を変化させるような移動動作も可能である。
また、オーバーフロードレインは縦型構造でも良い。
第２の実施例
本実施例は、第３図に示すように、インターライントラ
ンスファ型（以下、ＩＴ型と称す。）のＣＣＤ固体撮像
素子の例である。その構成は、マトリクス状に光電変換
素子２１が配列され、垂直シフトレジスタ２２が光電変
換素子２１の一列に沿って設けられる。垂直シフトレジ
スタ２２の一端部には電気的に該垂直シフトレジスタ２
２と接続した水平シフトレジスタ２３が設けられ、その
水平シフトレジスタ２３のＰ、端部に設けられた電荷検
出部２４により信号が取り出される。なお、転送ゲート
、オーバーフロードレインやそのオーバーフローコント
ロールゲートは簡単のため図示を省略する。
ンスファ型（以下、ＩＴ型と称す。）のＣＣＤ固体撮像
素子の例である。その構成は、マトリクス状に光電変換
素子２１が配列され、垂直シフトレジスタ２２が光電変
換素子２１の一列に沿って設けられる。垂直シフトレジ
スタ２２の一端部には電気的に該垂直シフトレジスタ２
２と接続した水平シフトレジスタ２３が設けられ、その
水平シフトレジスタ２３のＰ、端部に設けられた電荷検
出部２４により信号が取り出される。なお、転送ゲート
、オーバーフロードレインやそのオーバーフローコント
ロールゲートは簡単のため図示を省略する。
このようなＩＴ型の構造の固体撮像素子であっても、マ
ルチストロボ動作が可能であり、一垂直周期期間中に複
数回垂直シフトレジスタ２２に転送された電荷を第１図
（Ａ）〜（Ｄ）に示したように複数ビット分揺動させて
、暗電流による垂直シフトレジスタ２２の固定パターン
雑音を低減させることができる。
ルチストロボ動作が可能であり、一垂直周期期間中に複
数回垂直シフトレジスタ２２に転送された電荷を第１図
（Ａ）〜（Ｄ）に示したように複数ビット分揺動させて
、暗電流による垂直シフトレジスタ２２の固定パターン
雑音を低減させることができる。
また、第３図中、斜線で示す冗長領域２５を設けること
も可能であり、冗長領域２５により垂直シフトレジスタ
２２の端部の電荷も有効に取り扱うことができる。
も可能であり、冗長領域２５により垂直シフトレジスタ
２２の端部の電荷も有効に取り扱うことができる。
［発明の効果］
本発明の固体撮像素子は、一垂直周期期間に電荷が複数
回にわたり上記垂直シフトレジスタに転送されて加算さ
れるマルチストロボ動作を行う素子であって、その加算
すべき電荷が垂直シフトレジスタ内で複数ビット分揺動
させられるために、暗電流の特定のレジスタへの集中が
緩和され、固定パターン雑音が低減されることになる。
回にわたり上記垂直シフトレジスタに転送されて加算さ
れるマルチストロボ動作を行う素子であって、その加算
すべき電荷が垂直シフトレジスタ内で複数ビット分揺動
させられるために、暗電流の特定のレジスタへの集中が
緩和され、固定パターン雑音が低減されることになる。
第１図（Ａ３−（Ｄ）は本発明の固体撮像素子の一例の
垂直シフトレジスタ内の電荷の移動動作を説明するため
のそれぞれ模式図、第２図は本発明の固体撮像素子の一
例の構成を示す構成図、第３図は本発明の固体撮像素子
の他の一例の構成を示す構成図、第４図（ａｌ〜（ｄｌ
は本発明の固体撮像素子の一例の所謂マルチストロボ動
作を説明するためのそれぞれ波形図、第５図（Ａ）〜（
Ｃ）は本発明の固体撮像素子の一例の固定パターン雑音
の低減の効果を説明するためのそれぞれ説明図である。 ｌ・・・光電変換素子 ２・・・第１の垂直シフトレジスタ ３・・・転送ゲート ４・・・オーバーフロードレイン ５・・・オーバーフローコントロールゲート８・・・第
２の垂直シフトレジスフ ９・・・水平シフトレジスタ １０・・・電荷検出部 特許出願人 ソニー株式会社 代理人弁理士 小部 晃（他２名） ＩＴ ％！ 第３図 マＩＬ＋ストロボ初午
垂直シフトレジスタ内の電荷の移動動作を説明するため
のそれぞれ模式図、第２図は本発明の固体撮像素子の一
例の構成を示す構成図、第３図は本発明の固体撮像素子
の他の一例の構成を示す構成図、第４図（ａｌ〜（ｄｌ
は本発明の固体撮像素子の一例の所謂マルチストロボ動
作を説明するためのそれぞれ波形図、第５図（Ａ）〜（
Ｃ）は本発明の固体撮像素子の一例の固定パターン雑音
の低減の効果を説明するためのそれぞれ説明図である。 ｌ・・・光電変換素子 ２・・・第１の垂直シフトレジスタ ３・・・転送ゲート ４・・・オーバーフロードレイン ５・・・オーバーフローコントロールゲート８・・・第
２の垂直シフトレジスフ ９・・・水平シフトレジスタ １０・・・電荷検出部 特許出願人 ソニー株式会社 代理人弁理士 小部 晃（他２名） ＩＴ ％！ 第３図 マＩＬ＋ストロボ初午
Claims (1)
- 【特許請求の範囲】 マトリクス状に配された複数の光電変換素子と、電荷を
垂直方向に転送する垂直シフトレジスタと、上記各光電
変換素子によって発生した電荷の上記垂直シフトレジス
タへの転送を制御する転送ゲートと、電荷を水平方向に
転送する水平シフトレジスタを有し、一垂直周期期間に
上記光電変換素子に蓄積された電荷を複数回にわたり上
記転送ゲートを介して上記垂直シフトレジスタに転送し
、複数回転送された電荷を上記垂直シフトレジスタ内で
加算して、上記水平シフトレジスタに転送するようにし
た固体撮像素子において、 加算すべき電荷を垂直シフトレジスタ内で複数ビット分
揺動させることを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005446A JPH02185174A (ja) | 1989-01-12 | 1989-01-12 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005446A JPH02185174A (ja) | 1989-01-12 | 1989-01-12 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02185174A true JPH02185174A (ja) | 1990-07-19 |
Family
ID=11611434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005446A Pending JPH02185174A (ja) | 1989-01-12 | 1989-01-12 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02185174A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2700091A1 (fr) * | 1992-12-30 | 1994-07-01 | Thomson Csf Semiconducteurs | Détecteur d'image thermique avec période d'obturation rapide et procédé de fonctionnement. |
| JP2017103575A (ja) * | 2015-12-01 | 2017-06-08 | 旭光電機株式会社 | ２次元ｃｃｄ撮像装置 |
-
1989
- 1989-01-12 JP JP1005446A patent/JPH02185174A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2700091A1 (fr) * | 1992-12-30 | 1994-07-01 | Thomson Csf Semiconducteurs | Détecteur d'image thermique avec période d'obturation rapide et procédé de fonctionnement. |
| EP0605282A1 (fr) * | 1992-12-30 | 1994-07-06 | Thomson-Csf Semiconducteurs Specifiques | Détecteur d'image thermique avec obturateur rotatif à fréquence de rotation élevée et procédé de fonctionnement |
| US5432348A (en) * | 1992-12-30 | 1995-07-11 | Thomson-Csf Semiconducteurs Specifiques | Thermal image detector with fast shutter period, and method of operation |
| JP2017103575A (ja) * | 2015-12-01 | 2017-06-08 | 旭光電機株式会社 | ２次元ｃｃｄ撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3758205B2 (ja) | 固体撮像装置及びこれを用いたビデオカメラ、並びにｘ‐ｙアドレス型固体撮像装置の駆動方法 | |
| US7289150B2 (en) | Solid-state image apparatus including a plurality of horizontal transfer registers for transferring image signals from an imaging area | |
| JPH04262679A (ja) | 固体撮像素子の駆動方法 | |
| JPH04225686A (ja) | 撮像装置 | |
| US4788592A (en) | CSD type solid-state imaging device with means for draining excess charges | |
| JPH02185174A (ja) | 固体撮像素子 | |
| JP3379652B2 (ja) | 固体撮像素子 | |
| JP2850902B2 (ja) | 画像入力装置 | |
| JPH10285467A (ja) | 撮像装置 | |
| JPH0442870B2 (ja) | ||
| JP2705158B2 (ja) | イメージセンサ装置 | |
| JP2804635B2 (ja) | 撮像装置 | |
| JPS62155560A (ja) | 固体撮像装置 | |
| US20030117672A1 (en) | Dynamic CCD line length timing for color scanners | |
| JPS6367977A (ja) | 撮像装置 | |
| JP4435129B2 (ja) | 固体撮像装置および固体撮像システム | |
| JPH01165270A (ja) | Ｍｏｓ型固体撮像装置 | |
| JPH0547021B2 (ja) | ||
| JPH1098649A (ja) | Ｃｃｄラインセンサ | |
| JPS60137174A (ja) | 固体撮像装置 | |
| JPH1065972A (ja) | Ｃｃｉｒ／ｅｉａモード変換機能の固体撮像素子 | |
| JPH07112058B2 (ja) | 固体撮像素子 | |
| JPH04257171A (ja) | 撮像装置 | |
| JPH03266574A (ja) | 固体撮像装置 | |
| JPS63181574A (ja) | 固体撮像素子の駆動方法 |