JPH02186629A - 強誘電体膜の製造方法 - Google Patents

強誘電体膜の製造方法

Info

Publication number
JPH02186629A
JPH02186629A JP1005808A JP580889A JPH02186629A JP H02186629 A JPH02186629 A JP H02186629A JP 1005808 A JP1005808 A JP 1005808A JP 580889 A JP580889 A JP 580889A JP H02186629 A JPH02186629 A JP H02186629A
Authority
JP
Japan
Prior art keywords
ferroelectric
single crystal
film
films
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1005808A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1005808A priority Critical patent/JPH02186629A/ja
Publication of JPH02186629A publication Critical patent/JPH02186629A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、半導体集積回路装置基板上に形成する強誘電
体膜の製造方法に関する。
[発明が解決しようとする課題] しかし、上記従来技術によると、多結晶強誘電体膜の強
誘電体特性に再現性が無(、劣化すると云う課題があっ
た。
本発明は、かかる従来技術の課題を解決し、再現性良く
、劣化の無い強誘電体特性を実現する半導体集積回路装
置基板上への強誘電体膜の製造方法を提供する事を目的
とする。
[課題を解決するための手段] 上記課題を解決するために、本発明は、強誘電体膜の製
造方法に関し、半導体基板表面にはモリブデン酸ガドリ
ウムや鉛−ジルコニウム−チタン酸化物等の強誘電体単
結晶膜をエピタキシャル成長させる手段を取る。
[従来の技?4til 従来、半導体集積回路装置基板上に形成する強誘電体膜
は、スパッタ法で多結晶膜が形成されるのが通例であっ
た。
[実施例コ 以下、実施例により本発明を詳述する。
第1図は、本発明の一実施例を示す半導体集積回路装置
基板表面への強誘電体単結晶膜の形成法を示す工程順の
要部の断面図である。
すなわち、(A)Si単結晶から成る81基板1の表面
にはフィールド酸化膜2及び拡散層6が形成され、次で
、(B)強誘電体膜4がガス・ソースによるCVD法や
、スパッタ法等により形成され、前記拡散層6上の強誘
電体膜は、強誘電体単結晶膜5として、単結晶膜がエピ
タキシャル成長されて成る。以後は、ホト・エツチング
により強誘電体膜4を処理し強誘電体単結晶膜5等の要
部を残して、該、強誘電体単結晶膜5の表面には電極が
形成されて成る強誘電体単結晶膜のS1車、結晶基板上
の成長を、スパッタ法で行なう場合にはターゲットに所
望成分の強誘電体を用い、酸素プラズマやアルゴン・プ
ラズマ等の高周波励起ガス・プラズマを該ターゲットに
照射すると共に、ターゲットと81単結晶基板間に、比
較的低い(200■以下)静電界を印加すると共に基板
を比較的低温(300℃〜600℃)に加熱することに
より、第1図(B)の如く、強訴電体単結晶膜5が部分
的に形成される事となる。
尚、強誘電体単結晶膜のエピタキシャル成長法としては
、上記スパッタ法の他、CVD法や、レーザー・アニー
ル法、あるいは固相エピタキシャル法等の他の方法で行
なっても良い事は云うまでもない。
[発明の効果] 本発明により、半導体基板上に結晶欠陥の少ない、又、
当然の事ながら結晶粒界の無い強誘電体単結晶膜が形成
できる事となり、結晶欠陥や結晶粒界に帰因する強誘電
体特性の劣化や再現性の無さを克服することができ、長
寿命で、きれいな強誘電体特性を得る事ができる効果が
あり、半導体集積回路装置基板上に強誘電体素子を形成
した、強誘電体集積回路装置の歩留シ向上や高信頼度化
を計ることができる効果がある。
路装置基板表面への強誘電体単結晶膜の形成法を示す工
程順の要部の断面図である。
1・・・・・・・・・Si基板 2・・・・・・・・・フィールド酸化膜3・・・・・・
・・・拡散層 4・・・・・・・・・強誘電体膜 5・・・・・・・・・強誘電体単結晶膜(a) 以上

Claims (1)

    【特許請求の範囲】
  1. 半導体基板表面にはモリブデン酸ガドリウムや鉛−ジル
    コニウム−チタン酸化物等の強誘電体単結晶膜がエピタ
    キシャル成長されて成る事を特徴とする強誘電体膜の製
    造方法。
JP1005808A 1989-01-12 1989-01-12 強誘電体膜の製造方法 Pending JPH02186629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1005808A JPH02186629A (ja) 1989-01-12 1989-01-12 強誘電体膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005808A JPH02186629A (ja) 1989-01-12 1989-01-12 強誘電体膜の製造方法

Publications (1)

Publication Number Publication Date
JPH02186629A true JPH02186629A (ja) 1990-07-20

Family

ID=11621385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005808A Pending JPH02186629A (ja) 1989-01-12 1989-01-12 強誘電体膜の製造方法

Country Status (1)

Country Link
JP (1) JPH02186629A (ja)

Similar Documents

Publication Publication Date Title
EP0969505A3 (en) SOI substrate
JP2002009081A (ja) 半導体装置及びその製造方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
JPH0799239A (ja) 半導体装置及び半導体装置の製造方法
JP3344205B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPH02143415A (ja) 単結晶シリコン膜の形成方法
JPH02186629A (ja) 強誘電体膜の製造方法
JP2024134795A (ja) エピタキシャルウェーハ及びsoiウェーハ並びにそれらの製造方法
JP2024541075A (ja) 電荷トラップ層を備えた支持基板を準備するためのプロセス
JPH0465126A (ja) 半導体基板の製造方法
JPH04237134A (ja) エピタキシャルウェハーの製造方法
KR100366960B1 (ko) 실리콘 결정화 방법
JPH09266175A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPH04267518A (ja) 半導体薄膜素子の製造方法
JP3180378B2 (ja) 半導体薄膜の製造方法および半導体磁気抵抗素子の製造方法
JPS60176241A (ja) 半導体基板の製造方法
JPH03120871A (ja) 薄膜トランジスタの製造方法
JPH01253972A (ja) ヘテロ接合素子およびその製造方法
JPH09162461A (ja) 半導体薄膜磁気抵抗素子の製造方法
JP2005011887A (ja) 高誘電率金属酸化物膜の作製方法、高誘電率金属酸化物膜、ゲート絶縁膜、及び半導体素子
JPH03265157A (ja) 半導体基板の製造方法
JPH0297029A (ja) Cd系2−6族化合物半導体薄膜の製造方法及び光センサ
JPH02208920A (ja) Soi構造の形成方法
JPH02106075A (ja) 半導体装置の製造方法