JPH04237134A - エピタキシャルウェハーの製造方法 - Google Patents

エピタキシャルウェハーの製造方法

Info

Publication number
JPH04237134A
JPH04237134A JP3005494A JP549491A JPH04237134A JP H04237134 A JPH04237134 A JP H04237134A JP 3005494 A JP3005494 A JP 3005494A JP 549491 A JP549491 A JP 549491A JP H04237134 A JPH04237134 A JP H04237134A
Authority
JP
Japan
Prior art keywords
silicon substrate
heat treatment
temperature heat
oxygen concentration
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3005494A
Other languages
English (en)
Other versions
JP2725460B2 (ja
Inventor
Masahiro Toeda
戸枝　雅寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3005494A priority Critical patent/JP2725460B2/ja
Priority to EP92101022A priority patent/EP0496382B1/en
Priority to DE69227852T priority patent/DE69227852T2/de
Publication of JPH04237134A publication Critical patent/JPH04237134A/ja
Application granted granted Critical
Publication of JP2725460B2 publication Critical patent/JP2725460B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はエピタキシャルウェハー
の製造方法に関し、特にイントリシック・ゲッタリング
（以下ＩＧと記す）効果を持たせたエピタキシャルウェ
ハーの製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造に用いられるＩ
Ｇ効果を有するエピタキシャルウェハーの製造方法を図
２により説明する。まず図２（ａ）に示すように、酸素
濃度が１２〜１５×１０１７／ｃｍ３　のシリコン基板
１Ａを用意する。シリコン基板１Ａ中には微小の析出核
２が存在する。次に図２（ｂ）に示すように、１１５０
℃の高温で３時間程度、次で図２（ｃ）に示すように、
６５０℃で２４時間程度の熱処理を行う。この処理によ
りシリコン基板１Ａの上下面には析出核のないデヌーデ
ットゾー４が形成される。
【０００３】次に図２（ｄ）に示すように、表面にエピ
タキシャル層３を形成する。最初の高温熱処理は窒素雰
囲気中で行い、外方拡散により表面近傍の酸素濃度を減
少させる。そして次の低温熱処理により析出核２を成長
させる。その際表面近傍では酸素がすでに低くなってい
るため、析出核２は形成されない。そして次に１５〜２
０μｍ程度のシリコンエピタキシャル層３を形成後、素
子製造プロセスにおいて析出核２を成長させながら、汚
染不純物や微小欠陥のゲッタリングを行う。
【０００４】この従来のエピタキシャルウェハーは、基
板抵抗を０〜０．０１８Ω・ｃｍ，エピタキシャル層の
抵抗を１５Ω・ｃｍ程度としているため、シリコン基板
の不純物（例えばＳｂ）濃度を高くしなければならない
。このため製造されるシリコン基板中の酸素濃度は、濃
度分圧の関係から１２〜１５×１０１７／ｃｍ３　とな
っている。
【０００５】
【発明が解決しようとする課題】この従来のエピタキシ
ャルウェハーの製造方法では、酸素濃度が１２〜１５×
１０１７／ｃｍ３　のシリコン基板を高温及び低温の熱
処理後、シリコンのエピタキシャル成長を行っている。 シリコン基板の酸素濃度にはばらつきがあるため、高温
熱処理（例えば１１５０℃）において、適切な酸素の外
方拡散がされるように処理時間に幅を持たせ、基板に適
した時間を選ばなければならない。また、低温熱処理（
例えば６５０℃）においては、シリコン基板の酸素濃度
が１２〜１５×１０１７／ｃｍ３　と低いため、約２４
時間という長時間の熱処理が必要であった。このような
事から、エピタキシャルウェハーの生産性が悪く、高コ
ストになるといった問題点があった。
【０００６】
【課題を解決するための手段】本発明のエピタキシャル
ウェハーの製造方法は、酸素濃度が１６〜１９×１０１
７／ｃｍ３　のシリコン基板上にエピタキシャル層を成
長させたのち、イントリシック・ゲッタリング処理を行
うものである。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。図１（ａ）〜（ｃ）は本発明の一実施例を説明するた
めのシリコン基板の断面図である。
【０００８】まず図１（ａ）に示すように、Ｓｂを含み
酸素濃度が１６〜１９×１０７　／ｃｍ３　のＮ型のシ
リコン基板１を用意する。このシリコン基板１中には微
小の析出核２が含まれる。次に図１（ｂ）に示すように
、例えばＳｉＨＣｌ３　−Ｈ２　ガスを用いるＣＶＤ法
により、１１５０℃でシリコン基板１の表面に厚さ約１
５μｍのエピタキシャル層３を形成する。この時の温度
は１０００℃以上であればよい。このエピタキシャル成
長工程は、従来の製造方法における１１５０℃の高温熱
処理工程を代行しており、シリコン基板１にはデヌーデ
ットゾーン４が形成される。次に図１（ｃ）に示すよう
に、６５０℃１時間の熱処理を行ない析出核２を成長さ
せる。
【０００９】このように本実施例によれば、シリコン基
板１として酸素濃度を析出核が形成容易なレベルまで高
めたものを用いるため、従来６５０℃約２４時間かかっ
ていた低温熱処理を、約１時間に変更することができる
。この低温熱処理後は、素子製造プロセスにおいて、析
出核２を成長させながら汚染不純物や微小欠陥のゲッタ
リングを行う。以上の事から大幅な熱処理時間の短縮，
工程数の削減により生産性の向上と製造コストの低減を
図ることができる。また、素子製造プロセスの熱処理時
間，温度が大きく異なる場合は、ＩＧ効果が十分得られ
るように低温熱処理時間を延長する等の制御が必要であ
る。
【００１０】尚、シリコン基板の酸素濃度の上限を１９
×１０７　／ｃｍ３　としたが、これ以上の酸素濃度で
はエピタキシャル層に表面欠陥が発生するため好ましく
ない。
【００１１】
【発明の効果】以上説明したように本発明は、酸素濃度
を１６〜１９×１０１７／ｃｍ３　に高めたシリコン基
板上にエピタキシャル層を形成したのち低温での熱処理
を行うことにより、従来必要であった高温熱処理工程を
削減できると共に、低温の熱処理時間を大幅に短縮する
ことができる。このため、エピタキシャルウェハーの生
産性の向上とコスト低減を可能にできるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するためのシリコン基
板の断面図である。
【図２】従来のエピタキシャルウェハーの製造方法を説
明するためのシリコン基板の断面図である。
【符号の説明】
１，１Ａ　　　　シリコン基板 ２　　　　析出核 ３　　　　エピタキシャル層 ４　　　　デヌーデット・ゾーン

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　酸素濃度が１６〜１９×１０１７／ｃ
    ｍ３　のシリコン基板上にエピタキシャル層を成長させ
    たのち、イントリシック・ゲッタリング処理を行うこと
    を特徴とするエピタキシャルウェハーの製造方法。
JP3005494A 1991-01-22 1991-01-22 エピタキシャルウェハーの製造方法 Expired - Fee Related JP2725460B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3005494A JP2725460B2 (ja) 1991-01-22 1991-01-22 エピタキシャルウェハーの製造方法
EP92101022A EP0496382B1 (en) 1991-01-22 1992-01-22 Intrinsic gettering for a semiconducteur epitaxial wafer
DE69227852T DE69227852T2 (de) 1991-01-22 1992-01-22 Eigengetterung für ein epitaxiales Halbleiterplättchen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3005494A JP2725460B2 (ja) 1991-01-22 1991-01-22 エピタキシャルウェハーの製造方法

Publications (2)

Publication Number Publication Date
JPH04237134A true JPH04237134A (ja) 1992-08-25
JP2725460B2 JP2725460B2 (ja) 1998-03-11

Family

ID=11612790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3005494A Expired - Fee Related JP2725460B2 (ja) 1991-01-22 1991-01-22 エピタキシャルウェハーの製造方法

Country Status (3)

Country Link
EP (1) EP0496382B1 (ja)
JP (1) JP2725460B2 (ja)
DE (1) DE69227852T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076006A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ
JPWO2014041736A1 (ja) * 2012-09-13 2016-08-12 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3232168B2 (ja) * 1993-07-02 2001-11-26 三菱電機株式会社 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置
KR100760736B1 (ko) * 2000-01-26 2007-09-21 신에쯔 한도타이 가부시키가이샤 실리콘에피택셜 웨이퍼의 제조방법
KR100699814B1 (ko) * 2000-10-31 2007-03-27 삼성전자주식회사 제어된 결함분포를 갖는 반도체 에피택셜 웨이퍼 및 그의제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954220A (ja) * 1982-09-21 1984-03-29 Nec Corp 半導体装置の製造方法
JPS63198334A (ja) * 1987-02-13 1988-08-17 Komatsu Denshi Kinzoku Kk 半導体シリコンウエ−ハの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2080780B (en) * 1980-07-18 1983-06-29 Secr Defence Heat treatment of silicon slices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954220A (ja) * 1982-09-21 1984-03-29 Nec Corp 半導体装置の製造方法
JPS63198334A (ja) * 1987-02-13 1988-08-17 Komatsu Denshi Kinzoku Kk 半導体シリコンウエ−ハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076006A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ
JPWO2014041736A1 (ja) * 2012-09-13 2016-08-12 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物
JP2018011060A (ja) * 2012-09-13 2018-01-18 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物

Also Published As

Publication number Publication date
EP0496382B1 (en) 1998-12-16
EP0496382A2 (en) 1992-07-29
JP2725460B2 (ja) 1998-03-11
DE69227852D1 (de) 1999-01-28
DE69227852T2 (de) 1999-07-29
EP0496382A3 (en) 1993-08-04

Similar Documents

Publication Publication Date Title
JPS58130517A (ja) 単結晶薄膜の製造方法
JP2725460B2 (ja) エピタキシャルウェハーの製造方法
JPS60247935A (ja) 半導体ウエハの製造方法
JPS59202640A (ja) 半導体ウエハの処理方法
JPH06151864A (ja) 半導体基板及びその製造方法
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPS60176241A (ja) 半導体基板の製造方法
JPH1167779A (ja) 半導体基板及びその製造方法
JPS58138034A (ja) 半導体装置の製造方法
JPH0350737A (ja) 半導体装置の製造方法
JPH0616498B2 (ja) エピタキシアルウエ−ハの製造方法
JP2004056132A (ja) 半導体ウェーハの製造方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
JPS6248014A (ja) 半導体層の固相成長方法
JPS63260014A (ja) 炭化珪素単結晶薄膜の形成方法
JPS61183923A (ja) エピタキシヤル層の形成方法
JPS62206838A (ja) シリコンウエ−ハの製造方法
JPS62128531A (ja) シリコン基板およびその製造方法
JPS5856462A (ja) 半導体装置の製造方法
JPS62166531A (ja) エピタキシアルウエ−ハの製造方法
JPS58170020A (ja) 半導体装置の製造方法
JPH01173727A (ja) 半導体装置の製造方法
JPH04124814A (ja) Ｓｏｉ基板の作製方法
JPS60105237A (ja) 半導体基体の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971104

LAPS Cancellation because of no payment of annual fees