JPH02186684A - 固体記憶膜の形成法 - Google Patents
固体記憶膜の形成法Info
- Publication number
- JPH02186684A JPH02186684A JP1005803A JP580389A JPH02186684A JP H02186684 A JPH02186684 A JP H02186684A JP 1005803 A JP1005803 A JP 1005803A JP 580389 A JP580389 A JP 580389A JP H02186684 A JPH02186684 A JP H02186684A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state memory
- memory film
- formation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 239000007787 solid Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、アモルファス半導体膜や強誘電体膜あるいは
エレクトロクロミック膜等の固体記憶膜の記憶装置とし
ての形成法に関する。
エレクトロクロミック膜等の固体記憶膜の記憶装置とし
ての形成法に関する。
［従来の技術］
従来、固体記憶装置における固体記憶膜の形成法として
は第３図及び第４図に断面図で示す如き形成法が用いら
れていた。すなわち、第５図では［発明が解決しようと
する課題］ しかし、上記従来技術によると、固体記憶装置部の面積
が大となり集積度が上がらないと云う課題があり、且つ
例えば半導体装置基板上に予じめ電極配線も施して置き
、固体記憶膜を最終工程にて形成しようとしても工程が
複雑になり容易に行えない等の課題があった。
は第３図及び第４図に断面図で示す如き形成法が用いら
れていた。すなわち、第５図では［発明が解決しようと
する課題］ しかし、上記従来技術によると、固体記憶装置部の面積
が大となり集積度が上がらないと云う課題があり、且つ
例えば半導体装置基板上に予じめ電極配線も施して置き
、固体記憶膜を最終工程にて形成しようとしても工程が
複雑になり容易に行えない等の課題があった。
本発明は、かかる従来技術の課題を解決し、小面積で且
つ、容易に固体記憶装置を形成する方法を提供する事を
目的とする。
つ、容易に固体記憶装置を形成する方法を提供する事を
目的とする。
口課題を解決するための手段］
上記課題を解決するために、本発明は固体記憶膜の形成
法に関し、絶縁基板上に設けられた、２つの電極間に固
体記憶膜を埋め込んで形成する手段をとる。
法に関し、絶縁基板上に設けられた、２つの電極間に固
体記憶膜を埋め込んで形成する手段をとる。
［実施例］
以下、実施例により本発明を詳述する。
第１図は、本発明の一実施例を示す固体記憶装置の要部
の断面図である。すなわち、絶縁基板１０表面には第１
の電極２と第２の電極６とが０１μｍ〜０．３μｍ程度
のギャップを設けて形成され、少くとも該ギャップ内に
ＯＶＤ法やスパッタ法等によりアモルファスＳ１やＳｉ
ＯあるいはアモルファスＳｉ：ＨやアモルファスＳＩＣ
：Ｈ等から成るアモルファス半導体膜や、チタン酸バリ
ウム等から成る強誘電体膜や、あるいは酸化マンガン等
から成るエレクトロクロミック膜等から成る固体記憶膜
を形成して成る。
の断面図である。すなわち、絶縁基板１０表面には第１
の電極２と第２の電極６とが０１μｍ〜０．３μｍ程度
のギャップを設けて形成され、少くとも該ギャップ内に
ＯＶＤ法やスパッタ法等によりアモルファスＳ１やＳｉ
ＯあるいはアモルファスＳｉ：ＨやアモルファスＳＩＣ
：Ｈ等から成るアモルファス半導体膜や、チタン酸バリ
ウム等から成る強誘電体膜や、あるいは酸化マンガン等
から成るエレクトロクロミック膜等から成る固体記憶膜
を形成して成る。
第２図は、本発明の他の実施例を示す固体記憶装置の要
部の断面図である。すなわち、絶縁基板１１０表面には
、第１の電極１２と第２の電極１３とを０，１μｒｎ、
〜０．６μｍ程度のギャップを設けて形成し、該ギャッ
プを埋め、且つ第１の電極１２と第２の電極１６の表面
に迄延在させて固体記憶膜１４を形成したもので、アモ
ルファス半導体膜の如（、ノーマリ−・オフの状態の固
体記憶膜の場合には、固体記憶膜を電極表面にそのまま
残存させて形成しても良い。
部の断面図である。すなわち、絶縁基板１１０表面には
、第１の電極１２と第２の電極１３とを０，１μｒｎ、
〜０．６μｍ程度のギャップを設けて形成し、該ギャッ
プを埋め、且つ第１の電極１２と第２の電極１６の表面
に迄延在させて固体記憶膜１４を形成したもので、アモ
ルファス半導体膜の如（、ノーマリ−・オフの状態の固
体記憶膜の場合には、固体記憶膜を電極表面にそのまま
残存させて形成しても良い。
［発明の効果］
本発明により固体記憶装置が小面積で且つ容易に形成す
ることができる効果がある。
ることができる効果がある。
第１図及び第２図は本発明の実施例を示す固体記憶装置
の要部の断面図であり、第６図、及び第４図は従来技術
による固体記憶装置の要部の断面図である。 ｉ、１１．．２１．５１・・・・・・絶縁基板２．１２
，２２，５２・・・・・・第１の電極５．１５，２３．
．５３・・・・・・第２の電極４．１４，２４．５４・
・・・・・固体記憶膜以上 、出願人
の要部の断面図であり、第６図、及び第４図は従来技術
による固体記憶装置の要部の断面図である。 ｉ、１１．．２１．５１・・・・・・絶縁基板２．１２
，２２，５２・・・・・・第１の電極５．１５，２３．
．５３・・・・・・第２の電極４．１４，２４．５４・
・・・・・固体記憶膜以上 、出願人
Claims (1)
- 絶縁基板上に設けられた２の電極間に、固体記憶膜が埋
め込まれて形成されて成る事を特徴とする固体記憶膜の
形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005803A JPH02186684A (ja) | 1989-01-12 | 1989-01-12 | 固体記憶膜の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005803A JPH02186684A (ja) | 1989-01-12 | 1989-01-12 | 固体記憶膜の形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186684A true JPH02186684A (ja) | 1990-07-20 |
Family
ID=11621240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005803A Pending JPH02186684A (ja) | 1989-01-12 | 1989-01-12 | 固体記憶膜の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186684A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006502545A (ja) * | 2002-10-09 | 2006-01-19 | サン−ゴバン グラス フランス | 電気化学素子内に含まれる点欠陥を除去する方法 |
| WO2006132045A1 (ja) * | 2005-06-10 | 2006-12-14 | Sharp Kabushiki Kaisha | 不揮発性記憶素子とその製造方法 |
-
1989
- 1989-01-12 JP JP1005803A patent/JPH02186684A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006502545A (ja) * | 2002-10-09 | 2006-01-19 | サン−ゴバン グラス フランス | 電気化学素子内に含まれる点欠陥を除去する方法 |
| WO2006132045A1 (ja) * | 2005-06-10 | 2006-12-14 | Sharp Kabushiki Kaisha | 不揮発性記憶素子とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3045419B2 (ja) | 誘電体膜コンデンサ | |
| JPS63234554A (ja) | 半導体装置の製造方法 | |
| US5355277A (en) | Thin film capacitor | |
| JPH02183569A (ja) | 強誘電体記憶装置 | |
| JPH01251760A (ja) | 強誘電体記憶装置 | |
| JPS62230043A (ja) | 半導体装置 | |
| JPH0590532A (ja) | 半導体記憶素子 | |
| JP3170254B2 (ja) | キャパシタ | |
| JPH05190797A (ja) | 半導体記憶装置 | |
| JPH01241134A (ja) | 半導体装置 | |
| JPH0246764A (ja) | 半導体装置 | |
| JPS6170746A (ja) | 半導体装置 | |
| WO1992002045A1 (fr) | Procede de fabrication de dispositifs a semi-conducteurs | |
| JPH01205559A (ja) | 電気容量体 | |
| JP3559486B2 (ja) | 半導体記憶素子 | |
| JPH02133952A (ja) | 半導体装置 | |
| JPH03212969A (ja) | 強誘電体装置 | |
| JPS6345849A (ja) | 薄膜容量素子 | |
| JPH02114680A (ja) | 電界効果型ジョセフソン・トランジスタ | |
| JPS5847864B2 (ja) | 電界効果トランジスタ | |
| JPH0311766A (ja) | 強誘電体メモリの製造方法 | |
| JPS6052611U (ja) | 積層型コンデンサ | |
| JPS6018558U (ja) | 薄膜トランジスタ素子 | |
| JPH01145845A (ja) | 半導体装置 | |
| JPS61173288A (ja) | 液晶パネル |