JPH0246764A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0246764A
JPH0246764A JP63197674A JP19767488A JPH0246764A JP H0246764 A JPH0246764 A JP H0246764A JP 63197674 A JP63197674 A JP 63197674A JP 19767488 A JP19767488 A JP 19767488A JP H0246764 A JPH0246764 A JP H0246764A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
storage device
thin
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63197674A
Other languages
English (en)
Other versions
JP2715456B2 (ja
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP19767488A priority Critical patent/JP2715456B2/ja
Publication of JPH0246764A publication Critical patent/JPH0246764A/ja
Application granted granted Critical
Publication of JP2715456B2 publication Critical patent/JP2715456B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野Ｊ 本発明は、非熔断固定記憶装置の構造及び材料構成に関
する。
〔従来の技術〕
従来、非熔断固定記憶装置は、第３図に示す如き構造を
とっていた。すなわち、Ｓｌから成る半導体基板２１の
表面には、ＳｉＯ２から成る絶縁膜２２が形成され、該
絶縁膜２２に開けられた窓から拡散層から成る第１の電
極２３を形成し、該第１の電極２３の表面の一部にオキ
シナイトライド（Ｓ　ｉ　ＯＮ）から成る薄い絶４１１
１１２４を形成し、該薄い絶縁膜２４の表面に第２の電
極２５を形成して成るのが通例であった０本例の反熔断
固定装置としての動作は、第１の電極２３と第２の電極
２５との間に電圧を印加し、薄い絶縁膜２４を絶縁破壊
されて第１の電極２３と第２の電極２５とを導通状態と
なさせるもので、非溶断固定記憶動作となるわけである
。
［発明が解決しようとする課題］ しかし、上記従来技術によると半導体基板には、出来る
限りトランジスタを多数形成し、集積度を高めようとす
るのに対し、非熔断固定記憶装置を半導体基板に形成す
るわけであるから集積回路の集積度の向上には向かない
と云う課題があった。
本発明、かかる従来技術の課題を解決し、半導体集積回
路装置における非熔断固定記憶装置部を３次元的に配置
し、半導体集積回路装置の集積度の向上を計る事を目的
とする。
〔課題を解決するための手段） 上記課題を解決するために、本発明は、非熔断固定記憶
装置に関し、半導体基板上に、絶縁膜を形成し、該絶縁
膜上に形成した、第１の電極の表面又は側面のいずれか
又は表面と側面一部には、５ｉＯｚ、ＳｉＯ□とＳｉ、
Ｎ４．Ｓｉｎ、とＡｌ２Ｏ５あるいは５ｉｔＮ４あるい
はＡλ２０ｓ等から成る薄い絶縁膜を形成し、該薄い絶
縁膜を介して、第２の電極を形成する手段をとる事を基
本とする。
［実　施　例］ 以下、実施例により本発明を詳述する。第１図及び第２
図は本発明の実施例を示す非熔断固定記憶装置の要部の
断面図である。
第１図では、Ｓｉから成る半導体基板ｌの表面に、Ｓ　
ｉ　Ｏｔから成る絶縁膜２を形成し、該絶縁膜２の表面
に、多結晶Ｓｉ、Ａｒ１、Ｗ、ＷＳｉ等から成る第１の
電極３を形成し、ＣＶＤ５　ｉ　Ｏ。
等による、眉間絶縁膜６を更に、その上に形成後該層間
絶縁１１ｉ６の第１の電極３上の一部を窓開けし、ＣＶ
Ｄ法や酸化法により、５ｉＯ＝、５ｉＯＮ、５ｉｓＮ４
、Ａｆｉ　、　Ｏ、等の薄い絶縁膜４を形成し、該薄い
絶縁膜４上に、多結晶Ｓｉ、Ａ１、Ｗ、ＷＳｉ等から成
る第２の電極５を形成して成る。尚薄い絶、ｔｌＩＩＩ
４は第１の電極３の側面に迄形成され、その上に、第２
の電極５が第１の電極３の側面の一部に迄延在して形成
されてもよく、又、この場合には、必ずしも空間絶縁膜
６はなくても良い。
第２図では、Ｓｉから成る半導体基板１の表面には、Ｓ
ｉＯ□等から成る絶縁膜１２が形成され、該絶縁膜１２
の表面には多結晶Ｓｉ、ＡＡ、Ｗ、ＷＳｉ等から成る第
１の電極３と第２の電極５が形成され、該第１の電極３
と第２の電極５の少くともギャップ間に、５ｉＯａ、５
ｉＯＮ。
５ｉｚＮ４、Ａ　１−　Ｏｓ等から成る薄い絶縁膜１４
がＣＶＤ法や酸化法により形成されて成る。尚薄い絶縁
膜４は第１の電極３や第２の電極５の表面や側面に延在
して形成されても良い。
［発明の効果］ 本発明により半導体集積回路装置に非熔断固定記憶装置
を集積度高く形成する事ができる効果がある。
１　ｌ　、 ｌ　２、 ｌ　３、 ｌ　４． １５゜ ・半導体基板 ・絶縁膜 ・第１の電極 ・薄い絶縁膜 ・第２の電極 ・層間絶縁膜 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　上　柳　雅　誉（他１名）
【図面の簡単な説明】
第１図及び第２図は本発明の実施例を示す非熔断固定記
憶装置の要部の断面図であり、第３図は従来技術におけ
る非熔断固定記憶装置の要部の断面図である。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板上には絶縁膜が形成され、該絶縁膜上
    に形成された、第１の電極の表面又は側面のいずれか又
    は、表面と側面の一部には、ＳｉＯ＿２、ＳｉＯ＿２を
    Ｓｉ＿３Ｎ＿４、ＳｉＯ＿２Ｎ、Ａｌ＿２Ｏ＿３あるい
    はＳｉ＿３Ｎ＿４あるいはＡｌ＿２Ｏ＿３等から成る薄
    い絶縁膜が形成され、該薄い絶縁膜を介して第２の電極
    が形成されて成る事を特徴とする非熔断固定記憶装置。
  2. （２）第１の電極あるいは第１の電極と第２の電極を多
    結晶Ｓｉとなす事を特徴とする請求項１記載の非熔断固
    定記憶装置。
  3. （３）第１の電極あるいは第１の電極と第２の電極をＡ
    ｌとなす事を特徴とする請求項１記載の非熔断固定記憶
    装置。
JP19767488A 1988-08-08 1988-08-08 半導体装置 Expired - Lifetime JP2715456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19767488A JP2715456B2 (ja) 1988-08-08 1988-08-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19767488A JP2715456B2 (ja) 1988-08-08 1988-08-08 半導体装置

Publications (2)

Publication Number Publication Date
JPH0246764A true JPH0246764A (ja) 1990-02-16
JP2715456B2 JP2715456B2 (ja) 1998-02-18

Family

ID=16378452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19767488A Expired - Lifetime JP2715456B2 (ja) 1988-08-08 1988-08-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2715456B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888215B2 (en) 2000-04-27 2005-05-03 International Business Machines Corporation Dual damascene anti-fuse with via before wire
US7281710B2 (en) 2003-12-22 2007-10-16 Honda Motor Co., Ltd. Conveyor system and method of setting operation thereof
JP2008192883A (ja) * 2007-02-06 2008-08-21 Elpida Memory Inc 半導体装置
JP2024526464A (ja) * 2022-06-24 2024-07-19 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製造方法、メモリ及びその動作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888215B2 (en) 2000-04-27 2005-05-03 International Business Machines Corporation Dual damascene anti-fuse with via before wire
US7281710B2 (en) 2003-12-22 2007-10-16 Honda Motor Co., Ltd. Conveyor system and method of setting operation thereof
JP2008192883A (ja) * 2007-02-06 2008-08-21 Elpida Memory Inc 半導体装置
JP2024526464A (ja) * 2022-06-24 2024-07-19 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製造方法、メモリ及びその動作方法
US12349342B2 (en) 2022-06-24 2025-07-01 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same, memory and operation method thereof

Also Published As

Publication number Publication date
JP2715456B2 (ja) 1998-02-18

Similar Documents

Publication Publication Date Title
KR960026641A (ko) 선택적 질화물 및 산화물 에칭을 이용하는 플러그 스트랩 공정
KR970067775A (ko) 반도체 장치
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
JPS6276653A (ja) 半導体集積回路
KR840002162A (ko) 반도체 장치(半導體裝置)
JPH0246764A (ja) 半導体装置
JPH01251760A (ja) 強誘電体記憶装置
JPS6070743A (ja) 半導体装置の製造方法
US5264391A (en) Method of forming a self-aligned contact utilizing a polysilicon layer
JP2000156408A (ja) 半導体装置及びその製造方法
JPS5890755A (ja) 半導体装置
JPH0689893A (ja) 半導体装置
JPS61285762A (ja) 半導体装置およびその製造方法
JPH03268451A (ja) 半導体装置
JPS6328069A (ja) 半導体装置
JPH02133952A (ja) 半導体装置
JPS6151940A (ja) 半導体装置の配線構造
JPH01144671A (ja) 半導体メモリ装置の製造方法
JPS6347952A (ja) 半導体装置
JPH03173432A (ja) 半導体装置
KR930011254A (ko) Dram 소자 제조 방법 및 그 구조
JPS6037745A (ja) 半導体装置
JPH01205559A (ja) 電気容量体
JPS63188958A (ja) 半導体装置
JPS61144082A (ja) 超伝導回路装置のコンタクト領域の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11