JPH0218705Y2

JPH0218705Y2 -

Info

Publication number: JPH0218705Y2
Application number: JP17764983U
Authority: JP
Priority date: 1983-11-16
Filing date: 1983-11-16
Publication date: 1990-05-24
Also published as: JPS6086090U

Description

【考案の詳細な説明】 (イ) 産業上の利用分野本考案は、整流回路に関するもので、特に安定
に動作し、IC（集積回路）化が容易な整流回路に
関する。[Detailed description of the invention] (a) Industrial application field The present invention relates to a rectifier circuit, and particularly to a rectifier circuit that operates stably and is easily integrated into an IC (integrated circuit).

(ロ) 従来技術従来、第１図に示す如く、ダイオード１を使用
した整流回路が公知である。この整流回路は、前
記ダイオード１のカソードに直流電圧源２から直
流電圧V_Rを印加しておき、入力端子３に〔V_D＋
V_R〕（ただし、V_Dはダイオード１の順方向電圧）
以上のレベルを有する入力信号が印加されたとき
出力端子４に出力信号を発生させるものである。
しかして、第１図の整流回路の場合、整流レベル
は前記直流電圧V_Rに応じて決まるので、整流レ
ベルの設定が比較的容易であるという利点を有す
る。しかしながら、第１図の整流回路は、ダイオ
ード１のアノード側の直流レベルとカソード側の
直流レベルが異なる為、電圧変動が生じ易く整流
レベルが変化仕易いという欠点があつた。また、
ダイオード１のカソード側に直流電圧源２が接続
されている為、出力端子４に直流電圧が発生して
しまい、交流出力のみを得る為には前記出力端子
４に直流カツトコンデンサを接続しなければなら
ず、IC化に不適であつた。(b) Prior Art Conventionally, as shown in FIG. 1, a rectifier circuit using a diode 1 is known. In this rectifier circuit, a DC voltage V _R is applied from a DC voltage source 2 to the cathode of the diode 1, and [V _D +
V _R ] (V _D is the forward voltage of diode 1)
When an input signal having the above level is applied, an output signal is generated at the output terminal 4.
In the case of the rectifier circuit shown in FIG. 1, the rectification level is determined according to the DC voltage V _R , so it has the advantage that setting of the rectification level is relatively easy. However, the rectifier circuit shown in FIG. 1 has the disadvantage that the DC level on the anode side and the DC level on the cathode side of the diode 1 are different, so that voltage fluctuations tend to occur and the rectification level tends to change. Also,
Since the DC voltage source 2 is connected to the cathode side of the diode 1, a DC voltage is generated at the output terminal 4, and in order to obtain only AC output, a DC cut capacitor must be connected to the output terminal 4. Therefore, it was unsuitable for IC implementation.

(ハ) 考案の目的本考案は、上述の点に鑑み成されたもので、素
子のバラツキや温度変化に対して安定で、IC化
の容易な整流回路を提供せんとするものである。(c) Purpose of the invention The present invention has been made in view of the above-mentioned points, and aims to provide a rectifier circuit that is stable against element variations and temperature changes and that can be easily integrated into an IC.

(ニ) 考案の構成本考案に係る整流回路は、入力信号を増幅する
負帰還型の増幅回路と、該増幅回路の出力信号、
及び前記増幅回路の負帰還路中から得られる前記
出力信号と同相でかつレベルの異なる信号を比較
し、両信号の差に応じた出力信号を発生する比較
回路とによつて構成される。(d) Configuration of the invention The rectifier circuit according to the invention includes a negative feedback type amplifier circuit that amplifies an input signal, an output signal of the amplifier circuit,
and a comparison circuit that compares a signal that is in phase with the output signal obtained from the negative feedback path of the amplifier circuit and has a different level, and generates an output signal according to the difference between the two signals.

(ホ) 実施例第２図は、本考案の一実施例を示す回路図で、
５は入力端子６に印加される交流入力信号を増幅
する増幅回路、７は該増幅回路５の出力端にコン
デンサ８を介して接続された出力端子、９は第
１、第２、及び第３抵抗１０，１１、及び１２と
帰還コンデンサ２３とから成り、前記増幅回路５
の出力信号を前記増幅回路５の負入力端に帰還さ
せる為の負帰還路、及び１３は前記増幅回路５の
出力信号と前記負帰還路９の第１及び第２抵抗１
０及び１１の接続中点に得られる信号とを比較
し、出力端子１４にそのレベル差に応じた出力信
号を発生する比較回路である。(E) Embodiment Figure 2 is a circuit diagram showing an embodiment of the present invention.
5 is an amplifier circuit that amplifies the AC input signal applied to the input terminal 6; 7 is an output terminal connected to the output terminal of the amplifier circuit 5 via a capacitor 8; 9 is a first, second, and third The amplifier circuit 5 consists of resistors 10, 11, and 12 and a feedback capacitor 23.
a negative feedback path 13 for feeding back the output signal of the amplifier circuit 5 to the negative input terminal of the amplifier circuit 5; and 13, the output signal of the amplifier circuit 5 and the first and second resistors 1 of the negative feedback path 9 ;
This is a comparison circuit that compares the signal obtained at the midpoint of connection between 0 and 11 and generates an output signal at the output terminal 14 according to the level difference.

いま、入力端子６に印加される入力信号をe₁と
すれば、増幅回路５の出力信号e₂は、 e₂＝R₁＋R₂＋R₃／R₃e₁ ……(1) 〔ただし、R₁，R₂，R₃は第１、第２、第３抵
抗１０，１１，１２の抵抗値〕となる。また、第
１及び第２抵抗１０及び１１の接続中点に得られ
る信号e₃は、 e₃＝R₂＋R₃／R₃e₁ ……(2) となる。従つて、比較回路１３の負入力端には、
前記第(1)式で示される信号e₂が印加され、正入力
端には、前記第(2)式で示される信号e₃が印加され
ることになり、比較回路１３の出力端には、前記
両信号のレベル差に応じた信号が発生する。その
場合、前記比較回路１３の入力信号e₂及びe₃の差
信号e₄は、 e₄＝e₃−e₂＝−R₁／R₃e₁ ……(3) となる。第３図は、比較回路１３の入出力信号の
関係を示すもので、実線イは前記第１式に示され
る入力信号e₂を、一点鎖線ロは前記第(2)式に示さ
れる入力信号e₃を、実線ハは前記比較回路１３の
出力信号をそれぞれ示すものである。第３図から
明らかな如く、入力信号e₂のレベルが入力信号e₃
のレベルよりも小となるとき、出力信号が発生す
る。そして出力信号は、両入力信号e₂及びe₃のレ
ベル差に応じた幅を有する。従つて、第２図の第
１及び第２抵抗１０及び１１の和を一定とする条
件の下で、前記第１抵抗１０の値を大にすると、
差信号e₄のレベルが大となり、比較回路１３の出
力信号の幅が大となる。また前記第１抵抗１０の
値を小にすると、前記差信号e₄のレベルが小とな
り、前記比較回路１４の出力信号の幅が小とな
る。 Now, if the input signal applied to the input terminal 6 is _e1 , the output signal _e2 of the amplifier circuit 5 is _e2 = _R1 + _R2 + _R3 / _R3e1 _... (1) [However, R ₁ , R ₂ , and R ₃ are the resistance values of the first, second, and third resistors 10, 11, and 12. Further, the signal e ₃ obtained at the midpoint of the connection between the first and second resistors 10 and 11 is as follows: e ₃ =R ₂ +R ₃ /R ₃ e ₁ (2). Therefore, at the negative input terminal of the comparator circuit 13,
The signal e ₂ shown by the above equation (1) is applied, the signal e ₃ shown by the above equation (2) is applied to the positive input terminal, and the output terminal of the comparison circuit 13 is , a signal corresponding to the level difference between the two signals is generated. In that case, the difference signal _e4 between the input signals _e2 and _e3 of _the comparison circuit 13 becomes _e4 = _e3 - _e2 = _-R1 / _R3e1 (3). FIG. 3 shows the relationship between the input and output signals of the comparator circuit 13, where the solid line A represents the input signal _e2 shown in the first equation, and the dashed line b represents the input signal e2 shown in the equation (2) above. e ₃ and the solid line c indicate the output signal of the comparator circuit 13, respectively. As is clear from FIG. 3, the level of input signal e ₂ is equal to that of input signal e ₃
An output signal is generated when the level of . The output signal has a width corresponding to the level difference between both input signals e ₂ and e ₃ . Therefore, if the value of the first resistor 10 is increased under the condition that the sum of the first and second resistors 10 and 11 in FIG. 2 is constant,
The level of the difference signal _e4 becomes large, and the width of the output signal of the comparison circuit 13 becomes large. Furthermore, when the value of the first resistor 10 is made small, the level of the difference signal _e4 becomes small, and the width of the output signal of the comparison circuit 14 becomes small.

第４図は、第２図の比較回路１３の具体回路例
を含む実施例を示すもので、前記比較回路１３
は、エミツタが共通接続された第１及び第２差動
トランジスタ１５及び１６と、該第１及び第２差
動トランジスタ１５及び１６の共通エミツタに接
続された定電流源１７と、前記第１及び第２差動
トランジスタ１５及び１６のコレクタ間に接続さ
れた電流ミラー回路１８と、ベースが前記第２差
動トランジスタ１６のコレクタに接続された出力
トランジスタ１９とによつて構成されており、増
幅回路５の出力信号e₂が前記第１差動トランジス
タ１５のベースに、第１及び第２抵抗１０及び１
１の接続中点に得られる信号e₃が前記第２差動ト
ランジスタ１６のベースにそれぞれ印加され、出
力トランジスタ１９のコレクタに接続された出力
端子１４に出力信号を得る様に成されており、ま
た、前記電流ミラー回路１８のミラー比は、１：
２（一般に１：ｎ，ｎ＞１）に設定されている。 FIG. 4 shows an embodiment including a specific circuit example of the comparison circuit 13 in FIG.
are first and second differential transistors 15 and 16 whose emitters are commonly connected; a constant current source 17 which is connected to the common emitters of the first and second differential transistors 15 and 16; The amplifier circuit includes a current mirror circuit 18 connected between the collectors of the second differential transistors 15 and 16, and an output transistor 19 whose base is connected to the collector of the second differential transistor 16. The output signal _e2 of 5 is connected to the base of the first differential transistor 15 through the first and second resistors 10 and 1.
The signal _e3 obtained at the midpoint of the connection of the second differential transistor 16 is applied to the bases of the second differential transistors 16, and an output signal is obtained at the output terminal 14 connected to the collector of the output transistor 19, Further, the mirror ratio of the current mirror circuit 18 is 1:
2 (generally 1:n, n>1).

定電流源１７に流れる電流をI₀とすれば、無信
号状態において、第１及び第２差動トランジスタ
１５及び１６のコレクタ電流は等しくI₀／２とな
る。また、前記第１差動トランジスタ１５のコレ
クタ電流がI₀／２である為、電流ミラー回路１８
のダイオード接続された第１ミラートランジスタ
２０にもI₀／２のコレクタ電流が流れる。一方、
電流ミラー回路１８のミラー比が１：２に設定さ
れている為、第１ミラートランジスタ２０にI₀／
２の電流が流れると、第２ミラートランジスタ２
１にはI₀の電流が流れようとする。しかしなが
ら、第２差動トランジスタ１６のコレクタ電流が
I₀／２である為、前記第２ミラートランジスタ２
１のコレクタ電流はI₀／２以上になることが出来
ず、その状態は第２ミラートランジスタ２１の電
流増幅率が低下し、前記第２ミラートランジスタ
２１が飽和することにより維持される。その為、
無信号状態においては、出力トランジスタ１９が
オンすることは無く、誤動作が防止される。 If the current flowing through the constant current source 17 is I ₀ , the collector currents of the first and second differential transistors 15 and 16 are equal to I ₀ /2 in a no-signal state. Furthermore, since the collector current of the first differential transistor 15 is I ₀ /2, the current mirror circuit 18
A collector current of I ₀ /2 also flows through the diode-connected first mirror transistor 20 . on the other hand,
Since the mirror ratio of the current mirror circuit 18 is set to 1:2, the first mirror transistor 20 has I ₀ /
2 flows, the second mirror transistor 2
A current of I ₀ tries to flow through 1. However, the collector current of the second differential transistor 16
Since I ₀ /2, the second mirror transistor 2
1 cannot exceed I ₀ /2, and this state is maintained by reducing the current amplification factor of the second mirror transistor 21 and saturating the second mirror transistor 21. For that reason,
In the no-signal state, the output transistor 19 is not turned on, and malfunction is prevented.

所定のバイアス状態で、増幅回路５から比較回
路１３に前記信号e₂及びe₃を印加すると、両信号
がe₂＞e₃の関係にある間は、第１差動トランジス
タ１５がオン、第２差動トランジスタ１６がオフ
となり、出力トランジスタ１９もオフになつて出
力端子１４に出力信号が発生しない。しかして、
e₂＜e₃になると、第１差動トランジスタ１５のコ
レクタ電流が減少し、第２差動トランジスタ１６
のコレクタ電流が増大する。そして、電流ミラー
回路１８の作用により、第１差動トランジスタ１
５のコレクタ電流の２倍のコレクタ電流が第２差
動トランジスタ１６のコレクタに流れる様になつ
た後、出力トランジスタ１９がオンし、出力端子
１４に出力信号が発生する。その場合、出力トラ
ンジスタ１９がオンするタイミングは、入力信号
e₂及びe₃のレベル差によつて決まるから、該レベ
ル差を所定値とすることにより、入力端子６に印
加される交流入力信号に相当する出力信号を得る
ことが出来る。 When the signals e ₂ and _e ₃ are applied from the amplifier circuit 5 to the comparison circuit 13 in a predetermined bias state, _the first differential transistor 15 is turned on and the first The two differential transistors 16 are turned off, the output transistor 19 is also turned off, and no output signal is generated at the output terminal 14. However,
When e ₂ < e ₃ , the collector current of the first differential transistor 15 decreases, and the collector current of the second differential transistor 16 decreases.
collector current increases. Then, due to the action of the current mirror circuit 18, the first differential transistor 1
After a collector current twice as large as the collector current of 5 begins to flow into the collector of the second differential transistor 16, the output transistor 19 is turned on and an output signal is generated at the output terminal 14. In that case, the timing at which the output transistor 19 turns on is determined by the input signal
Since it is determined by the level difference between e ₂ and e ₃ , by setting this level difference to a predetermined value, an output signal corresponding to the AC input signal applied to the input terminal 6 can be obtained.

出力端子１４に得られる整流出力信号は、平滑
コンデンサ（図示せず）に供給することにより直
流信号に変換される。前記直流信号のレベルは、
交流入力信号のレベルに比例したものとなるか
ら、前記直流信号はALC回路やAGC回路の制御
信号として利用出来る。 The rectified output signal obtained at the output terminal 14 is converted into a DC signal by supplying it to a smoothing capacitor (not shown). The level of the DC signal is
Since it is proportional to the level of the AC input signal, the DC signal can be used as a control signal for an ALC circuit or an AGC circuit.

(ヘ) 考案の効果以上述べた如く、本考案に依れば、交流入力信
号から同相でレベルの異る２つの信号を作成し、
両信号のレベル差に応じた整流出力信号を得てい
るので、直流バイアスレベルの整合や整流レベル
の調整が容易であり、安定な整流回路を提供する
ことが出来る。また、本考案に依れば、従来から
IC化されている負帰還型増幅回路に、IC化の容
易な比較回路を付加するだけで整流回路を作成出
来るので、IC化に適した整流回路を提供出来る
という利点が得られる。(f) Effects of the invention As described above, according to the invention, two signals with the same phase and different levels are created from an AC input signal,
Since a rectified output signal is obtained according to the level difference between both signals, it is easy to match the DC bias level and adjust the rectification level, and a stable rectification circuit can be provided. In addition, according to the present invention, compared to the conventional
Since a rectifier circuit can be created by simply adding a comparison circuit that can be easily integrated into an IC to a negative feedback amplifier circuit that is integrated into an IC, there is an advantage that a rectifier circuit that is suitable for integration into an IC can be provided.

[Brief explanation of the drawing]

第１図は、従来の整流回路を示す回路図、第２
図は本考案の一実施例を示す回路図、第３図は本
考案の説明に供する為の特性図、及び第４図は本
考案の別の実施例を示す回路図である。主な図番の説明、５……増幅回路、９……負帰
還路、１０，１１，１２……抵抗、１３……比較
回路。 Figure 1 is a circuit diagram showing a conventional rectifier circuit, Figure 2 is a circuit diagram showing a conventional rectifier circuit;
The figure is a circuit diagram showing one embodiment of the present invention, FIG. 3 is a characteristic diagram for explaining the present invention, and FIG. 4 is a circuit diagram showing another embodiment of the present invention. Explanation of main figure numbers, 5...Amplifier circuit, 9 ...Negative feedback path, 10, 11, 12...Resistor, 13...Comparison circuit.

Claims

[Scope of utility model registration request]

A negative feedback type amplifier circuit that amplifies an input signal, an output signal obtained at an output terminal of the amplifier circuit, and a signal that is in phase with and has a different level from the output signal obtained from a negative feedback path of the amplifier circuit. A rectifier circuit comprising a comparator circuit to which is applied, and rectifies the input signal by generating an output signal at an output terminal of the comparator circuit according to a difference between the two signals.