JPH0218705Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、整流回路に関するもので、特に安定
に動作し、IC（集積回路）化が容易な整流回路に
関する。

(ロ) 従来技術 従来、第１図に示す如く、ダイオード１を使用
した整流回路が公知である。この整流回路は、前
記ダイオード１のカソードに直流電圧源２から直
流電圧V_Rを印加しておき、入力端子３に〔V_D＋
V_R〕（ただし、V_Dはダイオード１の順方向電圧）
以上のレベルを有する入力信号が印加されたとき
出力端子４に出力信号を発生させるものである。
しかして、第１図の整流回路の場合、整流レベル
は前記直流電圧V_Rに応じて決まるので、整流レ
ベルの設定が比較的容易であるという利点を有す
る。しかしながら、第１図の整流回路は、ダイオ
ード１のアノード側の直流レベルとカソード側の
直流レベルが異なる為、電圧変動が生じ易く整流
レベルが変化仕易いという欠点があつた。また、
ダイオード１のカソード側に直流電圧源２が接続
されている為、出力端子４に直流電圧が発生して
しまい、交流出力のみを得る為には前記出力端子
４に直流カツトコンデンサを接続しなければなら
ず、IC化に不適であつた。

(ハ) 考案の目的 本考案は、上述の点に鑑み成されたもので、素
子のバラツキや温度変化に対して安定で、IC化
の容易な整流回路を提供せんとするものである。

(ニ) 考案の構成 本考案に係る整流回路は、入力信号を増幅する
負帰還型の増幅回路と、該増幅回路の出力信号、
及び前記増幅回路の負帰還路中から得られる前記
出力信号と同相でかつレベルの異なる信号を比較
し、両信号の差に応じた出力信号を発生する比較
回路とによつて構成される。

(ホ) 実施例 第２図は、本考案の一実施例を示す回路図で、
５は入力端子６に印加される交流入力信号を増幅
する増幅回路、７は該増幅回路５の出力端にコン
デンサ８を介して接続された出力端子、９は第
１、第２、及び第３抵抗１０，１１、及び１２と
帰還コンデンサ２３とから成り、前記増幅回路５
の出力信号を前記増幅回路５の負入力端に帰還さ
せる為の負帰還路、及び１３は前記増幅回路５の
出力信号と前記負帰還路９の第１及び第２抵抗１
０及び１１の接続中点に得られる信号とを比較
し、出力端子１４にそのレベル差に応じた出力信
号を発生する比較回路である。

いま、入力端子６に印加される入力信号をe₁と
すれば、増幅回路５の出力信号e₂は、 e₂＝R₁＋R₂＋R₃／R₃e₁ ……(1) 〔ただし、R₁，R₂，R₃は第１、第２、第３抵
抗１０，１１，１２の抵抗値〕となる。また、第
１及び第２抵抗１０及び１１の接続中点に得られ
る信号e₃は、 e₃＝R₂＋R₃／R₃e₁ ……(2) となる。従つて、比較回路１３の負入力端には、
前記第(1)式で示される信号e₂が印加され、正入力
端には、前記第(2)式で示される信号e₃が印加され
ることになり、比較回路１３の出力端には、前記
両信号のレベル差に応じた信号が発生する。その
場合、前記比較回路１３の入力信号e₂及びe₃の差
信号e₄は、 e₄＝e₃−e₂＝−R₁／R₃e₁ ……(3) となる。第３図は、比較回路１３の入出力信号の
関係を示すもので、実線イは前記第１式に示され
る入力信号e₂を、一点鎖線ロは前記第(2)式に示さ
れる入力信号e₃を、実線ハは前記比較回路１３の
出力信号をそれぞれ示すものである。第３図から
明らかな如く、入力信号e₂のレベルが入力信号e₃
のレベルよりも小となるとき、出力信号が発生す
る。そして出力信号は、両入力信号e₂及びe₃のレ
ベル差に応じた幅を有する。従つて、第２図の第
１及び第２抵抗１０及び１１の和を一定とする条
件の下で、前記第１抵抗１０の値を大にすると、
差信号e₄のレベルが大となり、比較回路１３の出
力信号の幅が大となる。また前記第１抵抗１０の
値を小にすると、前記差信号e₄のレベルが小とな
り、前記比較回路１４の出力信号の幅が小とな
る。

第４図は、第２図の比較回路１３の具体回路例
を含む実施例を示すもので、前記比較回路１３
は、エミツタが共通接続された第１及び第２差動
トランジスタ１５及び１６と、該第１及び第２差
動トランジスタ１５及び１６の共通エミツタに接
続された定電流源１７と、前記第１及び第２差動
トランジスタ１５及び１６のコレクタ間に接続さ
れた電流ミラー回路１８と、ベースが前記第２差
動トランジスタ１６のコレクタに接続された出力
トランジスタ１９とによつて構成されており、増
幅回路５の出力信号e₂が前記第１差動トランジス
タ１５のベースに、第１及び第２抵抗１０及び１
１の接続中点に得られる信号e₃が前記第２差動ト
ランジスタ１６のベースにそれぞれ印加され、出
力トランジスタ１９のコレクタに接続された出力
端子１４に出力信号を得る様に成されており、ま
た、前記電流ミラー回路１８のミラー比は、１：
２（一般に１：ｎ，ｎ＞１）に設定されている。

定電流源１７に流れる電流をI₀とすれば、無信
号状態において、第１及び第２差動トランジスタ
１５及び１６のコレクタ電流は等しくI₀／２とな
る。また、前記第１差動トランジスタ１５のコレ
クタ電流がI₀／２である為、電流ミラー回路１８
のダイオード接続された第１ミラートランジスタ
２０にもI₀／２のコレクタ電流が流れる。一方、
電流ミラー回路１８のミラー比が１：２に設定さ
れている為、第１ミラートランジスタ２０にI₀／
２の電流が流れると、第２ミラートランジスタ２
１にはI₀の電流が流れようとする。しかしなが
ら、第２差動トランジスタ１６のコレクタ電流が
I₀／２である為、前記第２ミラートランジスタ２
１のコレクタ電流はI₀／２以上になることが出来
ず、その状態は第２ミラートランジスタ２１の電
流増幅率が低下し、前記第２ミラートランジスタ
２１が飽和することにより維持される。その為、
無信号状態においては、出力トランジスタ１９が
オンすることは無く、誤動作が防止される。

所定のバイアス状態で、増幅回路５から比較回
路１３に前記信号e₂及びe₃を印加すると、両信号
がe₂＞e₃の関係にある間は、第１差動トランジス
タ１５がオン、第２差動トランジスタ１６がオフ
となり、出力トランジスタ１９もオフになつて出
力端子１４に出力信号が発生しない。しかして、
e₂＜e₃になると、第１差動トランジスタ１５のコ
レクタ電流が減少し、第２差動トランジスタ１６
のコレクタ電流が増大する。そして、電流ミラー
回路１８の作用により、第１差動トランジスタ１
５のコレクタ電流の２倍のコレクタ電流が第２差
動トランジスタ１６のコレクタに流れる様になつ
た後、出力トランジスタ１９がオンし、出力端子
１４に出力信号が発生する。その場合、出力トラ
ンジスタ１９がオンするタイミングは、入力信号
e₂及びe₃のレベル差によつて決まるから、該レベ
ル差を所定値とすることにより、入力端子６に印
加される交流入力信号に相当する出力信号を得る
ことが出来る。

出力端子１４に得られる整流出力信号は、平滑
コンデンサ（図示せず）に供給することにより直
流信号に変換される。前記直流信号のレベルは、
交流入力信号のレベルに比例したものとなるか
ら、前記直流信号はALC回路やAGC回路の制御
信号として利用出来る。

(ヘ) 考案の効果 以上述べた如く、本考案に依れば、交流入力信
号から同相でレベルの異る２つの信号を作成し、
両信号のレベル差に応じた整流出力信号を得てい
るので、直流バイアスレベルの整合や整流レベル
の調整が容易であり、安定な整流回路を提供する
ことが出来る。また、本考案に依れば、従来から
IC化されている負帰還型増幅回路に、IC化の容
易な比較回路を付加するだけで整流回路を作成出
来るので、IC化に適した整流回路を提供出来る
という利点が得られる。

【図面の簡単な説明】

第１図は、従来の整流回路を示す回路図、第２
図は本考案の一実施例を示す回路図、第３図は本
考案の説明に供する為の特性図、及び第４図は本
考案の別の実施例を示す回路図である。 主な図番の説明、５……増幅回路、９……負帰
還路、１０，１１，１２……抵抗、１３……比較
回路。

Claims (1)

【実用新案登録請求の範囲】
1. 入力信号を増幅する負帰還型の増幅回路、及び
   該増幅回路の出力端に得られる出力信号と、前記
   増幅回路の負帰還路中から得られる前記出力信号
   と同相でかつレベルの異る信号とが印加される比
   較回路から成り、前記両信号の差に応じた出力信
   号を前記比較回路の出力端に発生させることによ
   り、前記入力信号の整流を行う様にした整流回
   路。